JP2003152474A - 平衡回路 - Google Patents

Abstract

(57)【要約】 【課題】 簡単な構成でカレントミラー回路を有する平
衡回路の周波数特性を改善すること。 【解決手段】 i11が入力されるノードＡと、ノードＡ
とドレインが接続されているMP13及びMP14を有する第１
カレントミラー回路と、MP13のドレインとゲートとを低
周波的に短絡させる第１抵抗素子と、MP14に接続された
MP16と、i11の反転信号であるi21が入力されるノードＢ
と、ノードＢとドレインが接続されているMP23及びMP24
を有する第２カレントミラー回路と、MP23のドレインと
ゲートとを低周波的に短絡させる第２抵抗素子と、MP24
に接続されたMP26と、ノードＡとMP26のソースとを高周
波的に短絡させるCf1と、ノードＢとMP16のソースとを
高周波的に短絡させるCf2と、を備える平衡回路。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、差動信号を取り扱
う平衡回路に関し、より詳しくは差動信号の正負の信号
を各々伝達するカレントミラー回路の周波数特性改善に
関する。

【０００２】

【従来の技術】集積回路の進歩は著しく、製造プロセス
の微細化も年々進んでいる。製造プロセスの微細化によ
りトランジスタ単体の性能は上がるものの耐圧が低くな
ってきている。このため、印加できる電源電圧が下がっ
ている。電源電圧が下がると回路中、電圧で扱える信号
振幅は小さくなってしまい所望の信号対雑音比（S／N）
を実現するのが困難となる。これを解決するために従来
単相で扱ってきた電圧信号を差動で扱う平衡回路によ
り、単相の倍の電圧信号振幅を実現してきた。平衡回路
とは、差動成分と同相成分を有する電圧信号を増幅する
ための増幅器であり、同相成分を抑圧し、差動成分を増
幅する機能を有する。

【０００３】そして、差動入力・差動出力を扱う平衡回
路では同相信号を抑圧する必要があり、これを実現する
ためにコモンモードフィードバックを備えていた。この
コモンモードフィードバック回路の設計において、差動
電圧入力・差動電圧出力の差動回路（以下、単に差動出
力の差動回路という）は差動電圧入力（前段にトランス
コンダクタを設ける場合は差動電流入力）・単相電流出
力の差動回路（以下、単に単相出力の差動回路という）
に比べ煩雑なため、発振などの不具合を起こしやすかっ
た。

【０００４】これを避けるため、複数の差動入力端子を
有し、単相出力の差動回路を二組用いた同相除去機能を
有する平衡構成が特開平11-17466号公報に開示されてい
る。この構成は、単相出力の差動回路を基本としている
のでコモンモードフィードバック回路の設計が容易であ
るが、差動入力から単相出力への変換に用いるカレント
ミラー回路を必要とする。

【０００５】説明の簡略化のため、同相成分除去に関わ
るコモンモードフィードバック部を省略した単相出力の
差動回路を二組用いる平衡型トランスコンダクタ回路を
図７に示す。

【０００６】まず、信号の流れについて第１の単相出力
(Single End)の差動回路SE-1を用いて説明する。プラス
入力端子In+からの電圧信号はトランジスタMN11で電流
信号に変換される。変換された電流信号は、トランジス
タMN15を経由して、カレントミラー回路の入力トランジ
スタMP13に入力され、カレントミラー回路の出力トラン
ジスタMP14で複製される。一方、マイナス入力端子In-
からの電圧信号はトランジスタMN12で電流信号に変換さ
れる。変換された電流信号はトランジスタMN16を経由す
る。そして、差動回路SE-1の単相出力端子であるOut+に
は、MP14から出力された電流信号からMN16に入力される
電流信号を引いた分が流れる。ここで、トランジスタMN
15、MN16と反転増幅器A11,A12でインピーダンス変換回
路であるレギュレーティッドカスコード回路(Regulated
Cascode Circuit)RGC1を構成している。そして、第２
の単相出力の差動回路SE-2も同様である。

【０００７】次に、図７の回路の問題点を説明する。例
えば第１の単相出力の差動回路SE-1のマイナス入力端子
からプラス出力端子Out+に信号が伝達するには、トラン
ジスタMN12とMN16を通過する。これに対して、差動回路
SE-1プラス入力端子からプラス出力端子Out+に信号が伝
達するには、対応するトランジスタMN11とMN15だけでな
くカレントミラーを構成するトランジスタMP13とMP14も
通過することになる。トランジスタMP13やMP14の通過時
間だけでなく、トランジスタMP13とMP14のゲート-ソー
ス間容量（以下、ゲート容量という）とゲートでのイン
ピーダンス（この場合は、およそトランジスタMP13のト
ランスコンダクタンスの逆数となる）で構成される寄生
の１次の低域通過フィルタにより、さらに伝達時間がか
かる。よって、マイナス入力端子から入力される信号と
プラス入力端子から入力される信号が出力端子Out+に伝
達される時間が異なるため、同じ遅延時間で加算されな
い。特に周波数の高い成分では、この遅延時間差による
移相が顕著になるため、周波数特性の劣化を引き起こす
という問題があった。

【０００８】

【発明が解決しようとする課題】本発明は、上記問題点
に鑑みてなされたもので、その目的とするところは、カ
レントミラー回路を有する平衡回路の周波数特性を改善
することにある。

【０００９】

【課題を解決するための手段】第１の発明は、第１入力
信号（i11）が入力される第1ノード（Ａ）と、前記第１
ノードとドレイン又はコレクタが接続されている入力ト
ランジスタ（MP13）及び出力トランジスタ（MP14）を有
する第１カレントミラー回路と、前記第１カレントミラ
ー回路の入力トランジスタのドレイン又はコレクタとゲ
ート又はベースとを低周波的に短絡させる第１短絡経路
を形成する第１抵抗素子と、前記第１カレントミラー回
路の出力トランジスタに接続された第１カスコードトラ
ンジスタ（MP16orMN16）と、前記第１入力信号の反転信
号である第２入力信号（i21）が入力される第２ノード
（Ｂ）と、前記第２ノードとドレイン又はコレクタが接
続されている入力トランジスタ（MP23）及び出力トラン
ジスタ（MP24）を有する第２カレントミラー回路と、前
記第２カレントミラー回路の入力トランジスタのドレイ
ン又はコレクタとゲート又はベースとを低周波的に短絡
させる第２短絡経路を形成する第２抵抗素子と、前記第
２カレントミラー回路の出力トランジスタに接続された
第２カスコードトランジスタ（MP26orMN26）と、前記第
１ノードと前記第２カスコードトランジスタのソースま
たはエミッタとを高周波的に短絡させる容量素子（Cf
1）と、前記第２ノードと前記第１カスコードトランジ
スタのソースまたはエミッタとを高周波的に短絡させる
容量素子（Cf2）と、を備える平衡回路である。

【００１０】第２の発明は、前記第１抵抗素子は前記第
１カレントミラー回路のトランジスタのゲート寄生容量
又はベース寄生容量と共に第１の低域通過フィルタ（LP
F1）を構成し、前記第２抵抗素子は前記第２カレントミ
ラー回路のトランジスタのゲート寄生容量又はベース寄
生容量と共に第２の低域通過フィルタ（LPF2）を構成す
ることを特徴とする第１の発明記載の平衡回路である。

【００１１】第３の発明は、前記第１抵抗素子は、前記
第１短絡経路上であって、前記第１カレントミラー回路
の入力トランジスタ及び出力トランジスタの共通ゲート
又は共通ベース（ノードＡとＡ’の間）に設けられてお
り、前記第２抵抗素子は、前記第２短絡経路上であっ
て、前記第２カレントミラー回路の入力トランジスタ及
び出力トランジスタの共通ゲート又は共通ベース（ノー
ドＢとＢ’の間）に設けられていることを特徴とする第
１の発明記載の平衡回路である。

【００１２】第４の発明は、前記第１抵抗素子は、前記
第１短絡経路上であって、前記第１カレントミラー回路
の入力トランジスタのゲート又はベースのみ（ノード
Ａ’とMP13のゲートとの間）に設けられており、前記第
２抵抗素子は、前記第２短絡経路上であって、前記第２
カレントミラー回路の入力トランジスタのゲート又はベ
ースのみ（ノードＢ’とMP23のゲートとの間）に設けら
れていることを特徴とする第１の発明記載の平衡回路で
ある。

【００１３】第５の発明は、前記第１カスコードトラン
ジスタ(MN16)のソース又はエミッタとゲート又はベース
との間に設けられた第１反転増幅器（A12）と、前記第
２カスコードトランジスタ(MN26)のソース又はエミッタ
とゲート又はベースとの間に設けられた第１反転増幅器
（A22）と、をさらに備えることを特徴とする第１の発
明記載の平衡回路である。

【００１４】本発明の平衡回路によれば、カレントミラ
ー回路内に抵抗素子を設けることによって低周波成分だ
けカレントミラー動作させる周波数依存型カレントミラ
ーになり、高周波成分はカレントミラー回路の後段のカ
スコードトランジスタのソース或いはエミッタに直接伝
達され、カレントミラー回路を通過しないので、カレン
トミラー回路を構成するトランジスタのゲート或いはベ
ース容量で形成される寄生の低域通過フィルタによる遅
延時間の影響を避けることができ、周波数特性を改善す
ることができる。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。なお、以下の発明の実施形態では
全て電界効果トランジスタ(FET)を用いた例について説
明する。

【００１６】（第１の実施形態）図１は第1の実施形態
に係る平衡回路のブロック図である。この平衡回路は、
単相出力の差動回路SE-1とSE-2より構成されている。差
動回路SE-1とSE-2は単相出力するためのカレントミラー
回路(MP13,MP14とMP23,MP24)をそれぞれ有しており、さ
らに、各カレントミラー回路の出力トランジスタ（MP1
4,MP24）の後段にはカスコードトランジスタ（MP16,MP2
6）がそれぞれ接続されている。差動回路SE-1とSE-2の
入力端子In+、In-には差動電圧信号が入力される。差動
回路SE-1のノードＡ（カレントミラー回路の入力トラン
ジスタMP13のドレイン側に設けられ、MP13のドレインと
ゲートを短絡させるためのノード）ならびに出力端子Ou
t+が接続されるノードに、入力差動電圧信号に応じて差
動増幅器（不図示）によって変換された電流i11、i12が
流れる。同様に、差動回路SE-2のノードＢ（カレントミ
ラー回路の入力トランジスタMP23のドレイン側に設けら
れ、MP23のドレインとゲートを短絡させるためのノー
ド）ならびに出力端子Out-が接続されるノードに入力差
動電圧信号に応じて差動増幅器（不図示）によって変換
された電流信号i21、i22が流れる。ここで、各々の電流
信号は、i11=i22, i21=i12, i12=-i11の関係が成り立っ
ている。ここでは説明を簡単にするため、おのおの信号
電流に含まれる同相成分はゼロとしている。

【００１７】さらに、差動回路SE-1のノードＡと,差動
回路SE-2のMP24とMP26との間のノードＸと,を高周波的
に接続する容量素子Cf1がある。同様に、差動回路SE-2
のノードＢと,差動回路SE-1のMP14とMP16との間のノー
ドＺと,を高周波的に接続する容量素子Cf2がある。ま
た、MP16のドレインは出力端子Out+と接続し、同様に、
MP26のドレインは出力端子Out-と接続している。

【００１８】次に、電流の流れを説明する。まず、差動
回路SE-1において、カレントミラー回路を構成するトラ
ンジスタMP13のゲート・ドレイン間には低域通過フィル
タLPF1が接続されているので、電流信号の周波数が低い
時は通常のカレントミラー回路として動作するが、低域
通過フィルタLPF1のカットオフ周波数より高い周波数で
は、電流信号はトランジスタMP13のゲートに伝わらない
ため、カレントミラー回路としては動作せず、トランジ
スタMP13は定電流源として動作する。尚、低域通過フィ
ルタLPF1としては1次型RCローパスフィルタを用いれば
よい。

【００１９】このため、カレントミラー回路の入力イン
ピーダンスは、低周波ではトランジスタMP13のトランス
コンダクタンスの逆数となり、低域通過フィルタLPF1の
カットオフ周波数より高い高周波ではトランジスタMP13
の出力抵抗となる。このように、トランジスタMP13,MP1
4、ならびに低域通過フィルタLPF1により周波数依存カ
レントミラー回路を構成している。

【００２０】よって、電流信号i11の低周波成分は、カ
レントミラー回路の入力トランジスタMP13に入力され、
出力トランジスタMP14で複製される。そして、容量素子
Cf2を介して別の差動回路SE-2から伝達される電流信号
-i21(=-i12=i11) の高周波成分とともにカスコードトラ
ンジスタMP16を経由して、Iout+ =i11-i12 =i11-(-i11)
=2i11 が出力端子Out+に出力される。

【００２１】同様に、差動回路SE-2において、電流信号
i21の低周波成分は、カレントミラー回路の入力トラン
ジスタMP23に入力され、出力トランジスタMP24で複製さ
れ、i21の低周波成分となる。そして、容量素子Cf1を介
して別の差動回路SE-1から伝達されるi21(=-i11)の高周
波成分とともにカスコードトランジスタMP26を経由する
ので、出力端子Out-の電流信号はIout- =i21-i22 =i21-
(-i21) =2i21となる。このような構成をとることによ
り、一方の差動信号電流の高周波成分をカレントミラー
回路を介さずに他方の差動信号電流と合成して出力でき
るため、従来問題となっていたカレントミラー回路の遅
延時間による高周波成分の移相を大幅に軽減でき、これ
による周波数特性の劣化を防ぐことができる。

【００２２】図２は、図１の具体的構成を示した回路図
である。差動回路SE-1の低域通過フィルタLPF1は、入力
トランジスタMP13のドレインとゲートを短絡させる経路
であって、共通ゲート（ノードＡとＡ’の間）に設けら
れた抵抗素子R1と、トランジスタMP13とMP14の（寄生
の）ゲート容量C11とC12によりＲＣ一次の低域通過フィ
ルタを構成している。同様に、差動回路SE-2の低域通過
フィルタLPF2は、入力トランジスタM23のドレインとゲ
ートを短絡させる経路であって、共通ゲート（ノードＢ
とＢ’の間）に設けられた抵抗素子R2と、トランジスタ
MP23とMP24の（寄生の）ゲート容量C21とC22で構成され
ている。

【００２３】同図では、低域通過フィルタの構成例とし
て、トランジスタの（寄生の）ゲート容量を用いた場合
を示したが、別途、（寄生の）ゲート容量に並列に容量
素子を接続する構成にしても良い。

【００２４】（第２の実施形態）図３は第２の実施形態
に係る平衡回路のブロック図であり、図１で説明した第
1の実施形態の変形例である。図１では、カスコードト
ランジスタをカレントミラー回路を構成するトランジス
タと同じ導電型（P型）のトランジスタを用いている
が、第２の実施形態では、カレントミラー回路を構成す
るトランジスタと異なる導電型（N型）のトランジスタM
N16,MN26をカスコードトランジスタに用いている。この
場合、出力端子Out+はMP14とMN16の間にあり、同様に、
出力端子Out-はMP24とMN26の間にある。また、Cf1によ
ってノードＡと高周波的に接続されているノードＸ’は
MN26のソース側にあり、同様に、Cf2によってノードＢ
と高周波的に接続されているノードＺ’はMN16のソース
側にある。

【００２５】本実施形態でも、第1の実施形態と同様、
従来問題となっていたカレントミラー回路の遅延時間に
よる高周波成分の移相を大幅に軽減でき、これによる周
波数特性の劣化を防ぐことができる。

【００２６】図４は、図３に示した第２の実施形態に係
る平衡回路の具体的な構成を示す回路図であり、さらに
トランスコンダクタ回路とRGC回路を追加している。ト
ランジスタMN11やMN12（トランジスタMN21やMN22）がト
ランスコンダクタとして動作し、このトランスコンダク
タの電流バッファとして動作するRGC1（RGC2）は、トラ
ンジスタMN15と反転増幅器A11（トランジスタMN25と反
転増幅器A21）、及びトランジスタMN16と反転増幅器A12
（トランジスタMN26と反転増幅器A22）で構成されてい
る。ここで、RGC1（RGC2）を出力インピーダンスを低く
するために出力バッファとして用いている。この出力バ
ッファのためだけであれば、トランジスタMN16と反転増
幅器A12（トランジスタM26と反転増幅器A22）さえあれ
ば十分であるが、本平衡回路では、カスコードトランジ
スタも差動回路（MN15とMN16、又はMN25とMN26）で構成
しているので、RGC1(RGC2)も差動化させているに過ぎな
い。差動回路SE-1のマイナス入力端子からプラス出力端
子Out+に信号が伝達するには、トランジスタMN12とMN16
を通過する。これに対して、差動回路SE-1プラス入力端
子からプラス出力端子Out+に信号が伝達するには、トラ
ンジスタMN11にて電流に変換された信号の低周波成分は
カレントミラー回路の入力トランジスタMP13に入力さ
れ、出力トランジスタMP14で複製され出力端子Out+に出
力される。この低周波成分は、カレントミラー回路を構
成するトランジスタMP13やMP14を通過する時間分、マイ
ナス入力端子からトランジスタMN12とMN16を介してプラ
ス出力端子Out+に信号が伝達する時間より多くかかるが
周波数が低いので、この遅延時間差による位相差は少な
い。

【００２７】一方、本来（周波数依存性のない通常のカ
レントミラー回路の場合）トランジスタMP13を介し、MP
14にて複製されプラス出力端子Out+に出力されるべき高
周波成分は、差動回路SE-2のマイナス入力端子からトラ
ンジスタMN25介して電流に変換された信号の高周波成分
と等しく、この高周波成分を容量Cf2とカスコードトラ
ンジスタMN16を介してプラス出力端子Out+に加算出力さ
れる これにより、高周波成分がカレントミラー回路を通過す
るのを避けることができ、つまり、カレントミラー回路
で生じる遅延時間による移相を避けることができるの
で、マイナス入力端子からトランジスタMN12とMN16を介
してプラス出力端子Out+に出力される高周波成分との位
相差を低減でき、平衡トランスコンダクタ回路の周波数
特性を改善できる。また、差動回路SE-2は差動回路SE-1
と対称の構成となっており、その動作はSE-1と同じであ
る。

【００２８】（第３の実施形態）図５は第３の実施形態
に係る平衡回路のブロック図であり、図１で説明した第
1の実施形態の変形例である。図１では、低域通過フィ
ルタLPF1(LPF2)をMP13とMP14（MP23とMP24）の共通ゲー
ト（ノードＡとＡ’の間）に配してあるが、本実施形態
では、MP13（MP23）のゲートのみ（ノードＡ’とMP13の
ゲートとの間（ノードＢ’とMP23のゲートとの間））に
低域通過フィルタLPF3(LPF4)を配する構成となってい
る。LPF3(LPF4)としては、図２のLPF1(LPF2)と同様に寄
生容量と抵抗素子によるRCローパスフィルタで良い。

【００２９】本実施形態でも、カレントミラーの入力イ
ンピーダンスは、低周波ではトランジスタMP13（MP23）
のトランスコンダクタンスの逆数となり、低域通過フィ
ルタLPF3(LPF4)のカットオフ周波数より高い高周波では
トランジスタMP13（MP23）の出力抵抗となり、第１の実
施形態と同様の効果が得られる。

【００３０】尚、図１の場合（すなわち、ノードＡと
Ａ’の間にLPF1を（ノードＢとＢ’の間にLPF2を）設け
た場合）は、等価的には、ノードＡ’とMP13のゲートと
の間及びノードＡ’とMP14のゲートとの間に（ノード
Ｂ’とMP23のゲートとの間及びノードＢ’とMP24のゲー
トとの間に）低域通過フィルタが設けられているのと同
じである。したがって、図５の場合にも、LPF3及びLPF4
の他に、ノードＡ’とMP14のゲートとの間、及び、ノー
ドＢ’とMP24のゲートとの間に別の低域通過フィルタを
設けても良い。

【００３１】図６は、図５の具体的な構成を示す回路図
である。差動回路SE-1(SE-2)の低域通過フィルタLPF3(L
PF4)は、入力トランジスタMP13(MP23)のドレインとゲー
トを短絡させる経路であって、MP13（MP23）のゲートの
み（ノードＡ’とMP13のゲートとの間（ノードＢ’とMP
23のゲートとの間））に設けられた抵抗素子R3(R4)と、
トランジスタMP13(MP23)の（寄生の）ゲート容量C11(C2
1)によりＲＣ一次の低域通過フィルタを構成している。

【００３２】（その他の実施形態）以上第１〜第３の実
施形態を説明したが、これらは適宜組み合わせることが
できるのは言うまでもない。また、使用するトランジス
タとしてはFETを用いて説明したが、バイポーラトラン
ジスタを用いても良い。この場合、pチャネルFETの代わ
りにpnp形バイポーラを、nチャネルFETの代わりにnpn形
バイポーラを用いればよい。

【００３３】

【発明の効果】以上説明してきたように、本発明の平衡
回路によれば、カレントミラー回路を構成するトランジ
スタのゲート或いはベース容量で形成される低域通過フ
ィルタによる遅延時間の影響を避けることができ、周波
数特性を改善することができる。

【図面の簡単な説明】

【図１】 第1の実施形態に係る平衡回路のブロック
図。

【図２】 第1の実施形態に係る平衡回路の具体的な回
路図。

【図３】 第２の実施形態に係る平衡回路のブロック
図。

【図４】 第２の実施形態に係る平衡回路の具体的な回
路図。

【図５】 第３の実施形態に係る平衡回路のブロック
図。

【図６】 第３の実施形態に係る平衡回路の具体的な回
路図。

【図７】 従来の平衡回路の回路図。

【符号の説明】

In+,In- 入力端子 Out+,Out- 出力端子 LPF 低域通過フィルタ A11,A12,A21,A22 反転増幅器 MP Pチャネルトランジスタ MN Nチャネルトランジスタ Vdd 第1の電源電位点 Vss 第2の電源電位点 Cf1,Cf2 容量素子 C11,C12,C21,C22 寄生容量 R 抵抗素子 SE 差動入力、単相出力回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J066 AA01 AA12 AA22 CA27 FA20 HA08 HA17 HA25 HA29 KA02 KA04 KA09 KA42 MA17 MA21 ND02 ND04 ND09 ND14 PD02 5J069 AA01 AA12 AA22 CA27 FA20 HA08 HA17 HA25 HA29 KA02 KA04 KA09 KA42 MA17 MA21 5J500 AA01 AA12 AA22 AC27 AF20 AH08 AH17 AH25 AH29 AK02 AK04 AK09 AK42 AM17 AM21 DN02 DN04 DN09 DN14 DP02

Claims (5)

【特許請求の範囲】
1. 【請求項１】第１入力信号が入力される第1ノードと、 前記第１ノードとドレイン又はコレクタが接続されてい
   る入力トランジスタ及び出力トランジスタを有する第１
   カレントミラー回路と、 前記第１カレントミラー回路の入力トランジスタのドレ
   イン又はコレクタとゲート又はベースとを低周波的に短
   絡させる第１短絡経路を形成する第１抵抗素子と、 前記第１カレントミラー回路の出力トランジスタに接続
   された第１カスコードトランジスタと、 前記第１入力信号の反転信号である第２入力信号が入力
   される第２ノードと、 前記第２ノードとドレイン又はコレクタが接続されてい
   る入力トランジスタ及び出力トランジスタを有する第２
   カレントミラー回路と、 前記第２カレントミラー回路の入力トランジスタのドレ
   イン又はコレクタとゲート又はベースとを低周波的に短
   絡させる第２短絡経路を形成する第２抵抗素子と、 前記第２カレントミラー回路の出力トランジスタに接続
   された第２カスコードトランジスタと、 前記第１ノードと前記第２カスコードトランジスタのソ
   ースまたはエミッタとを高周波的に短絡させる容量素子
   と、 前記第２ノードと前記第１カスコードトランジスタのソ
   ースまたはエミッタとを高周波的に短絡させる容量素子
   と、を備える平衡回路。
2. 【請求項２】前記第１抵抗素子は前記第１カレントミラ
   ー回路のトランジスタのゲート寄生容量又はベース寄生
   容量と共に第１の低域通過フィルタを構成し、 前記第２抵抗素子は前記第２カレントミラー回路のトラ
   ンジスタのゲート寄生容量又はベース寄生容量と共に第
   ２の低域通過フィルタを構成することを特徴とする請求
   項１記載の平衡回路。
3. 【請求項３】前記第１抵抗素子は、前記第１短絡経路上
   であって、前記第１カレントミラー回路の入力トランジ
   スタ及び出力トランジスタの共通ゲート又は共通ベース
   に設けられており、 前記第２抵抗素子は、前記第２短絡経路上であって、前
   記第２カレントミラー回路の入力トランジスタ及び出力
   トランジスタの共通ゲート又は共通ベースに設けられて
   いることを特徴とする請求項１記載の平衡回路。
4. 【請求項４】前記第１抵抗素子は、前記第１短絡経路上
   であって、前記第１カレントミラー回路の入力トランジ
   スタのゲート又はベースのみに設けられており、 前記第２抵抗素子は、前記第２短絡経路上であって、前
   記第２カレントミラー回路の入力トランジスタのゲート
   又はベースのみに設けられていることを特徴とする請求
   項１記載の平衡回路。
5. 【請求項５】前記第１カスコードトランジスタのソース
   又はエミッタとゲート又はベースとの間に設けられた第
   １反転増幅器と、 前記第２カスコードトランジスタのソース又はエミッタ
   とゲート又はベースとの間に設けられた第１反転増幅器
   と、をさらに備えることを特徴とする請求項１記載の平
   衡回路。