JPH0115225Y2 - - Google Patents
Info
- Publication number
- JPH0115225Y2 JPH0115225Y2 JP12857983U JP12857983U JPH0115225Y2 JP H0115225 Y2 JPH0115225 Y2 JP H0115225Y2 JP 12857983 U JP12857983 U JP 12857983U JP 12857983 U JP12857983 U JP 12857983U JP H0115225 Y2 JPH0115225 Y2 JP H0115225Y2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- collector
- inversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、差動増幅器のバイアス電流を供給す
る為のバイアス回路に関するもので、特に、トラ
ンジスタの電流増幅率（β）のバラツキに影響さ
れず安定に増幅器をバイアスすることが出来、か
つIC（集積回路）化に適した増幅器のバイアス回
路に関する。 (ロ) 従来技術 IC化された差動増幅器にバイアス電流を供給
するバイアス回路として、従来第１図に示す如き
回路が提案されている。第１図において、１はエ
ミツタが共通接続された第１及び第２トランジス
タ２及び３と、該第１及び第２トランジスタ２及
び３の共通エミツタにコレクタが接続された定電
流用の第３トランジスタ４とから成る差動増幅器
である。前記差動増幅器１は、第１及び第２トラ
ンジスタ２及び３のベースに接続された第１及び
第２入力端子５及び６に印加される差動入力信号
を増幅し、前記第２トランジスタ３のコレクタに
接続された出力端子７に増幅された出力信号を得
るものである。また、８は、入力電流を設定する
為の入力抵抗９と、前記入力電流がコレクタに供
給される第４トランジスタ１０と、ベース及びエ
ミツタがそれぞれ前記第４トランジスタ１０のコ
レクタ及びベースに接続された第５トランジスタ
１１と、ベース及びエミツタが前記第５トランジ
スタ１１のベース及びエミツタと共通接続された
第６トランジスタ１２と、該第６トランジスタ１
２のコレクタ電流を供給する第７及び第８トラン
ジスタ１３及び１４と、該第７及び第８トランジ
スタ１３及び１４とともに電流反転回路を構成す
る第９トランジスタ１５と、同じく前記第７及び
第８トランジスタ１３及び１４とともに電流反転
回路を構成する第10トランジスタ１６とによつて
構成されるバイアス回路である。 いま、電源電圧を＋Vccとすれば、入力電流、
すなわち第４トランジスタ１０のコレクタ電流Ic
は、 Ic＝Vcc−2VBE／Ｒ ……(1) 〔ただし、VBEはトランジスタのベース・ エミツタ間立上り電圧 Ｒは入力抵抗９の抵抗値〕 となり、前記第４トランジスタ１０のベース電流
IBは、 IB＝Ic／β ……(2) となる。第４トランジスタ１０のベース及びエミ
ツタは、定電流用の第３トランジスタ４のベース
及びエミツタと共通接続されているので、そのベ
ース電流は第(2)式で示されるIBとなり、そのコレ
クタ電流も第(1)式で示されるIcとなる。しかし
て、前記第３及び第４トランジスタ４及び１０の
ベース電流は、第５及び第６トランジスタ１１及
び１２のエミツタから供給されるから、前記第５
及び第６トランジスタ１１及び１２のコレクタ電
流もそれぞれIBとなる。前記第６トランジスタ１
２のコレクタ電流IBは、ダイオード接続された第
７及び第８トランジスタ１３及び１４から供給さ
れる。その為、前記第７及び第８トランジスタ１
３及び１４のコレクタ電流は、それぞれ１／２IBと なる。前記第７及び第８トランジスタ１３及び１
４と、第９及び第10トランジスタ１５及び１６と
は、電流反転接続されている。その為、前記第９
及び第10トランジスタ１５及び１６のコレクタ電
流もそれぞれIB／２となる。その結果、差動増幅器 １を構成する第１トランジスタ２のベースは、第
10トランジスタ１６のコレクタから供給される
IB／２（＝Ic／2β）のバイアス電流によりバイアスさ れ、第２トランジスタ３のベースは、第９トラン
ジスタ１５のコレクタから供給されるIB／２（＝ Ic／2β）のバイアス電流によりバイアスされること になり、第３トランジスタ４のベースに供給され
るバイアス電流IB（＝Ic／β）と合わせて、差動増幅 器１の適正バイアスが達成される。その結果、第
１及び第２トランジスタ２及び３のコレクタ電流
はそれぞれIc／２となり、第３トランジスタ４のコ レクタ電流はIcとなり、差動増幅器１の動作電流
は、βに関係しないものとなり、前記βのバラツ
キに影響されないという利点が生じる。 しかしながら、第１図の回路においては、第３
及び第４トランジスタ４及び１０のベース同志が
共通接続されている為に、差動増幅器１が第４ト
ランジスタ１０に悪影響を与え、バイアス電流が
変化するという欠点がある。すなわち、例えば前
記差動増幅器１を発振器の一部として使用する
と、第３トランジスタ４が飽和を起こしたとき、
発振信号が第４トランジスタ１０のベースに漏
れ、該第４トランジスタ１０に悪影響を与えると
いう欠点があつた。 (ハ) 考案の目的 本考案は、上述の点に鑑み成されたもので、ト
ランジスタのβのバラツキの影響を受けず、かつ
増幅器からの影響を受けないIC化に適した増幅
器のバイアス回路を提供せんとするものである。 (ニ) 考案の構成 本考案に係る増幅器のバイアス回路は、基準電
流を発生する基準電流発生回路と、前記基準電流
の反転電流を発生する第１電流反転回路と、基準
電流の1/2の大きさの一対の反転電流を発生する
第２電流反転回路とによつて構成される。 (ホ) 実施例 第２図は、本考案の一実施例を示す回路図で、
１７はエミツタが共通接続された第１及び第２ト
ランジスタ１８及び１９と該第１及び第２トラン
ジスタ１８及び１９の共通エミツタにコレクタが
接続された定電流用の第３トランジスタ２０とに
よつて構成される差動増幅器、２１は入力抵抗２
２と第４及び第５トランジスタ２３及び２４とに
よつて構成される基準電流発生回路、及び２５は
第６、第７及び第８トランジスタ２６，２７及び
２８とによつて構成される電流反転回路である。
差動増幅器１７は、第１及び第２入力端子２９及
び３０に印加される入力信号を差動増幅し、第２
トランジスタ１９のコレクタに接続された出力端
子３１に増幅された出力信号を得るものであり、
従来から良く知られている。基準電流発生回路２
１は、第５トランジスタ２４のコレクタに基準電
流を発生させるもので、入力抵抗２２の値をＲと
すれば、前記入力抵抗２２に流れる電流I1は、 I1＝Vcc−VBE／Ｒ ……(3) となり、第４トランジスタ２３のベース電流I2
は、 I2＝I1／β ……(4) となり、第５トランジスタ２４のコレクタ電流も
I2となる。 しかして、前記第５トランジスタ２４のコレク
タ電流I2は、第６トランジスタ２６によつて供給
され、前記第６トランジスタ２６のコレクタ電流
もI2となる。前記第６トランジスタ２６と第７ト
ランジスタ２７とは第１電流反転回路を構成して
おり、反転比を１：１に設定することにより、前
記第７トランジスタ２７のコレクタ電流もI2とな
る。前記第７トランジスタ２７のコレクタ電流I2
は、差動増幅器１７の定電流用の第３トランジス
タ２０のベースにバイアス電流として供給され
る。また、前記第６トランジスタ２６と第８トラ
ンジスタ２８とは第２電流反転回路を構成してお
り、しかも前記第８トランジスタ２８はダブルコ
レクタ構造と成されているので、前記第６トラン
ジスタ２６と前記第８トランジスタ２８との反転
比を１：１にすれば、前記第８トランジスタ２８
の２つのコレクタに、それぞれI2／２のコレクタ電 流が得られる。前記第８トランジスタ２８の一方
のコレクタ電流I2／２は、差動増幅器１７の第１ト ランジスタ１８のベースにバイアス電流として供
給され、前記第８トランジスタ２８の他方のコレ
クタ電流I2／２は、前記差動増幅器１７の第２トラ ンジスタ１９のベースにバイアス電流として供給
される。 差動増幅器１７の定電流用の第３トランジスタ
２０のベースには、第７トランジスタ２７のコレ
クタからI2の電流が供給されるから、前記第３ト
ランジスタ２０のコレクタ電流はβI2となる。ま
た、第１及び第２トランジスタ１８及び１９のベ
ースには、それぞれ第８トランジスタ２８のコレ
クタからI2／２のコレクタ電流が供給されるので、 前記第１及び第２トランジスタ１８及び１９のコ
レクタ電流は、それぞれβI2／２となる。第１乃至第 ３トランジスタ１８乃至２０のコレクタ電流を、
第(4)式を用いて計算すると、第１及び第２トラン
ジスタ１８及び１９のコレクタ電流は、I1／２とな り、第３トランジスタ２０のコレクタ電流は、I1
となる。従つて、差動増幅器１７のバイアス電流
の関係は正しいものとなる。また、第(2)式から明
らかな如く、電流I1には、βに関係する項が全く
無いので、前記βのバラツキの影響を受けないバ
イアス電流を得ることが出来る。更に、基準電流
発生回路２１と電流反転回路２５とはインピーダ
ンスが大なるトランジスタのコレクタ接続と成さ
れており、かつ電流反転回路２５から差動増幅器
１７への接続もトランジスタのコレクタ接続と成
されているので、差動増幅器１７から基準電流発
生回路２１に信号が漏れることも無い。 (ヘ) 考案の効果 以上述べた如く、本考案に依れば、差動増幅器
を安定にバイアスすることが出来るバイアス回路
を提供出来るという利点が得られる。特に、差動
増幅器から基準電流発生回路への信号漏れを防止
出来るので、前記差動増幅器を発振回路に用いた
場合に本考案に係るバイアス回路を適用すれば、
一層の効果を上げることが出来る。
る為のバイアス回路に関するもので、特に、トラ
ンジスタの電流増幅率（β）のバラツキに影響さ
れず安定に増幅器をバイアスすることが出来、か
つIC（集積回路）化に適した増幅器のバイアス回
路に関する。 (ロ) 従来技術 IC化された差動増幅器にバイアス電流を供給
するバイアス回路として、従来第１図に示す如き
回路が提案されている。第１図において、１はエ
ミツタが共通接続された第１及び第２トランジス
タ２及び３と、該第１及び第２トランジスタ２及
び３の共通エミツタにコレクタが接続された定電
流用の第３トランジスタ４とから成る差動増幅器
である。前記差動増幅器１は、第１及び第２トラ
ンジスタ２及び３のベースに接続された第１及び
第２入力端子５及び６に印加される差動入力信号
を増幅し、前記第２トランジスタ３のコレクタに
接続された出力端子７に増幅された出力信号を得
るものである。また、８は、入力電流を設定する
為の入力抵抗９と、前記入力電流がコレクタに供
給される第４トランジスタ１０と、ベース及びエ
ミツタがそれぞれ前記第４トランジスタ１０のコ
レクタ及びベースに接続された第５トランジスタ
１１と、ベース及びエミツタが前記第５トランジ
スタ１１のベース及びエミツタと共通接続された
第６トランジスタ１２と、該第６トランジスタ１
２のコレクタ電流を供給する第７及び第８トラン
ジスタ１３及び１４と、該第７及び第８トランジ
スタ１３及び１４とともに電流反転回路を構成す
る第９トランジスタ１５と、同じく前記第７及び
第８トランジスタ１３及び１４とともに電流反転
回路を構成する第10トランジスタ１６とによつて
構成されるバイアス回路である。 いま、電源電圧を＋Vccとすれば、入力電流、
すなわち第４トランジスタ１０のコレクタ電流Ic
は、 Ic＝Vcc−2VBE／Ｒ ……(1) 〔ただし、VBEはトランジスタのベース・ エミツタ間立上り電圧 Ｒは入力抵抗９の抵抗値〕 となり、前記第４トランジスタ１０のベース電流
IBは、 IB＝Ic／β ……(2) となる。第４トランジスタ１０のベース及びエミ
ツタは、定電流用の第３トランジスタ４のベース
及びエミツタと共通接続されているので、そのベ
ース電流は第(2)式で示されるIBとなり、そのコレ
クタ電流も第(1)式で示されるIcとなる。しかし
て、前記第３及び第４トランジスタ４及び１０の
ベース電流は、第５及び第６トランジスタ１１及
び１２のエミツタから供給されるから、前記第５
及び第６トランジスタ１１及び１２のコレクタ電
流もそれぞれIBとなる。前記第６トランジスタ１
２のコレクタ電流IBは、ダイオード接続された第
７及び第８トランジスタ１３及び１４から供給さ
れる。その為、前記第７及び第８トランジスタ１
３及び１４のコレクタ電流は、それぞれ１／２IBと なる。前記第７及び第８トランジスタ１３及び１
４と、第９及び第10トランジスタ１５及び１６と
は、電流反転接続されている。その為、前記第９
及び第10トランジスタ１５及び１６のコレクタ電
流もそれぞれIB／２となる。その結果、差動増幅器 １を構成する第１トランジスタ２のベースは、第
10トランジスタ１６のコレクタから供給される
IB／２（＝Ic／2β）のバイアス電流によりバイアスさ れ、第２トランジスタ３のベースは、第９トラン
ジスタ１５のコレクタから供給されるIB／２（＝ Ic／2β）のバイアス電流によりバイアスされること になり、第３トランジスタ４のベースに供給され
るバイアス電流IB（＝Ic／β）と合わせて、差動増幅 器１の適正バイアスが達成される。その結果、第
１及び第２トランジスタ２及び３のコレクタ電流
はそれぞれIc／２となり、第３トランジスタ４のコ レクタ電流はIcとなり、差動増幅器１の動作電流
は、βに関係しないものとなり、前記βのバラツ
キに影響されないという利点が生じる。 しかしながら、第１図の回路においては、第３
及び第４トランジスタ４及び１０のベース同志が
共通接続されている為に、差動増幅器１が第４ト
ランジスタ１０に悪影響を与え、バイアス電流が
変化するという欠点がある。すなわち、例えば前
記差動増幅器１を発振器の一部として使用する
と、第３トランジスタ４が飽和を起こしたとき、
発振信号が第４トランジスタ１０のベースに漏
れ、該第４トランジスタ１０に悪影響を与えると
いう欠点があつた。 (ハ) 考案の目的 本考案は、上述の点に鑑み成されたもので、ト
ランジスタのβのバラツキの影響を受けず、かつ
増幅器からの影響を受けないIC化に適した増幅
器のバイアス回路を提供せんとするものである。 (ニ) 考案の構成 本考案に係る増幅器のバイアス回路は、基準電
流を発生する基準電流発生回路と、前記基準電流
の反転電流を発生する第１電流反転回路と、基準
電流の1/2の大きさの一対の反転電流を発生する
第２電流反転回路とによつて構成される。 (ホ) 実施例 第２図は、本考案の一実施例を示す回路図で、
１７はエミツタが共通接続された第１及び第２ト
ランジスタ１８及び１９と該第１及び第２トラン
ジスタ１８及び１９の共通エミツタにコレクタが
接続された定電流用の第３トランジスタ２０とに
よつて構成される差動増幅器、２１は入力抵抗２
２と第４及び第５トランジスタ２３及び２４とに
よつて構成される基準電流発生回路、及び２５は
第６、第７及び第８トランジスタ２６，２７及び
２８とによつて構成される電流反転回路である。
差動増幅器１７は、第１及び第２入力端子２９及
び３０に印加される入力信号を差動増幅し、第２
トランジスタ１９のコレクタに接続された出力端
子３１に増幅された出力信号を得るものであり、
従来から良く知られている。基準電流発生回路２
１は、第５トランジスタ２４のコレクタに基準電
流を発生させるもので、入力抵抗２２の値をＲと
すれば、前記入力抵抗２２に流れる電流I1は、 I1＝Vcc−VBE／Ｒ ……(3) となり、第４トランジスタ２３のベース電流I2
は、 I2＝I1／β ……(4) となり、第５トランジスタ２４のコレクタ電流も
I2となる。 しかして、前記第５トランジスタ２４のコレク
タ電流I2は、第６トランジスタ２６によつて供給
され、前記第６トランジスタ２６のコレクタ電流
もI2となる。前記第６トランジスタ２６と第７ト
ランジスタ２７とは第１電流反転回路を構成して
おり、反転比を１：１に設定することにより、前
記第７トランジスタ２７のコレクタ電流もI2とな
る。前記第７トランジスタ２７のコレクタ電流I2
は、差動増幅器１７の定電流用の第３トランジス
タ２０のベースにバイアス電流として供給され
る。また、前記第６トランジスタ２６と第８トラ
ンジスタ２８とは第２電流反転回路を構成してお
り、しかも前記第８トランジスタ２８はダブルコ
レクタ構造と成されているので、前記第６トラン
ジスタ２６と前記第８トランジスタ２８との反転
比を１：１にすれば、前記第８トランジスタ２８
の２つのコレクタに、それぞれI2／２のコレクタ電 流が得られる。前記第８トランジスタ２８の一方
のコレクタ電流I2／２は、差動増幅器１７の第１ト ランジスタ１８のベースにバイアス電流として供
給され、前記第８トランジスタ２８の他方のコレ
クタ電流I2／２は、前記差動増幅器１７の第２トラ ンジスタ１９のベースにバイアス電流として供給
される。 差動増幅器１７の定電流用の第３トランジスタ
２０のベースには、第７トランジスタ２７のコレ
クタからI2の電流が供給されるから、前記第３ト
ランジスタ２０のコレクタ電流はβI2となる。ま
た、第１及び第２トランジスタ１８及び１９のベ
ースには、それぞれ第８トランジスタ２８のコレ
クタからI2／２のコレクタ電流が供給されるので、 前記第１及び第２トランジスタ１８及び１９のコ
レクタ電流は、それぞれβI2／２となる。第１乃至第 ３トランジスタ１８乃至２０のコレクタ電流を、
第(4)式を用いて計算すると、第１及び第２トラン
ジスタ１８及び１９のコレクタ電流は、I1／２とな り、第３トランジスタ２０のコレクタ電流は、I1
となる。従つて、差動増幅器１７のバイアス電流
の関係は正しいものとなる。また、第(2)式から明
らかな如く、電流I1には、βに関係する項が全く
無いので、前記βのバラツキの影響を受けないバ
イアス電流を得ることが出来る。更に、基準電流
発生回路２１と電流反転回路２５とはインピーダ
ンスが大なるトランジスタのコレクタ接続と成さ
れており、かつ電流反転回路２５から差動増幅器
１７への接続もトランジスタのコレクタ接続と成
されているので、差動増幅器１７から基準電流発
生回路２１に信号が漏れることも無い。 (ヘ) 考案の効果 以上述べた如く、本考案に依れば、差動増幅器
を安定にバイアスすることが出来るバイアス回路
を提供出来るという利点が得られる。特に、差動
増幅器から基準電流発生回路への信号漏れを防止
出来るので、前記差動増幅器を発振回路に用いた
場合に本考案に係るバイアス回路を適用すれば、
一層の効果を上げることが出来る。
第１図は、従来のバイアス回路を示す回路図、
及び第２図は本考案の一実施例を示す回路図であ
る。 主な図番の説明、１７……差動増幅器、２１…
…基準電流発生回路、２５……電流反転回路。
及び第２図は本考案の一実施例を示す回路図であ
る。 主な図番の説明、１７……差動増幅器、２１…
…基準電流発生回路、２５……電流反転回路。
Claims (1)
- エミツタが共通接続された増幅用の第１及び第
２トランジスタと、該第１及び第２トランジスタ
の共通エミツタに接続された定電流用の第３トラ
ンジスタとから成る差動増幅器にバイアス電流を
供給する為のバイアス回路であつて、基準電流を
発生する基準電流発生回路と、前記基準電流と等
しい大きさの反転電流を発生する第１電流反転回
路と、前記基準電流の1/2の大きさの一対の反転
電流を発生する第２電流反転回路とから成り、前
記基準電流発生回路は、抵抗と、電源とアースと
の間に前記抵抗とともにコレクタ・エミツタ路が
直列接続される第１のトランジスタと、ベースが
該第１のトランジスタのコレクタに、エミツタが
前記第１のトランジスタのベースにそれぞれ接続
され、コレクタ電流が基準電流となる第２のトラ
ンジスタとによつて構成され、前記第１電流反転
回路の出力反転電流を前記第３トランジスタのベ
ースに供給するとともに、前記第２電流反転回路
の一対の出力反転電流をそれぞれ前記第１及び第
２トランジスタのベースに供給してバイアスを行
う様にした差動増幅器のバイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12857983U JPS6037916U (ja) | 1983-08-19 | 1983-08-19 | 差動増幅器のバイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12857983U JPS6037916U (ja) | 1983-08-19 | 1983-08-19 | 差動増幅器のバイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6037916U JPS6037916U (ja) | 1985-03-15 |
| JPH0115225Y2 true JPH0115225Y2 (ja) | 1989-05-08 |
Family
ID=30291634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12857983U Granted JPS6037916U (ja) | 1983-08-19 | 1983-08-19 | 差動増幅器のバイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6037916U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62225018A (ja) * | 1986-03-27 | 1987-10-03 | Toshiba Corp | トランジスタ増幅器のベ−ス電流補正回路 |
-
1983
- 1983-08-19 JP JP12857983U patent/JPS6037916U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6037916U (ja) | 1985-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0452645B2 (ja) | ||
| US3534279A (en) | High current transistor amplifier stage operable with low current biasing | |
| JPH0115225Y2 (ja) | ||
| JPH0630419B2 (ja) | 広帯域差動増幅器 | |
| JP2845610B2 (ja) | 差動増幅回路 | |
| US5334949A (en) | Differential amplifiers | |
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| KR20000010922A (ko) | 에러 정정을 갖는 전압-전류 변환기 | |
| JPS60113507A (ja) | トランジスタ回路 | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JPH0326670Y2 (ja) | ||
| JPH0448011Y2 (ja) | ||
| JPS6259926B2 (ja) | ||
| JPH0113453Y2 (ja) | ||
| JPS636896Y2 (ja) | ||
| JPS6155805B2 (ja) | ||
| JPH0246093Y2 (ja) | ||
| JPH0115224Y2 (ja) | ||
| JPH0349463Y2 (ja) | ||
| JPS6029229Y2 (ja) | 差動増幅器 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JPH0332096Y2 (ja) | ||
| JPH07336161A (ja) | 差動増幅器 | |
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JPS6130327Y2 (ja) |