JPH055690Y2 - - Google Patents
Info
- Publication number
- JPH055690Y2 JPH055690Y2 JP7122684U JP7122684U JPH055690Y2 JP H055690 Y2 JPH055690 Y2 JP H055690Y2 JP 7122684 U JP7122684 U JP 7122684U JP 7122684 U JP7122684 U JP 7122684U JP H055690 Y2 JPH055690 Y2 JP H055690Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- voltage
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、入力電圧に応じた出力電流を発生す
ることが出来る電圧−電流変換回路に関するもの
で、特に変換時の直線性に優れ、IC（集積回路）
化に適した電圧−電流変換回路に関するものであ
る。
ることが出来る電圧−電流変換回路に関するもの
で、特に変換時の直線性に優れ、IC（集積回路）
化に適した電圧−電流変換回路に関するものであ
る。
(ロ) 従来技術
従来、第１図に示す如き電圧−電流変換回路が
知られている。この第１図の回路は、米国フエア
チヤイルド社のICμA7300に使用されているもの
で、１は入力電圧が印加される入力端子、２は出
力電流が得られる出力端子、３はコレクタが抵抗
４を介して前記入力端子１に、エミツタが前記出
力端子２に接続されたNPN型の第１トランジス
タ、５は該第１トランジスタ３とダーリントン接
続されたPNP型の第２トランジスタ、６は該第
２トランジスタ５のベースとアースとの間に接続
された電流源、及び７はベースが基準電圧が印加
される基準端子８に、エミツタが前記第２トラン
ジスタ５のベースに、コレクタが電源（＋Vcc）
に接続されたNPN型の第３トランジスタである。
知られている。この第１図の回路は、米国フエア
チヤイルド社のICμA7300に使用されているもの
で、１は入力電圧が印加される入力端子、２は出
力電流が得られる出力端子、３はコレクタが抵抗
４を介して前記入力端子１に、エミツタが前記出
力端子２に接続されたNPN型の第１トランジス
タ、５は該第１トランジスタ３とダーリントン接
続されたPNP型の第２トランジスタ、６は該第
２トランジスタ５のベースとアースとの間に接続
された電流源、及び７はベースが基準電圧が印加
される基準端子８に、エミツタが前記第２トラン
ジスタ５のベースに、コレクタが電源（＋Vcc）
に接続されたNPN型の第３トランジスタである。
いま、基準端子８に印加される基準電圧をVr、
第３トランジスタ７のベース・エミツタ間電圧を
VBE1、第２トランジスタ５のエミツタ・ベース間
電圧をVBE2とすれば、第１トランジスタ３のコレ
クタ電圧Vcは、 Vc＝Vr−VBE1＋VBE2 ……(1) となる。しかして、VBE1＝VBE2と仮定すれば、前
記第１トランジスタ３のコレクタ電圧Vcは、基
準電圧Vrと等しくなり、入力端子１に印加され
る入力電圧をVioとしたとき、出力端子２に得ら
れる出力電流Iputは、 Iput＝Vio−Vr／Ｒ ……(2) となる。ただし、Ｒは抵抗４の抵抗値である。従
つて、第１図の回路を用いれば、入力電圧に比例
した出力電流を得ることが出来る。
第３トランジスタ７のベース・エミツタ間電圧を
VBE1、第２トランジスタ５のエミツタ・ベース間
電圧をVBE2とすれば、第１トランジスタ３のコレ
クタ電圧Vcは、 Vc＝Vr−VBE1＋VBE2 ……(1) となる。しかして、VBE1＝VBE2と仮定すれば、前
記第１トランジスタ３のコレクタ電圧Vcは、基
準電圧Vrと等しくなり、入力端子１に印加され
る入力電圧をVioとしたとき、出力端子２に得ら
れる出力電流Iputは、 Iput＝Vio−Vr／Ｒ ……(2) となる。ただし、Ｒは抵抗４の抵抗値である。従
つて、第１図の回路を用いれば、入力電圧に比例
した出力電流を得ることが出来る。
しかしながら、第１図の回路は、様々な理由に
より、電圧−電流変換の直線性が悪化するという
欠点があつた。すなわち、第(1)式から明らかな如
く、第１トランジスタ３のコレクタ電圧Vcは、
第３トランジスタ７のベース・エミツタ間電圧
VBE1及び第２トランジスタ５のエミツタ・ベース
間電圧VBE2に応じて決まるが、前記電圧VBE2が前
記第２トランジスタ５の動作電流に応じて変化
し、前記動作電流が小になると前記電圧VBE2も小
になるので、入力電圧Vioが基準電圧Vrより低い
場合でも出力電流Iputが発生するという欠点があ
つた。また、出力端子２に得られる出力電流Iput
が小であると、第２トランジスタ５のエミツタ電
流（コレクタ電流）も小となり、前記第２トラン
ジスタ５のエミツタ・ベース間電圧の指数関数特
性により電圧−電流変換が非直線となるという欠
点があつた。更に、第２トランジスタ５はPNP
トランジスタであり、第３トランジスタ７は
NPNトランジスタである為、素子のバラツキや
周囲温度変化の影響を受け易く、電圧−電流変換
の非直線性が生じ易いという欠点があつた。
より、電圧−電流変換の直線性が悪化するという
欠点があつた。すなわち、第(1)式から明らかな如
く、第１トランジスタ３のコレクタ電圧Vcは、
第３トランジスタ７のベース・エミツタ間電圧
VBE1及び第２トランジスタ５のエミツタ・ベース
間電圧VBE2に応じて決まるが、前記電圧VBE2が前
記第２トランジスタ５の動作電流に応じて変化
し、前記動作電流が小になると前記電圧VBE2も小
になるので、入力電圧Vioが基準電圧Vrより低い
場合でも出力電流Iputが発生するという欠点があ
つた。また、出力端子２に得られる出力電流Iput
が小であると、第２トランジスタ５のエミツタ電
流（コレクタ電流）も小となり、前記第２トラン
ジスタ５のエミツタ・ベース間電圧の指数関数特
性により電圧−電流変換が非直線となるという欠
点があつた。更に、第２トランジスタ５はPNP
トランジスタであり、第３トランジスタ７は
NPNトランジスタである為、素子のバラツキや
周囲温度変化の影響を受け易く、電圧−電流変換
の非直線性が生じ易いという欠点があつた。
(ハ) 考案の目的
本考案は、上述の点に鑑み成されたもので、回
路のバランスをとることにより、直線性の向上を
計らんとするものである。
路のバランスをとることにより、直線性の向上を
計らんとするものである。
(ニ) 考案の構成
本考案に係る電圧−電流変換回路は、ベースに
抵抗を介して入力電圧が印加される第１トランジ
スタと、ベースに基準電圧が印加される第２トラ
ンジスタと、前記第１トランジスタのエミツタ電
流路を形成する第３トランジスタと、第２トラン
ジスタのエミツタ電流路を形成する第４トランジ
スタと、前記第２トランジスタのコレクタ電流を
反転して前記第１トランジスタのコレクタに供給
する電流反転回路とによつて構成される。
抵抗を介して入力電圧が印加される第１トランジ
スタと、ベースに基準電圧が印加される第２トラ
ンジスタと、前記第１トランジスタのエミツタ電
流路を形成する第３トランジスタと、第２トラン
ジスタのエミツタ電流路を形成する第４トランジ
スタと、前記第２トランジスタのコレクタ電流を
反転して前記第１トランジスタのコレクタに供給
する電流反転回路とによつて構成される。
(ホ) 実施例
第２図は、本考案の一実施例を示す回路図で、
９は入力電圧が印加される入力端子、１０はベー
スが抵抗１１を介して前記入力端子９に接続さ
れ、コレクタとベースとが短絡されてダイオード
接続されたNPN型のの第１トランジスタ、１２
はベースに接続された基準端子１３に基準電圧が
印加されるNPN型の第２トランジスタ、１４は
エミツタが前記第１トランジスタ１０のエミツタ
に、コレクタが第１電流源１５に接続され、前記
第１トランジスタ１０のエミツタ電流路を形成す
るPNP型の第３トランジスタ、１６はエミツタ
が前記第２トランジスタ１２のエミツタに、コレ
クタが第２電流源１７に、ベースが前記第３トラ
ンジスタ１４のベースにそれぞれ接続され、前記
第２トランジスタ１２のエミツタ電流路を形成す
るダイオード接続型でPNP型の第４トランジス
タ、及び１８はコレクタが前記第２トランジスタ
１２のコレクタに接続されたダイオード接続型で
PNP型の第５トランジスタ１９とコレクタが第
１トランジスタ１０のコレクタに、ベースが前記
第５トランジスタ１９のベースに接続された
PNP型の第６トランジスタ２０とによつて構成
される電流反転回路である。
９は入力電圧が印加される入力端子、１０はベー
スが抵抗１１を介して前記入力端子９に接続さ
れ、コレクタとベースとが短絡されてダイオード
接続されたNPN型のの第１トランジスタ、１２
はベースに接続された基準端子１３に基準電圧が
印加されるNPN型の第２トランジスタ、１４は
エミツタが前記第１トランジスタ１０のエミツタ
に、コレクタが第１電流源１５に接続され、前記
第１トランジスタ１０のエミツタ電流路を形成す
るPNP型の第３トランジスタ、１６はエミツタ
が前記第２トランジスタ１２のエミツタに、コレ
クタが第２電流源１７に、ベースが前記第３トラ
ンジスタ１４のベースにそれぞれ接続され、前記
第２トランジスタ１２のエミツタ電流路を形成す
るダイオード接続型でPNP型の第４トランジス
タ、及び１８はコレクタが前記第２トランジスタ
１２のコレクタに接続されたダイオード接続型で
PNP型の第５トランジスタ１９とコレクタが第
１トランジスタ１０のコレクタに、ベースが前記
第５トランジスタ１９のベースに接続された
PNP型の第６トランジスタ２０とによつて構成
される電流反転回路である。
第２図の回路をIC化した場合、第１及び第２
トランジスタ１０及び１２の特性、第３及び第４
トランジスタ１４及び１６の特性、第５及び第６
トランジスタ１９及び２０の特性をそれぞれ等し
く揃えることが出来る。しかして、第２トランジ
スタ１２のベースに印加される基準電圧をVr、
第１電圧源１５に流れる電流をI1、第２電流源１
７に流れる電流をI2とすれば、該第２電流源１７
に流れる電流I2は、第５トランジスタ１９、第２
トランジスタ１２及び第４トランジスタ１６のコ
レクタ・エミツタ路を介して供給される。また、
前記第５トランジスタ１９に流れる電流I2は、電
流反転回路１８で反転され、第６トランジスタ２
０のコレクタから第１及び第３トランジスタ１０
及び１４のコレクタ・エミツタ路を介して第１電
流源１５に供給される。その時、出力端子２１に
生じるオフセツト出力電流をIput1とすれば、 Iput1＝I2−I1 ……(3) となり、前記第１及び第２電流源１５及び１７に
流れる電流I1及びI2を等しくI0に設定すれば、入
力電圧が印加されない状態において、出力電流
Iput1は零になる。
トランジスタ１０及び１２の特性、第３及び第４
トランジスタ１４及び１６の特性、第５及び第６
トランジスタ１９及び２０の特性をそれぞれ等し
く揃えることが出来る。しかして、第２トランジ
スタ１２のベースに印加される基準電圧をVr、
第１電圧源１５に流れる電流をI1、第２電流源１
７に流れる電流をI2とすれば、該第２電流源１７
に流れる電流I2は、第５トランジスタ１９、第２
トランジスタ１２及び第４トランジスタ１６のコ
レクタ・エミツタ路を介して供給される。また、
前記第５トランジスタ１９に流れる電流I2は、電
流反転回路１８で反転され、第６トランジスタ２
０のコレクタから第１及び第３トランジスタ１０
及び１４のコレクタ・エミツタ路を介して第１電
流源１５に供給される。その時、出力端子２１に
生じるオフセツト出力電流をIput1とすれば、 Iput1＝I2−I1 ……(3) となり、前記第１及び第２電流源１５及び１７に
流れる電流I1及びI2を等しくI0に設定すれば、入
力電圧が印加されない状態において、出力電流
Iput1は零になる。
次に、入力端子９にVioの入力電圧が印加され
たとすれば、出力電流Iput2は、 Iput2＝Iput1＋Vio−Vx／Ｒ ……(4) となる。ただし、Ｒは抵抗１１の抵抗値、Vxは
第１トランジスタ１０のベース電圧である。そし
て、第１乃至第４トランジスタ１０乃至１６に流
れる直流電流は、先に述べた如く、等しくI2であ
るから、前記第１及び第２トランジスタ１０及び
１２のベース・エミツタ間電圧は等しくVBE1とな
り、前記第３及び第４トランジスタ１４及び１６
のベース・エミツタ間電圧は等しくVBE2となる。
従つて、前記第１トランジスタ１０のベース電圧
Vxは、 Vx＝Vr−（VBE1＋VBE2）＋VBE2＋VBE1 ……(5) となり、Vrに等しいものとなる。従つて第(4)及
び第(5)式から、出力電流Iput2は、 Iput2＝Iput1＋Vio−Vr／Ｒ ……(6) となり、Iput1＝０とした場合、出力電流Iput2は、
入力電圧Vioに直線的に対応するものとなる。
たとすれば、出力電流Iput2は、 Iput2＝Iput1＋Vio−Vx／Ｒ ……(4) となる。ただし、Ｒは抵抗１１の抵抗値、Vxは
第１トランジスタ１０のベース電圧である。そし
て、第１乃至第４トランジスタ１０乃至１６に流
れる直流電流は、先に述べた如く、等しくI2であ
るから、前記第１及び第２トランジスタ１０及び
１２のベース・エミツタ間電圧は等しくVBE1とな
り、前記第３及び第４トランジスタ１４及び１６
のベース・エミツタ間電圧は等しくVBE2となる。
従つて、前記第１トランジスタ１０のベース電圧
Vxは、 Vx＝Vr−（VBE1＋VBE2）＋VBE2＋VBE1 ……(5) となり、Vrに等しいものとなる。従つて第(4)及
び第(5)式から、出力電流Iput2は、 Iput2＝Iput1＋Vio−Vr／Ｒ ……(6) となり、Iput1＝０とした場合、出力電流Iput2は、
入力電圧Vioに直線的に対応するものとなる。
第２図の回路構成とすれば、第(5)式から明らか
な如く、第１トランジスタ１０のベース電圧Vx
が第１乃至第４トランジスタ１０乃至１６のベー
ス・エミツタ間電圧の影響を全く受けないので、
素子のバラツキや周囲温度変化に対して極めて安
定な電圧−電流変換回路を作成出来る。
な如く、第１トランジスタ１０のベース電圧Vx
が第１乃至第４トランジスタ１０乃至１６のベー
ス・エミツタ間電圧の影響を全く受けないので、
素子のバラツキや周囲温度変化に対して極めて安
定な電圧−電流変換回路を作成出来る。
第３図は、本考案の別の実施例を示すもので、
第１電流源１５としてコレクタが第３トランジス
タ１４のコレクタに、ベースが定電圧源２２に、
エミツタが抵抗２３を介してアースに接続された
第７トランジスタ２４を用い、第２電流源１７と
してコレクタが第４トランジスタ１６のコレクタ
に、ベースが前記定電圧源２２に、エミツタが抵
抗２５を介してアースに接続された第８トランジ
スタ２６を用いた点、電流反転回路１８として、
第５、第６及び第９トランジスタ１９，２０及び
２７から成るものを用いた点、及び出力電流を、
コレクタが第１トランジスタ１０のベースに、ベ
ースが第３トランジスタ１４のコレクタに接続さ
れた第10トランジスタ２８のエミツタから得てい
る点が、第２図と異る。
第１電流源１５としてコレクタが第３トランジス
タ１４のコレクタに、ベースが定電圧源２２に、
エミツタが抵抗２３を介してアースに接続された
第７トランジスタ２４を用い、第２電流源１７と
してコレクタが第４トランジスタ１６のコレクタ
に、ベースが前記定電圧源２２に、エミツタが抵
抗２５を介してアースに接続された第８トランジ
スタ２６を用いた点、電流反転回路１８として、
第５、第６及び第９トランジスタ１９，２０及び
２７から成るものを用いた点、及び出力電流を、
コレクタが第１トランジスタ１０のベースに、ベ
ースが第３トランジスタ１４のコレクタに接続さ
れた第10トランジスタ２８のエミツタから得てい
る点が、第２図と異る。
第３図の場合、第７及び第８トランジスタ２４
及び２６に流れる電流は、それぞれエミツタに接
続された抵抗２３及び２５の値に応じて設定され
る。また、第９トランジスタ２７を用いている
為、電流反転回路の反転比の整合度合が向上す
る。更に、出力端子２１に得られる出力電流は、
第10トランジスタ２８のコレクタ・エミツタ路を
介して得られ、抵抗１１に流れる電流が第１及び
第３トランジスタ１０及び１４に流れないので、
前記第１及び第３トランジスタ１０及び１４のベ
ース・エミツタ間順方向電圧の変化が一層防止さ
れる。
及び２６に流れる電流は、それぞれエミツタに接
続された抵抗２３及び２５の値に応じて設定され
る。また、第９トランジスタ２７を用いている
為、電流反転回路の反転比の整合度合が向上す
る。更に、出力端子２１に得られる出力電流は、
第10トランジスタ２８のコレクタ・エミツタ路を
介して得られ、抵抗１１に流れる電流が第１及び
第３トランジスタ１０及び１４に流れないので、
前記第１及び第３トランジスタ１０及び１４のベ
ース・エミツタ間順方向電圧の変化が一層防止さ
れる。
(ヘ) 考案の効果
以上述べた如く、本考案に依れば、直線性の良
い電圧−電流変換回路を提供出来る。また、本考
案に依れば、素子のバラツキや周囲温度変化に対
して極めて安定な電圧−電流変換回路を提供出来
る。
い電圧−電流変換回路を提供出来る。また、本考
案に依れば、素子のバラツキや周囲温度変化に対
して極めて安定な電圧−電流変換回路を提供出来
る。
第１図は、従来の電圧−電流変換回路を示す回
路図、第２図は本考案の一実施例を示す回路図、
及び第３図は本考案の別の実施例を示す回路図で
ある。 主な図番の説明、１０……第１トランジスタ、
１２……第２トランジスタ、１４……第３トラン
ジスタ、１６……第４トランジスタ、１８……電
流反転回路。
路図、第２図は本考案の一実施例を示す回路図、
及び第３図は本考案の別の実施例を示す回路図で
ある。 主な図番の説明、１０……第１トランジスタ、
１２……第２トランジスタ、１４……第３トラン
ジスタ、１６……第４トランジスタ、１８……電
流反転回路。
Claims (1)
- 入力電圧に対応した出力電流を発生する電圧−
電流変換回路であつて、ベースに抵抗を介して入
力電圧が印加される第１トランジスタと、ベース
に基準電圧が印加される第２トランジスタと、前
記第１トランジスタのエミツタ電流路を形成する
第３トランジスタ及び第１電流源と、前記第２ト
ランジスタのエミツタ電流路を形成する第４トラ
ンジスタ及び第２電流源と、前記第２トランジス
タのコレクタ電流を反転して前記第１トランジス
タのコレクタに供給する電流反転回路とから成
り、前記第３トランジスタのベースと第４トラン
ジスタのベースとを共通接続するとともに前記第
３トランジスタと第１定電流源との接続点に出力
端子を接続したことを特徴とする電圧−電流変換
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7122684U JPS60184313U (ja) | 1984-05-16 | 1984-05-16 | 電圧−電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7122684U JPS60184313U (ja) | 1984-05-16 | 1984-05-16 | 電圧−電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60184313U JPS60184313U (ja) | 1985-12-06 |
| JPH055690Y2 true JPH055690Y2 (ja) | 1993-02-15 |
Family
ID=30608517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7122684U Granted JPS60184313U (ja) | 1984-05-16 | 1984-05-16 | 電圧−電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60184313U (ja) |
-
1984
- 1984-05-16 JP JP7122684U patent/JPS60184313U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60184313U (ja) | 1985-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04266110A (ja) | バンドギャップ基準回路 | |
| JP2861593B2 (ja) | 基準電圧発生回路 | |
| JPH07104372B2 (ja) | 電圧比較回路 | |
| JPH055690Y2 (ja) | ||
| JPS58144920A (ja) | 定電流回路 | |
| JPS6058601B2 (ja) | 変換回路 | |
| JPS6357808B2 (ja) | ||
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JPH0448011Y2 (ja) | ||
| JPH0546096Y2 (ja) | ||
| JPS643371B2 (ja) | ||
| JP2729071B2 (ja) | 定電流回路 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JPH0477329B2 (ja) | ||
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JPH073690Y2 (ja) | 電流ミラー回路 | |
| JP3791319B2 (ja) | 差動増幅器 | |
| JP3226105B2 (ja) | 演算整流回路 | |
| JPH0556531B2 (ja) | ||
| JPH065812B2 (ja) | 振幅制限回路 | |
| JP2551133B2 (ja) | 定電流源回路 | |
| JP2859461B2 (ja) | 温度補償用回路 | |
| JPH0544844B2 (ja) | ||
| JPS6360330B2 (ja) |