JP2010147663A - 感度調整回路 - Google Patents

感度調整回路 Download PDF

Info

Publication number
JP2010147663A
JP2010147663A JP2008320981A JP2008320981A JP2010147663A JP 2010147663 A JP2010147663 A JP 2010147663A JP 2008320981 A JP2008320981 A JP 2008320981A JP 2008320981 A JP2008320981 A JP 2008320981A JP 2010147663 A JP2010147663 A JP 2010147663A
Authority
JP
Japan
Prior art keywords
circuit
voltage
sensitivity adjustment
sensitivity
fluctuation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008320981A
Other languages
English (en)
Other versions
JP4996589B2 (ja
Inventor
Kentaro Yamaguchi
健太郎 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP2008320981A priority Critical patent/JP4996589B2/ja
Publication of JP2010147663A publication Critical patent/JP2010147663A/ja
Application granted granted Critical
Publication of JP4996589B2 publication Critical patent/JP4996589B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

【課題】感度調整量の線形性を確保しながら小規模な回路構成を実現することができる感度調整回路を提供する。
【解決手段】電圧供給回路101より電源電圧と電源電圧を分圧した電圧が出力され、電源電圧変動感度調整電圧を得ている。また、温度センサ111および基準電圧発生回路112より温度変動感度調整電圧を得ている。さらに、伝達関数が制御端子107、108の電位差に比例し、制御端子109、110の電位差に反比例する可変利得増幅回路104に、電源電圧変動感度調整電圧および温度変動感度調整電圧を与える回路構成にすることにより線形性を確保しながら小規模な回路構成を実現している。
【選択図】 図1

Description

本発明は、電源電圧変動および温度変動に対してセンサの感度を調整する回路に係り、特に、感度調整量の線形性を確保しながら小規模な回路構成を実現することができる感度調整回路に関する。
従来、センサの感度調整回路に関する技術としては、例えば、特許文献1、2記載の技術が知られている。
図6は、特許文献1記載の電源電圧温度変動感度調整回路である。
特許文献1には、図6に示すように、温度センサ1と、温度センサ1の出力電圧をA―D変換するアナログディジタル変換器(以下、「ADC」という。)7と、電源2と、電源2の電圧をA―D変換するADC8と、ADC7、8からのディジタル信号を信号処理するマイコン3と、マイコン3からのディジタル信号をD―A変換するディジタルアナログ変換器(以下、「DAC」という。)9と、感度調整を行う感度調整回路4とを備える電源電圧温度変動感度調整回路が開示されている。
感度調整回路4は、センサの出力信号を入力端子5から入力し、DAC9からのアナログ信号に基づいて、入力したセンサの出力信号に対して感度調整を行い、感度調整後の信号を出力端子6から出力する。
図7は、特許文献2記載の温度変動感度調整回路である。
特許文献2には、図7に示すように、センサの出力信号を非反転入力端子11から入力する演算増幅器12と、演算増幅器12の出力端子13と反転入力端子との間に設けられた抵抗14と、MOSトランジスタ16と、演算増幅器12の反転入力端子とMOSトランジスタ16との間に設けられた抵抗15と、温度センサ18と、温度センサ18の出力電圧に基づいて調整電圧を生成する関数回路17とを備える温度変動感度調整回路が開示されている。
センサの出力信号の感度は、関数回路17で生成された調整電圧をMOSトランジスタ16のゲートに与えてオン抵抗を変化させることにより調整される。また、MOSトランジスタ16の逆の温度特性を持つ抵抗15によりMOSトランジスタ16自身の温度特性をキャンセルしている。
特開平11−44540号公報 特開2005−227234号公報
しかしながら、特許文献1、2記載の調整回路にあっては、次のような課題があった。
特許文献1にあっては、ADC7、8とDAC9を用いているため、感度調整量が離散的になる。一般的にセンサは、広い調整範囲と感度調整量に関して線形性を必要とするため、十分な調整範囲で線形性を確保するには、ADC7、8とDAC9のビット数を多く取る必要があり、大規模な回路構成となる。
特許文献2にあっては、MOSトランジスタ16のオン抵抗をゲート電位で制御することにより感度調整を行っているが、MOSトランジスタ16のオン抵抗の値は、ゲート電位に対して非線形な特性を有しているため、十分な調整範囲で線形性を確保するには非線形特性をキャンセルするための非線形関数回路を必要とし、大規模な回路構成となる。また、温度変動感度調整回路を2個用いているため、図7に示す回路の2倍の回路規模を要している。さらに、電源電圧変動に対する感度調整は別の回路で行っている。
そこで、本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、感度調整量の線形性を確保しながら小規模な回路構成を実現することができる感度調整回路を提供することを目的としている。
〔発明1〕 上記目的を達成するために、発明1の感度調整回路は、センサからの信号を入力し、可変抵抗回路および演算増幅器を有する可変利得増幅回路と、前記可変利得増幅回路に温度変動感度調整電圧を与える第1電圧供給手段と、前記可変利得増幅回路に電源電圧変動感度調整電圧を与える第2電圧供給手段とを備え、前記可変利得増幅回路は、前記温度変動感度調整電圧および前記電源電圧変動感度調整電圧に基づいて、電源電圧変動および温度変動に対して前記センサの感度を調整する。
このような構成であれば、第1電圧供給手段により温度変動感度調整電圧が、第2電圧供給手段により電源電圧変動感度調整電圧がそれぞれ可変利得増幅回路に与えられる。そして、可変利得増幅回路により、与えられた温度変動感度調整電圧および電源電圧変動感度調整電圧に基づいてセンサの感度が調整される。
〔発明2〕 さらに、発明2の感度調整回路は、発明1の感度調整回路において、前記可変抵抗回路は、第1および第2の制御端子と、第1および第2の入力端子と、第1および第2の出力端子とを有し、前記第1および第2の入力端子の電位差に対する前記第1および第2の出力端子の電流差の比が前記第1および第2の制御端子の電位差に比例する、非飽和領域の4個のMOSトランジスタで構成されている。
〔発明3〕 さらに、発明3の感度調整回路は、発明1および2のいずれか1の感度調整回路において、さらに、前記温度変動感度調整電圧を昇圧する昇圧回路を備える。
このような構成であれば、昇圧回路により、第1電圧供給手段の温度変動感度調整電圧が昇圧される。
〔発明4〕 さらに、発明4の感度調整回路は、発明1および2のいずれか1の感度調整回路において、さらに、前記電源電圧変動感度調整電圧を昇圧する昇圧回路を備える。
このような構成であれば、昇圧回路により、第2電圧供給手段の電源電圧変動感度調整電圧が昇圧される。
〔発明5〕 さらに、発明5の感度調整回路は、発明1ないし4のいずれか1の感度調整回路において、前記演算増幅器が全差動型である。
〔発明6〕 さらに、発明6の感度調整回路は、発明1ないし5のいずれか1の感度調整回路において、前記第2電圧供給手段が抵抗分割回路である。
〔発明7〕 さらに、発明7の感度調整回路は、発明1ないし5のいずれか1の感度調整回路において、前記第1電圧供給手段が温度センサと基準電圧発生回路とを有する。
以上説明したように、発明1の感度調整回路によれば、可変抵抗回路および演算増幅器を有する可変利得増幅回路と、温度変動感度調整電圧を与える第1電圧供給手段と、電源電圧変動感度調整電圧を与える第2電圧供給手段とを備えるので、連続的な感度調整が可能であり、感度調整量の線形性を確保しながら小規模な回路構成を実現することができるという効果が得られる。また、半導体集積回路の製造プロセスに合致する回路素子で実現することができるので、特に集積回路で実現するときには経済的であるという効果が得られる。
さらに、発明2の感度調整回路によれば、可変抵抗回路が4個のMOSトランジスタで構成されているので、さらに小規模な回路構成を実現することができるという効果が得られる。
さらに、発明3の感度調整回路によれば、温度変動感度調整電圧を昇圧する昇圧回路を備えるだけなので、小規模な回路構成で感度調整範囲を広げることができるという効果が得られる。
さらに、発明4の感度調整回路によれば、電源電圧変動感度調整電圧を昇圧する昇圧回路を備えるだけなので、小規模な回路構成で感度調整範囲を広げることができるという効果が得られる。
さらに、発明5の感度調整回路によれば、演算増幅器が全差動型であるので、シングルエンド出力の演算増幅器を用いた場合に比して、同程度の回路規模で同相成分の影響を小さくすることができるという効果が得られる。
さらに、発明6の感度調整回路によれば、第2電圧供給手段が抵抗分割回路であるので、小規模な回路構成で電源電圧変動に対して連続的かつ線形な電源電圧変動感度調整電圧を生成することができるという効果が得られる。
さらに、発明7の感度調整回路によれば、第1電圧供給手段が温度センサと基準電圧発生回路とを有するので、小規模な回路構成で温度変動に対して連続的かつ線形な温度変動感度調整電圧を生成することができるという効果が得られる。
以下、本発明の実施の形態を図面を参照しながら説明する。図1ないし図4は、本発明に係る感度調整回路の実施の形態を示す図である。
まず、本発明を適用する感度調整回路100の構成を説明する。
図1は、感度調整回路100の回路図である。
感度調整回路100は、図1に示すように、可変利得増幅回路104と、可変利得増幅回路104に温度変動感度調整電圧を与える温度センサ111および基準電圧発生回路112と、可変利得増幅回路104に電源電圧変動感度調整電圧を与える電圧供給回路101とを有して構成されている。
可変利得増幅回路104は、2つの差動入力端子105、106と、4つの制御端子107、108、109、110と、出力端子113とを有して構成されている。
差動入力端子105、106には、センサ(不図示)が接続され、センサの出力信号が入力される。
制御端子109には、温度センサ111が接続され、温度センサ111の出力電圧が入力される。制御端子110には、基準電圧発生回路112が接続され、基準電圧発生回路112の基準電圧が入力される。
制御端子108には電圧供給回路101の出力端子102が、制御端子107には電圧供給回路101の出力端子103がそれぞれ接続されている。電圧供給回路101の出力電圧は、制御端子107、108から入力される。
可変利得増幅回路104は、温度センサ111および電圧供給回路101の出力電圧に基づいてセンサの出力信号を増幅することにより感度調整を行う。増幅されたセンサ信号は、出力端子113から出力される。
次に、電圧供給回路101の構成を説明する。
図2は、電圧供給回路101の回路図である。
電圧供給回路101は、図2に示すように、電源201と、抵抗202、203とからなる抵抗分割回路として構成されている。
抵抗202の一端は電源201に、抵抗202の他端は抵抗203の一端にそれぞれ接続されている。抵抗203の他端は接地されている。そして、抵抗202、203により電源201の電圧が分圧される。
抵抗202の一端はさらに出力端子103に、抵抗202の他端はさらに出力端子102にそれぞれ接続されている。
可変利得増幅回路104の出力信号は、制御端子107〜110の電位をそれぞれVG1、VG2、VG3、VG4とすると、電位差(VG1−VG2)に比例し、電位差(VG3−VG4)に反比例することを特徴とする。つまり、差動入力端子105、106の電位をそれぞれVIN1、VIN2、出力端子113の電位をVOUTとすると、可変利得増幅回路104の伝達関数は、下式(1)で表すことができる。
Figure 2010147663
ただし、上式(1)において、k1は比例定数である。
次に、可変利得増幅回路104の構成を説明する。
図3は、可変利得増幅回路104の回路図である。
可変利得増幅回路104は、図3に示すように、可変抵抗回路301、302と、演算増幅器303とを有して構成されている。
可変抵抗回路301は、差動入力端子105、106と、制御端子107、108と、2つの出力端子306、307を有して構成されている。
出力端子306は演算増幅器303の非反転入力端子に、出力端子307は演算増幅器303の反転入力端子にそれぞれ接続されている。また、演算増幅器303の出力端子は、出力端子113に接続されている。
可変抵抗回路302は、2つの差動入力端子312、313と、制御端子109、110と、2つの出力端子310、311とを有して構成されている。
差動入力端子312には出力端子306が、差動入力端子313には出力端子307がそれぞれ接続されている。可変抵抗回路301の出力信号は、差動入力端子312、313から入力される。また、出力端子310は出力端子113に接続され、出力端子311は接地されている。
可変抵抗回路301は、差動入力端子105、106の電位をそれぞれV1、V2、出力端子306、307の電流をそれぞれI3、I4、制御端子107、108の電位をそれぞれVG1、VG2とすると、電位差(V1−V2)に対する電流差(I3−I4)の比は、電位差(VG1−VG2)に比例する特性を有することを特徴とする。なお、可変抵抗回路302についても同様の特性を有する。つまり、可変抵抗回路301、302は、下式(2)を満足する可変抵抗回路である。
Figure 2010147663
ただし、上式(2)において、k2は比例定数である。
次に、可変抵抗回路301、302の構成を説明する。なお、可変抵抗回路301、302は、いずれも同一機能を有して構成されているので、可変抵抗回路301についてのみ説明する。
図4は、可変抵抗回路301の回路図である。
可変抵抗回路301は、図4に示すように、MRC(Mos Resistive Circuit)と呼ばれる回路であって、4個のMOSトランジスタのソースとドレインをクロスカップルにして構成される可変抵抗回路(以下、「MRC」という。)である。
MOSトランジスタ407、408については、ドレインが差動入力端子105に、ソースが出力端子306にそれぞれ接続されている。
MOSトランジスタ409、410については、ドレインが差動入力端子106に、ソースが出力端子307にそれぞれ接続されている。
そして、MOSトランジスタ407、410のゲートは制御端子107に、MOSトランジスタ408、409のゲートは制御端子108にそれぞれ接続されている。
MOSトランジスタ407〜410の非飽和領域でのドレイン電流IDは、ゲート−ソース間電圧をVGS、しきい電圧をVT、ドレイン−ソース間電圧をVDSとすると、下式(3)で表すことができる。
Figure 2010147663
ただし、上式(3)において、μは移動度、Coxはゲート酸化膜容量、Wはチャネル幅、Lはチャネル長である。
さらに、ゲート電位をVG、ドレイン電位をVD、ソース電位をVSとして上式(3)を変形すると、下式(4)が得られる。
Figure 2010147663
ただし、上式(4)において、G(VD、VS)は、下式(5)で表される非線形項である。
Figure 2010147663
差動入力端子105、106の電位をそれぞれV1、V2、出力端子306、307の電位をそれぞれV3、V4、電流をI3、I4、制御端子107、108の電位をそれぞれVG1、VG2とし、V3=V4とすると、上式(4)より下式(6)が得られる。
Figure 2010147663
上式(6)は、差動入力電圧(V1−V2)に対する差動出力電流(I3−I4)の比が差動制御電圧(VG1−VG2)に比例し、線形に可変であることを意味している。したがって、2個のMRC301、302と1個の演算増幅器303とを用いて、図3における接続関係を満たす回路構成にすると、上式(6)およびキルヒホッフの電流則より、下式(7)が得られる。
Figure 2010147663
ただし、上式(7)において、W1、L1はそれぞれMRC301を構成する各MOSトランジスタのチャネル幅およびチャネル長であり、W2、L2はそれぞれMRC302を構成する各MOSトランジスタのチャネル幅およびチャネル長である。
上式(7)は、可変利得増幅回路104の出力信号が、電位差(VG1−VG2)に比例し、電位差(VG3−VG4)に反比例することを示している。したがって、電位差(VG1−VG2)を電源電圧変動感度調整電圧、電位差(VG3−VG4)を温度変動感度調整電圧とすることにより感度調整回路100を構成することができる。つまり、感度調整電圧を差動電圧として与えることにより調整を行うことができる。
このようにして、本実施の形態では、MRC301、302および演算増幅器303を有する可変利得増幅回路104と、可変利得増幅回路104に温度変動感度調整電圧を与える温度センサ111および基準電圧発生回路112と、可変利得増幅回路104に電源電圧変動感度調整電圧を与える電圧供給回路101とを備え、可変利得増幅回路104は、温度変動感度調整電圧および電源電圧変動感度調整電圧に基づいてセンサの感度を調整する。
これにより、連続的な感度調整が可能となるので、感度調整量の線形性を確保することができる。また、十分な線形性を確保するためにADCとDACのビット数を多くしなければならない特許文献1の回路と、温度変動感度の調整のみで非線形関数回路を用いる特許文献2の回路とに比して、小規模な回路構成を実現することができる。さらに、半導体集積回路の製造プロセスに合致する回路素子で実現することができるので、特に集積回路で実現するときには経済的である。
さらに、本実施の形態では、MRC301、302は、4個のMOSトランジスタのソースとドレインをクロスカップルにして構成されている。
これにより、さらに小規模な回路構成を実現することができる。
上記実施の形態において、温度センサ111および基準電圧発生回路112は、発明1の第1電圧供給手段に対応し、電圧供給回路101は、発明1の第2電圧供給手段に対応している。
なお、上記実施の形態においては、MRC301、302を用いて構成したが、MRC301、302は、非飽和領域のMOSトランジスタで構成されるため、MOSトランジスタのゲートの電位をさらに高くすることにより、感度調整量を線形に保ったまま調整範囲をさらに広げることができる。例えば、可変利得増幅回路104の制御端子109に昇圧回路を加えることにより温度変動感度の調整範囲をさらに広げることができ、非常に大きな温度変動感度を持つセンサの信号処理を行うことが可能となる。
図5は、昇圧回路を有する感度調整回路100の回路図である。
図5においては、温度センサ111の出力電圧と基準電圧発生回路112の基準電圧とが昇圧回路114に入力され、昇圧回路114の出力端子が制御端子109に接続されている。昇圧回路114としては、例えば、チャージポンプ回路を採用することができる。図5に示す回路構成により、温度センサ111の出力電圧を昇圧して温度変動感度の調整範囲を図1に示す回路に比べてさらに広げている。電源電圧変動感度の調整範囲を広げる場合も同様の手段により実現することができる。調整範囲を広げる場合においても昇圧回路114を加えるだけなので、特許文献1、2の回路のように調整範囲を広げるためにビット数を増やしたり非線形回路を複雑にしたりする必要がなくなり、小規模な回路構成を実現することができる。
また、図1および図5に示す実施の形態においては、1次感度の調整を行っているが、可変利得増幅回路104の感度調整量、つまり利得調整量が制御電圧に対して線形であるので、電源電圧および温度に対して制御電圧を非線形な電圧とすれば、非線形な感度調整を行うことも可能である。例えば、センサが1次感度だけでなく、2次の電源電圧変動感度および2次の温度変動感度を持つ場合には2次関数回路を加えることにより2次感度の調整を行うことも可能である。
また、上記実施の形態において、MRC301、302は、nチャネルMOSトランジスタを用いて構成しているが、これに限らず、pチャネルMOSトランジスタを用いて構成することもできる。この場合、極性が逆になるだけである。
また、上記実施の形態において、演算増幅器303は、シングルエンド出力の演算増幅器として構成したが、これに限らず、全差動型の演算増幅器として構成することもできる。これにより、同程度の回路規模で同相成分の影響を小さくすることができる。この場合、全差動型の演算増幅器の非反転出力端子がMRC302の出力端子310に、反転出力端子がMRC302の出力端子311にそれぞれ接続される。このとき、可変利得増幅回路104は差動出力となる。
本発明に係る感度調整回路は、センサ制御回路の分野で好適に利用することができる。
感度調整回路100の回路図である。 電圧供給回路101の回路図である。 可変利得増幅回路104の回路図である。 可変抵抗回路301の回路図である。 昇圧回路を有する感度調整回路100の回路図である。 特許文献1記載の電源電圧温度変動感度調整回路である。 特許文献2記載の温度変動感度調整回路である。
符号の説明
100…感度調整回路、 101…電圧供給回路、 102、103、113、306、307、310、311…出力端子、 104…可変利得増幅回路、 105、106、312、313…差動入力端子、 107〜110…制御端子、 111…温度センサ、 112…基準電圧発生回路、 114…昇圧回路、 201…電源、 202、203…抵抗、 301、302…MRC、 303…演算増幅器、 407〜410…MOSトランジスタ

Claims (7)

  1. センサからの信号を入力し、可変抵抗回路および演算増幅器を有する可変利得増幅回路と、
    前記可変利得増幅回路に温度変動感度調整電圧を与える第1電圧供給手段と、
    前記可変利得増幅回路に電源電圧変動感度調整電圧を与える第2電圧供給手段とを備え、
    前記可変利得増幅回路は、前記温度変動感度調整電圧および前記電源電圧変動感度調整電圧に基づいて、電源電圧変動および温度変動に対して前記センサの感度を調整することを特徴とする感度調整回路。
  2. 請求項1において、
    前記可変抵抗回路は、第1および第2の制御端子と、第1および第2の入力端子と、第1および第2の出力端子とを有し、前記第1および第2の入力端子の電位差に対する前記第1および第2の出力端子の電流差の比が前記第1および第2の制御端子の電位差に比例する、非飽和領域の4個のMOSトランジスタで構成されていることを特徴とする感度調整回路。
  3. 請求項1および2のいずれか1項において、
    さらに、前記温度変動感度調整電圧を昇圧する昇圧回路を備えることを特徴とする感度調整回路。
  4. 請求項1および2のいずれか1項において、
    さらに、前記電源電圧変動感度調整電圧を昇圧する昇圧回路を備えることを特徴とする感度調整回路。
  5. 請求項1ないし4のいずれか1項において、
    前記演算増幅器が全差動型であることを特徴とする感度調整回路。
  6. 請求項1ないし5のいずれか1項において、
    前記第2電圧供給手段が抵抗分割回路であることを特徴とする感度調整回路。
  7. 請求項1ないし5のいずれか1項において、
    前記第1電圧供給手段が温度センサと基準電圧発生回路とを有することを特徴とする感度調整回路。
JP2008320981A 2008-12-17 2008-12-17 感度調整回路 Active JP4996589B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008320981A JP4996589B2 (ja) 2008-12-17 2008-12-17 感度調整回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008320981A JP4996589B2 (ja) 2008-12-17 2008-12-17 感度調整回路

Publications (2)

Publication Number Publication Date
JP2010147663A true JP2010147663A (ja) 2010-07-01
JP4996589B2 JP4996589B2 (ja) 2012-08-08

Family

ID=42567659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008320981A Active JP4996589B2 (ja) 2008-12-17 2008-12-17 感度調整回路

Country Status (1)

Country Link
JP (1) JP4996589B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014215097A (ja) * 2013-04-24 2014-11-17 セイコーエプソン株式会社 物理量検出回路、物理量検出装置、電子機器及び移動体

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4710726A (en) * 1986-02-27 1987-12-01 Columbia University In The City Of New York Semiconductive MOS resistance network
JPH06144727A (ja) * 1992-11-06 1994-05-24 Hitachi Ltd エレベータ用乗降客検出装置
JP2003042870A (ja) * 2001-08-02 2003-02-13 Denso Corp センサ用温度特性補正回路装置及びセンサの温度特性補正方法
JP2006170620A (ja) * 2004-12-10 2006-06-29 Denso Corp ジャイロセンサ
WO2007094448A1 (ja) * 2006-02-17 2007-08-23 Citizen Holdings Co., Ltd. 物理量センサ
WO2008031072A1 (en) * 2006-09-07 2008-03-13 National Semiconductor Corporation Gain adjustment for programmable gain amplifiers
JP2008082866A (ja) * 2006-09-27 2008-04-10 Citizen Holdings Co Ltd 物理量センサ
JP2008219527A (ja) * 2007-03-05 2008-09-18 Fujitsu Ltd アナログスイッチ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4710726A (en) * 1986-02-27 1987-12-01 Columbia University In The City Of New York Semiconductive MOS resistance network
JPH06144727A (ja) * 1992-11-06 1994-05-24 Hitachi Ltd エレベータ用乗降客検出装置
JP2003042870A (ja) * 2001-08-02 2003-02-13 Denso Corp センサ用温度特性補正回路装置及びセンサの温度特性補正方法
JP2006170620A (ja) * 2004-12-10 2006-06-29 Denso Corp ジャイロセンサ
WO2007094448A1 (ja) * 2006-02-17 2007-08-23 Citizen Holdings Co., Ltd. 物理量センサ
WO2008031072A1 (en) * 2006-09-07 2008-03-13 National Semiconductor Corporation Gain adjustment for programmable gain amplifiers
JP2008082866A (ja) * 2006-09-27 2008-04-10 Citizen Holdings Co Ltd 物理量センサ
JP2008219527A (ja) * 2007-03-05 2008-09-18 Fujitsu Ltd アナログスイッチ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014215097A (ja) * 2013-04-24 2014-11-17 セイコーエプソン株式会社 物理量検出回路、物理量検出装置、電子機器及び移動体
US9658065B2 (en) 2013-04-24 2017-05-23 Seiko Epson Corporation Physical quantity detection circuit, physical quantity detection device, electronic apparatus and moving object

Also Published As

Publication number Publication date
JP4996589B2 (ja) 2012-08-08

Similar Documents

Publication Publication Date Title
US20120105264A1 (en) Analog-to-digital converter
JP2007174029A (ja) 利得可変回路及びそれを用いた自動利得制御増幅器
US20090322428A1 (en) Tunable linear operational transconductance amplifier
JP2008288900A (ja) 差動増幅器
US20110095813A1 (en) Mos transistor resistor, filter, and integrated circuit
JP2004248014A (ja) 電流源および増幅器
JP2009105811A (ja) 増幅装置及びGm補償バイアス回路
US7518452B2 (en) Voltage-controlled current source and variable-gain amplifier
US9369098B2 (en) Inverting amplifier
US20110133837A1 (en) Variable gain amplifier
JP5543059B2 (ja) 差動増幅回路
US7576609B1 (en) Preamplifier for receiver and method thereof
JP4996589B2 (ja) 感度調整回路
US9246455B2 (en) Three stage amplifier
US9917552B2 (en) Offset correction circuit and transconductance proportional current generation circuit
JP6949463B2 (ja) シングル差動変換回路
JP5035341B2 (ja) 増幅回路
US9729113B2 (en) Constant transconductance bias circuit
JP2012104948A (ja) 増幅回路
US8416021B2 (en) Amplifier circuit
US7009442B2 (en) Linear multiplier circuit
KR100821122B1 (ko) 씨모스형 가변이득 증폭 장치
JP2006254170A (ja) Ota回路
JP4635612B2 (ja) サンプル・ホールド回路
JP7301145B2 (ja) 演算増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120511

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4996589

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350