CN114614776B - 两级运算放大电路、运算放大器及电子设备 - Google Patents
两级运算放大电路、运算放大器及电子设备 Download PDFInfo
- Publication number
- CN114614776B CN114614776B CN202210512183.XA CN202210512183A CN114614776B CN 114614776 B CN114614776 B CN 114614776B CN 202210512183 A CN202210512183 A CN 202210512183A CN 114614776 B CN114614776 B CN 114614776B
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- mos
- compensation
- unit
- mos tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本申请公开一种两级运算放大电路、运算放大器及电子设备,具体涉及集成电路技术领域,该电路包括:输入单元,用于对输入信号进行放大,并输出第一放大信号,第一补偿单元用于对第一放大信号进行相位补偿,输出相位补偿后的第一放大信号;输出放大单元用于对相位补偿后的第一放大信号进行放大,输出第二放大信号;第二补偿单元用于根据第一放大信号生成极点与带宽补偿信号,利用极点与带宽补偿信号对第二放大信号进行补偿,使得两级运算放大电路输出极点与带宽补偿后的第二放大信号。通过改变第一补偿单元和第二补偿单元的连接位置,从而实现在不增加电容容量的同时保证两级运算放大电路的稳定。
Description
技术领域
本申请涉及集成电路技术领域,尤其涉及一种两级运算放大电路、运算放大器及电子设备。
背景技术
在两级运算放大电路中,设置有两级放大结构,而两级放大结构之间又存在相位偏移,使两级运算放大电路的相位裕度降低。
而现有技术中,设计人员为了解决相位偏移问题,则是在两级运算放大器中的第二级放大结构的信号输入端与信号输出端之间跨接米勒电容,利用米勒电容来改善相位偏移,保证相位裕度;但是由于米勒补偿自身的缺陷,导致所跨接的米勒电容会使两级运算放大电路的带宽减小,而影响两级运算放大电路的稳定性。
发明内容
有鉴于此,本申请实施例提供一种两级运算放大电路、运算放大器及电子设备,用于解决如何在不改变原有电容量的同时保证两级运算放大电路稳定的问题。
本申请提供一种两级运算放大电路,包括输入对管,用于对输入信号进行放大,并输出第一放大信号,其中,所述输入对管包括:输入单元,用于对输入信号进行放大,并输出第一放大信号,其中,所述输入单元包括:第一输入元件、第二输入元件及输入对管,所述第一输入元件的第一端与所述输入对管的第一源极连接形成第一支路,所述第二输入元件的第一端与所述输入对管的第二源极连接形成第二支路;第一补偿单元,与所述第一支路连接,用于对所述第一放大信号进行相位补偿,输出相位补偿后的第一放大信号;输出放大单元,所述输出放大单元的输入端与所述第一补偿单元连接,所述输出放大单元用于对所述相位补偿后的第一放大信号进行放大,输出第二放大信号;第二补偿单元,分别与所述第二支路、所述输出放大单元的输出端连接,用于根据所述第一放大信号生成极点与带宽补偿信号,利用所述极点与带宽补偿信号对所述第二放大信号进行补偿,使得所述两级运算放大电路输出极点与带宽补偿后的第二放大信号。
可选的,第一偏置单元,分别与所述第一输入元件的第二端和所述第二输入元件的第二端连接,用于稳定所述第一输入元件和所述第二输入元件的工作电压和/或工作电流;
第二偏置单元,分别与所述输入对管的第一漏极、所述输入对管的第二漏极以及所述输出放大单元连接,用于稳定所述输入对管、所述输出放大单元的工作电压和/或工作电流。
可选的,当所述第一输入元件为第一电阻,所述第二输入元件为第二电阻时,所述第一电阻的第二端和所述第二电阻的第二端均与所述第一偏置单元连接,所述第一电阻的第一端分别与所述输入对管的第一源极、所述第一补偿单元连接;所述第二电阻的第一端分别与所述输入对管的第二源极、所述第二补偿单元连接;
或,当所述第一输入元件和所述第二输入元件均为MOS管时,所述第一输入元件的第一端和所述第二输入元件的第一端均为MOS管的漏极,所述第一输入元件的第二端和所述第二输入元件的第二端均为MOS管的源极,所述第一输入元件的第三端和所述第二输入元件的第三端均为MOS管的栅极,所述第一输入元件的第一端分别与所述输入对管的第一源极、所述第一补偿单元连接,所述第二输入元件的第一端分别与所述输入对管的第二源极、所述第二补偿单元连接,所述第一输入元件的第二端与所述第二输入元件的第二端均与所述第一偏置单元连接,所述第一输入元件的第三端和所述第二输入元件的第三端均用于获取输入信号。
可选的,所述第一补偿单元包括第一补偿电容,所述第二补偿单元包括第二补偿电容;所述第一补偿电容的第一端与所述第一支路连接,所述第一补偿电容的第二端分别与所述第二偏置单元、所述输出放大单元的输入端连接;所述第二补偿电容的第一端与所述第二支路连接,所述第二补偿电容的第二端与所述输出放大单元的输出端连接。
可选的,所述第一补偿单元包括至少2个并联的第一补偿电容,所述第一补偿电容的连接通路上设有开关元件,用于调整所述第一补偿单元的有效电容值;和/或,所述第二补偿单元包括至少2个并联的第二补偿电容,所述第二补偿电容的连接通路上设有开关元件,用于调整所述第二补偿单元的有效电容值。
可选的,所述第一输入元件为第一MOS管、所述第二输入元件为第二MOS管,所述输入对管包括第三MOS管和第四MOS管,其中,所述第一输入元件的第一端为所述第一MOS管的第三端,所述第二输入元件的第一端为所述第二MOS管的第三端,所述输入对管的第一源极为所述第三MOS管的第一端,所述输入对管的第二源极为所述第四MOS管的第一端;
所述第一MOS管的第一端、所述第二MOS管的第一端均与所述第一偏置单元连接,所述第一MOS管的第三端分别与所述第三MOS管的第一端、所述第一补偿单元连接,所述第二MOS管的第三端分别与所述第四MOS管的第一端、所述第二补偿单元连接,所述第三MOS管的第三端和所述第四MOS管的第三端均与所述第二偏置单元连接,所述第一MOS管的第二端、所述第二MOS管的第二端、所述第三MOS管的第二端、所述第四MOS管的第二端均用于获取输入信号。
可选的,所述输出放大单元包括第六MOS管、第七MOS管;所述第六MOS管的第一端与电源连接,所述第六MOS管的第二端分别与第一补偿单元、第二偏置单元连接,所述第六MOS管的第三端、所述第七MOS管的第一端均为信号输出端,所述第六MOS管的第三端还分别所述第七MOS管的第一端、所述第二补偿单元连接,所述第七MOS管的第二端与所述第二偏置单元连接,所述第七MOS管的第三端接地。
可选的,所述第一偏置单元包括第五MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管;所述第五MOS管的第一端、所述第八MOS管的第一端、所述第九MOS管的第一端均与电源连接,所述第五MOS管的第二端还分别与所述第八MOS管的第二端、所述第八MOS管的第三端、所述第二偏置单元连接,所述第五MOS管的第三端分别与所述第一输入元件、第二输入元件连接,所述第八MOS管的第三端、所述第十MOS管的第三端、所述第十一MOS管的第一端、所述第十一MOS管的第二端、所述第十二MOS管的第一端、所述第十二MOS管的第二端均用于获取偏置信号,对所述工作电压和/或工作电流进行设置,所述第九MOS管的第二端分别与第九MOS管的第三端、所述第十MOS管的第一端连接,所述第十MOS管的第二端还分别与所述第十MOS管的第三端、所述第二偏置单元连接,所述第十一MOS管的第三端分别与所述第十三MOS管的第一端、所述第十三MOS管的第二端连接,所述第十二MOS管的第二端还与所述第二偏置单元连接;所述第十三MOS管的第三端、所述第十二MOS管的第三端均接地。
可选的,所述第二偏置单元包括第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管、第十八MOS管、第十九MOS管、第二十MOS管、第二十一MOS管、第二十二MOS管、第二十三MOS管、第二十四MOS管、第二十五MOS管;所述第十四MOS管的第一端、所述第十五MOS管的第一端均与电源连接,所述第十四MOS管的第二端分别与所述第十五MOS管的第二端、所述第十六MOS管的第三端、所述第十八MOS管的第一端、所述第二十MOS管的第一端连接,所述第十四MOS管的第三端与所述第十六MOS管的第一端连接,所述第十五MOS管的第三端与所述第十七MOS管的第一端连接,所述第十六MOS管的第二端分别与所述第十七MOS管的第二端、所述第一偏置单元连接,所述第十七MOS管的第三端分别与所述第一补偿单元、所述输出放大单元、所述第十九MOS管的第一端、所述第二十一MOS管的第一端连接,所述第十八MOS管的第二端分别与所述第十九MOS管的第二端、所述第一偏置单元连接,所述第十八MOS管的第三端分别与所述第二十MOS管的第三端、所述第二十二MOS管的第一端、所述第二十四MOS管的第二端、所述第二十五MOS管的第二端连接,所述第十九MOS管的第三端分别与所述第二十一MOS管的第三端、所述第二十三MOS管的第一端、所述输出放大单元连接,所述第二十MOS管的第二端分别与所述第二十一MOS管的第二端、所述第一偏置单元连接,所述第二十二MOS管的第二端分别与所述第二十三MOS管的第二端、所述第一偏置单元连接,所述第二十二MOS管的第三端分别与所述输入对管、所述第二十四MOS管的第一端连接,所述第二十三MOS管的第三端分别与所述输入对管、所述第二十五MOS管的第一端连接,所述第二十四MOS管的第三端和所述第二十五MOS管的第三端均接地。
可选的,所述第一补偿单元和所述第二补偿单元的相位补偿满足极点补偿公式要求;所述极点补偿公式为:
P1=2/(mg6*RD1*RD2*CB2);
P2=mg6*CB2/(C3*CB1);
其中,P1为主极点,P2为次极点,mg6为第六MOS管的跨导,CB1为第一补偿单元的有效电容值,CB2为第二补偿单元的有效电容值,C3为输出电容的容值,RD1为第六MOS管的第三端的等效电阻,RD2为第二十一MOS管的第三端的等效电阻。
可选的,所述第一补偿单元和所述第二补偿单元的带宽补偿满足补偿公式要求,所述带宽补偿公式为:
f=gm4/CB2;
其中,f为补偿带宽,gm4为第四MOS管的跨导,CB2为第二补偿单元的有效电容值。
可选的,所述第一补偿单元和/或所述第二补偿单元的有效电容值范围为50pF至65pF。
第二方面,本申请实施例提供了一种运算放大器,包括如上所述的两级运算放大电路。
第三方面,本申请实施例提供了一种电子设备,包括壳体,所述壳体内设置有如上所述的两级运算放大电路或如上所述的两级运算放大器。
在本申请实施例中,通过改变现有补偿单元的连接方式,将第一补偿单元与输入对管的第一支路和输出放大单元的输入端连接构成的负反馈,实现对第一放大信号的相位裕度补偿,利用第二补偿单元与输入对管的第二支路和输出放大单元的输出端连接进一步实现对第二放大信号的极点补偿和带宽补偿,通过改变第一补偿单元和第二补偿单元的连接位置,从而实现在不增加电容容量的同时保证两级运算放大电路的稳定。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中一种运算放大电路的结构示意图。
图2为本申请实施例提供的一种两级运算放大电路的结构示意图。
图3为本申请实施例提供的一种两级运算放大电路的结构示意图。
图4为本申请实施例所提供的可选的两级运算放大电路的电路示意图。
图5为本申请实施例所提供的可选的两级运算放大电路的电路示意图。
图6为本申请实施例提供的一种两级运算放大电路的电路结构示意图。
图7为现有技术提供的两级运算放大器进行米勒补偿的补偿结果。
图8本申请实施例提供的两级运算放大器进行宽带补偿的补偿结果。
附图标记
1-输入单元;11-第一输入元件;13-第二输入元件;12-输入对管;2-输出放大单元;31-第一补偿单元;32-第二补偿单元;41-第一偏置单元;42-第二偏置单元;51-第一支路;52-第二支路;
INN、INP-信号输入端;Pu24ou-偏置信号输入端;VDD-电源;GND-地;OUT-信号输出端;M1-第一MOS管;M2-第二MOS管;M3-第三MOS管;M4-第四MOS管;M5-第五MOS管;M6-第六MOS管;M7-第七MOS管;C1-第一电容/第一补偿电容;C2-第二电容/第二补偿电容;M8-第八MOS管;M9-第九MOS管;M10-第十MOS管;M11-第十一MOS管;M12-第十二MOS管;M13-第十三MOS管;M14-第十四MOS管;M15-第十五MOS管;M16-第十六MOS管;M17-第十七MOS管;M18-第十八MOS管;M19-第十九MOS管;M20-第二十MOS管;M21-第二十一MOS管;M22-第二十二MOS管;M23-第二十三MOS管;M24-第二十四MOS管;M25-第二十五MOS管;K-开关。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
请参阅图1所示,为现有技术中一种运算放大电路的结构示意图。图1所示的两级运算放大器,第一级是PMOS输入的共源共栅放大器(cascode)结构,第二级用的甲乙类放大器(CLASSAB)输出。其运算放大电路所采用的补偿方法采用米勒补偿,在图1所示的电路中,通过在第二级放大的输出端增加了第一补偿电容C1和第二补偿电容C2进行米勒补偿,其目的是利用电路中相位裕度,保证运算放大电路的稳定性。
而现有技术中,米勒补偿的带宽频率的计算公式为:
f=gm/Cc
其中,f表示米勒补偿的带宽频率,gm表示第一级输入的跨导,Cc表示米勒补偿电容,即图1中的第二补偿电容C2。
主极点的计算公式为:
P1=1/(gm3*R2*R1*Cc)
次极点的计算公式为:
P2=gm3*Cc/C3
其中,P1表示主极点,P2表示次极点,gm3表示M3的跨导,R2表示P1点的等效电阻,R1表示P2点的等效电阻,Cc表示米勒补偿电容,C1表示第一补偿电容,C3表示运算放大器/放大电路的输出电容,其中,运算放大器/放大电路的输出电容的容值可以是Cc+C1。
在常规设计中,规定米勒电容Cc远大于第一补偿电容C1,或者可以认为次极点的计算公式为:
P2=gm3/Cc
由上述公式可知,若需要保证运算放大器环路稳定,需要将次极点设置在带宽之外,才能以保证环路的相位裕度。
另外,由于米勒补偿方法自身的缺点,导致电路带宽减小,迫使电路中的主极点推向原点推进,而对放大器环路的相位裕度造成影响,而为了保证环路的相位裕度及电路的稳定,现有技术在使用米勒补偿方法时,通常是通过设置容量较大的补偿电容及更大的静态电流,将极点推远到带宽之外才能保证运算放大器环路的稳定。而如果运算放大器的输出电容增大,又会产生一个右平面的零点,使环路容易产生震荡,造成环路补偿困难。
而正是由于现有技术所提供的两级运算放大器,无法满足实际项目对电路性能的需求,而本申请发明人为了解决实际项目中保证电路工作稳定的同时,还要求两级运算放大电路能够满足高带宽的需求,提出了本申请技术方案。如图2-图8所示,将结合附图,对本申请实施例的具体实施方式进行阐述。
此外,还需要说明,通常在使用两级运算放大器的过程对其带宽并没有详细要求,本领域技术人员也仅是利用现有电路,使其两级运算放大电路能够正常工作即可,在没有实际需要的情况下(例如:高带宽),本领域技术人员不会想到对现有技术中所提出的两级运算放大器进行重新设计或改动。而在本申请中,发明人所提出的两级运算发大器需要工作在高带宽(500M)的环境下而现有技术中的两级运算放大器无法满足高带宽的需要,因此,本申请发明人为了使两级放大器能够正常工作在高带宽(例如500M或以上带宽)的环境下,提出本申请所要保护的技术方案;但是,本发明的方案并不仅限于工作在高带宽环境下,在其他带宽环境下也能够适用。
请参阅图2,为本申请实施例提供的一种两级运算放大电路的结构示意图。
本申请实施例提供的一种两级运算放大电路,包括输入单元1、第一补偿单元31、第二补偿单元32、输出放大单元2,其中,输入单元1用于对输入信号进行放大,并输出第一放大信号,其中,输入单元1包括:第一输入元件11、第二输入元件13和输入对管12,第一输入元件11的第一端与输入对管12的第一源极连接形成第一支路51,第二输入元件13的第二端与输入对管12的第二源极连接形成第二支路52;第一补偿单元31,与第一支路51连接,用于对第一放大信号进行相位补偿,输出相位补偿后的第一放大信号;输出放大单元2,输出放大单元2的输入端与第一补偿单元31连接,输出放大单元2用于对相位补偿后的第一放大信号进行放大,输出第二放大信号;第二补偿单元32,分别与第二支路52、输出放大单元2的输出端连接,用于根据第一放大信号生成极点与带宽补偿信号,利用极点与带宽补偿信号对第二放大信号进行补偿,使得所述两级运算放大电路输出极点与带宽补偿后的第二放大信号。
所述输入对管12的漏极可以连接至偏置电路(图2中未示出),以使两级运算放大电路工作在合适的状态。
本实施例提供的两级运算放大器的电路,通过改变现有补偿单元的连接方式,将第一补偿单元31与输入单元1的第一支路51和输出放大单元2的输入端连接构成的负反馈,实现对第一放大信号的相位裕度补偿,利用第二补偿单元32与输入单元1的第二支路52和输出放大单元2的输出端连接进一步实现对第二放大信号的极点补偿和带宽补偿,通过改变第一补偿单元31和第二补偿单元32的连接位置,从而实现在不增加电容容量的同时保证两级运算放大电路的稳定。
可选的,请参阅图3,为本申请实施例提供的一种两级运算放大电路的结构示意图。本实施例提供的两级运算放大电路的电路,还可以包括:第一偏置单元41和第二偏置单元42,为了电路能够正常稳定的工作,还以设置第一偏置单元41和第二偏置单元42保证其他电路或元件能够用以合适的工作电流或工作电压,保证两级运算放大器能够正常且稳定的工作在高带宽的工作条件下。
其中,第一偏置单元41,分别与第一输入元件11的第二端和第二输入元件13的第二端连接,用于稳定第一输入元件11、第二输入元件13的工作电压和/或工作电流;第二偏置单元42,分别与输入对管12的第一漏极和输入对管12的第二漏极、输出放大单元2连接,用于稳定输入对管12、输出放大单元2的工作电压和/或工作电流。
需要说明的是,在本实施例中,当第一输入元件11和第二输入元件13为MOS管时,第一输入元件11的第一端和第二输入元件13的第一端均为MOS管的漏极,第二输入元件11的第二端和第二输入元件13的第二端均为MOS管的源极,第一输入元件11的第三端和第二输入元件13的第三端均为MOS管的栅极,输入对管12的栅极INN、INP用于接收待放大的输入信号,输出放大单元2的输出端OUT用于输出进行两级放大后的输出信号,即完成信号补偿后的第二放大信号。
如图3至4所示,图3为本申请实施例提供的一种两级运算放大电路的结构示意图。图4为本申请实施例所提供的可选的两级运算放大电路的电路示意图。可选的,输入单元1包括第一输入元件11、第二输入元件13和输入对管12,其中,第一输入元件11为第一MOS管M1,第二输入元件13为第二MOS管M2,输入对管12包括第三MOS管M3和第四MOS管M4,其中,第一输入元件11的第一端为第一MOS管M1的第三端(漏极),第二输入元件13的第一端为第二MOS管M2的第三端(漏极),输入对管12的第一源极为第三MOS管M3的第一端,输入对管12的第二源极为第四MOS管M4的第一端;第一MOS管M1的第一端(源级)、第二MOS管M2的第一端(源级)均与第一偏置单元41连接,第一MOS管M1的第三端分别与第三MOS管M3的第一端、第一补偿单元31连接,第二MOS管M2的第三端分别与第四MOS管M4的第一端、第二补偿单元32连接,第三MOS管M3的第三端和第四MOS管M4的第三端均与第二偏置单元42连接,第一MOS管M1的第二端、第二MOS管M2的第二端、第三MOS管M3的第二端、第四MOS管M4的第二端均用于获取输入信号。
在本实施例中,通过第三MOS管M3的第三端和第四MOS管M4获取输入信号,对输入信号进行放大,输出第一放大信号,而为了保证运算放大电路能够正常工作,保证相位裕度则是在第三MOS管M3第一端连接第一MOS管M1和第一补偿单元31,以便于在第一MOS管M1和第一补偿单元31导通时,产生一个高频的左平面零点以便于补偿电路中产生的右平面的零点,从而缓解环路中产生的振荡,保证电路的稳定。进一步的,为了保证电路的稳定,保证电路的对称性,在设置第一MOS管M1后,为保证输入单元1能够正常工作,需要再设置一个与第一MOS管M1匹配的第二MOS管M2,其第二MOS管M2的第三端需要与第四MOS管M4的第一端连接,从而保证第一级放大电路或输入单元1能够正常工作,进一步保证两级运算放大器的稳定。
可选的,如图5,图5为本申请实施例所提供的可选的两级运算放大电路的电路示意图。第一输入元件11和第二输入元件13还可以是电阻,而当第一输入元件11为第一电阻R1,第二输入元件13为第二电阻R2时,第一电阻R1的第二端和第二电阻R2的第二端均与第一偏置单元41连接,第一电阻R1的第一端分别与输入对管12的第一源极、第一补偿单元31连接;第二电阻R2的第一端分别与输入对管12的第二源极、第二补偿单元32连接。
可选的,当第一输入元件11和第二输入元件13均为MOS管时,第一输入元件11的第一端和第二输入元件13的第一端均为MOS管的漏极,第一输入元件11的第二端和第二输入元件13的第二端均为MOS管的源极,第一输入元件11的第三端和第二输入元件13的第三端均为MOS管的栅极,第一输入元件11的第一端分别与输入对管12的第一源极、第一补偿单元31连接,第二输入元件13的第一端分别与输入对管13的第二源极、第二补偿单元32连接,第一输入元件11的第二端与第二输入元件13的第二端均与第一偏置单元41连接,第一输入元件11的第三端和第二输入元件13的第三端,均用于获取输入信号。
在本实施例中,消除了现有技术产生的右平面的零点,保证两级运算放大器的相位裕度,设置第一补偿单元31,当第一补偿单元31导通后,会形成一个高频的左平面零点,补偿带宽附近的高频极点,可以有效改善高频带宽的相位裕度,从而保证环路稳定。其中,左平面零点的表达式为:
Wz=1/R0*CB1
其中,Wz为左平面零点,R0为第一MOS管M1或第一电阻R1的等效电阻,CB1为第一补偿单元31的有效电容值。
根据左平面零点的表达式可知,左平面零点的偏移量与R0和CB1有关,若需要对左平面零点的偏移量进行设置,可以通过调整R0和CB1实现,以便于用户根据项目需要进行灵活设置。
进一步,为了保证电路的对称性和两级运算放大电路的稳定性,在本实施例中还设置了第二补偿单元32,通过第二补偿单元32对两级运算放大电路的极点和带宽进行补偿,以便于稳定两级运算放大电路,提高两级运算放大电路的带宽,使其两级运算放大电路能够符合用户需求。
可选的,第一补偿单元31可以是第一电容C1,第二补偿单元32可以是第二电容C2,其中,第一电容C1和第二电容C2均为补偿电容,即第一电容C1等同于第一补偿电容C1,第二电容C2等同于第二补偿电容C2。
其中,第一补偿电容C1的第一端与第一支路51连接,第一补偿电容C1的第二端分别与第二偏置单元42、输出放大单元2的输入端连接;第二补偿电容C2的第一端与第二支路52连接,第二补偿电容C2的第二端与输出放大单元2的输出端连接。
在本实施例中,通过将第一补偿单元31和第二补偿单元32跨接在输入对管12的源极、输出放大单元2的输入端、输出放大单元2的输出端之间,以使其两级运算放大电路能够获得较为理想的相位裕度,同时获得更高的带宽和实现对极点进行补偿。
在一些实施例中,所述第一补偿单元31包括至少2个并联的第一补偿电容C1,和/或第二补偿单元32包括至少2个并联的第二补偿电容C2。
如图6所示,图6为本申请实施例提供的可选的两级运算放大电路的结构示意图。
该实施例中,第一补偿单元31包括多个并联的第一补偿电容C1,且第二补偿单元32包括多个并联的第二补偿电容C2;各个并联的第一补偿电容C1以及并联的第二补偿电容C2的通路上均设有开关K,通过控制各个开关的通断状态,可以调整补偿单元内实际接入的补偿电容数量,从而调整所述第一补偿单元31和第二补偿单元32的有效电容值。
在本实施例中,将第一补偿电容C1和第二补偿电容C2设置为多个电容并联的电路并在电路中设置开关K,以便于用户能够根据设计需求对补偿信号进行灵活调整补偿单元的电容值。
在本实施例中,通过改变现有补偿单元的连接方式,利用第一补偿单元31与输入单元1的源极和输出放大单元2的输入端连接构成的负反馈,实现对相位裕度进行补偿,利用第二补偿单元32与输入单元1的源极和输出放大单元2的输出端连接为实现极点补偿和带宽补偿,从而进一步实现在不增加电路设计成本的同时保证两级运算放大电路的稳定。
请参阅图4,图4为本申请实施例提供的一种两级运算放大电路的电路结构示意图,该电路结构示意图可以用于表示本实施例提供的两级运算放大器,该运算放大器包括前述提供的两级运算放大电路,该两级运算放大电路包括:第一偏置单元41、第二偏置单元42、输入单元1、输出放大单元2、第一补偿单元31、第二补偿单元32,其中,输入单元1包括第一输入元件11、第二输入元件13和输入对管12。
具体的,在本实施例所提供的两级运算放大器中,第一输入元件11为第一MOS管M1;第二输入元件13为第二MOS管M2;
输入对管12包括第三MOS管M3、第四MOS管M4;
输出放大单元2包括第六MOS管M6、第七MOS管M7;
第一补偿单元31包括第一电容C1,也可以是第一补偿电容C1;
第二补偿单元32包括第二电容C2,也可以是第二补偿电容C2;
第一偏置单元41包括第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11、第十二MOS管M12、第十三MOS管M13;
第二偏置单元42包括第十四MOS管M14、第十五MOS管M15、第十六MOS管M16、第十七MOS管M17、第十八MOS管M18、第十九MOS管M19、第二十MOS管M20、第二十一MOS管M21、第二十二MOS管M22、第二十三MOS管M23、第二十四MOS管M24、第二十五MOS管M25。
需要说明的是,为了便于理解,在本实施例中,第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第八MOS管M8、第九MOS管M9、第十MOS管M10、第十四MOS管M14、第十五MOS管M15、第十六MOS管M16、第十七MOS管M17、第十八MOS管M18、第十九MOS管M19均为NMOS管,其NMOS管的第一端为源极,NMOS管的第二端为栅极,NMOS管的第三端为漏极。
第七MOS管M7、第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第二十MOS管M20、第二十一MOS管M21、第二十二MOS管M22、第二十三MOS管M23、第二十四MOS管M24、第二十五MOS管M25均为PMOS管,其PMOS管的第一端为漏极,PMOS管的第二端为栅极,PMOS管的第三端为源极。而在电路的实际设计过程中,NMOS管和PMOS管的使用可以根据设计人员的设计需求进行选择。
其中,第一MOS管M1的第一端分别与第五MOS管M5的第三端、第二MOS管M2的第一端连接,第一MOS管M1的第二端、第二MOS管M2的第二端均为信号输入端INN和INP,用于接收输入信号。第一MOS管M1的第二端还与第三MOS管M3的第二端连接,第一MOS管M1的第三端分别与第三MOS管M3的第一端、第一电容C1的输入端连接,第二MOS管M2的第二端还与第四MOS管M4的第二端连接,第二MOS管M2的第三端分别与第四MOS管M4的第一端、第二电容C2的输入端连接;第三MOS管M3的第三端分别与第二十二MOS管M22的第三端、第二十四MOS管M24的第一端连接;第四MOS管M4的第三端分别与第二十三MOS管M23的第三端、第二十五MOS管M25的第一端连接;第五MOS管M5的第一端与电源VDD连接,第五MOS管M5的第二端分别第八MOS管M8的第二端、第八MOS管M8的第三端、偏置信号输入端Pu24ou、第十六MOS管M16的第二端、第十七MOS管M17的第二端连接。
第六MOS管M6的第一端与电源VDD连接,第六MOS管M6的第二端分别与第一电容C1的输出端、第十七MOS管M17的第三端、第二十一MOS管M21的第一端、第十九MOS管M19的第一端连接,第六MOS管M6的第三端、第七MOS管M7的第一端均为信号输出端OUT,第六MOS管M6的第三端还分别第七MOS管M7的第一端、第二电容C2的输出端连接,第七MOS管M7的第二端分别与第十九MOS管M19的第三端、第二十一MOS管M21的第三端、第二十三MOS管M23的第一端连接,第七MOS管M7的第三端接地GND。
第八MOS管M8的第一端、第九MOS管M9的第一端均与电源VDD连接,第八MOS管M8的第二端还分别与第八MOS管M8的第三端、第五MOS管M5的第二端、第十六MOS管M16的第二端、第十七MOS管M17的第二端连接,第八MOS管M8的第三端、第十MOS管M10的第三端、第十一MOS管M11的第一端、第十一MOS管M11的第二端、第十二MOS管M12的第一端、第十二MOS管M12的第二端均与偏置信号输入端Pu24ou连接,用于获取偏置信号,对工作电压和/或工作电流进行设置;第九MOS管M9的第二端分别与第九MOS管M9的第三端、第十MOS管M10的第一端连接,第十MOS管M10的第二端还分别与第十MOS管M10的第三端、第十八MOS管M18的第二端、第十九MOS管M19的第二端连接,第十一MOS管M11的第三端分别与第十三MOS管M13的第一端、第十三MOS管M13的第二端连接,第十二MOS管M12的第二端还分别与第二十二MOS管M22的第二端、第二十三MOS管M23的第二端连接;第十三MOS管M13的第三端、第十二MOS管M12的第三端均接地GND;
第十四MOS管M14的第一端、第十五MOS管M15的第一端均与电源VDD连接,第十四MOS管M14的第二端分别与第十五MOS管M15的第二端、第十六MOS管M16的第三端、第十八MOS管M18的第一端、第二十MOS管M20的第一端连接,第十四MOS管M14的第三端与第十六MOS管M16的第一端连接,第十五MOS管M15的第三端与第十七MOS管M17的第一端连接,第十六MOS管M16的第二端分别与第十七MOS管M17的第二端、第五MOS管M5的第二端、第八MOS管M8的第二端、第八MOS管M8的第三端连接,第十七MOS管M17的第三端分别与第一电容C1的输出端、第六MOS管M6的第二端、第十九MOS管M19的第一端、第二十一MOS管M21的第一端连接,第十八MOS管M18的第三端分别与第二十MOS管M20的第三端、第二十二MOS管M22的第一端、第二十二MOS管M22的第一端、第二十四MOS管M24的第二端、第二十五MOS管M25的第二端连接,第十九MOS管M19的第三端分别与第二十一MOS管M21的第三端、第二十三MOS管M23的第一端、第七MOS管M7的第二端连接,第二十MOS管M20的第二端分别与第二十一MOS管M21的第二端、第十一MOS管M11的第一端连接,第二十二MOS管M22的第三端分别与第三MOS管M3的第三端、第二十四MOS管M24的第一端连接,第二十三MOS管M23的第三端分别与第四MOS管M4的第三端、第二十五MOS管M25的第一端连接,第二十四MOS管M24的第三端和第二十五MOS管M25的第三端均接地GND。
在本实施例中,将输入单元分1为第一MOS管M1和第二MOS管M2,输入对管12第三MOS管M3和第四MOS管M4分开成两部分串联,将第二电容C2从输出放大单元2的输出端连结到输入单元1的第四MOS管M4的正输入端,以便提供主要的补偿极点,第一电容C1从输出放大单元2的第六MOS管M6的输入端连接到输入单元1的第三MOS管M3的负向端为电路提供反向反馈,以便两级运算放大电路工作在高频时,也能获得用于保证运算放大电路工作稳定的相位裕度。
其中,在本实施例中,由于改变了第一补偿单元31和第二补偿单元32的连接方式,其两级运算放大器的极点、带宽也将发生改变,两级运算放大器的极点补偿公式为:
P1=2/(mg6*RD1*RD2*CB2);
P2=mg6*CB2/(C3*CB1);
其中,P1为主极点,P2为次极点,mg6为第六MOS管M6的跨导,CB1为第一补偿单元31的有效电容值,CB2为第二补偿单元32的有效电容值,C3为输出电容的容值,RD1为第六MOS管M6的第三端的等效电阻(漏极)的等效电阻,RD2为第二十一MOS管M21的第三端(源极)的等效电阻。
带宽补偿公式为:
f=gm4/CB2;
其中,f为补偿带宽,gm4为第四MOS管的跨导,CB2为第二补偿单元32的有效电容值。
可选的,输出电容为放大电路的输出电容,该输出电容值包括第二补偿单元32的有效电容值和第一补偿单元31的有效电容值。
可选的,为了能够获得更好的带宽,可以将第一补偿子单元或第二补偿子单元的电容取值范围设置为50pF至65pF,优选的,电容容值为:56pF,当第一补偿子单元和第二补偿子单元设为56pF时,其第二放大信号所获得的带宽为500M。
在本实施例中,通过对传统米勒补偿的改进,使其在相同的补偿电容和跨导下获得大的带宽,且输入放大单元1工作在线性区,其第一补偿电容C1和第一MOS管M1之间导通,其阻抗会形成一个高频的左平面零点,利用该左平面零点可以补偿零增益带宽附近的高频极点,从而保证运算放大电路中相位裕度,保证二级运算放大电路的稳定,并且实现了在不增加额外成本的同时保证电路/器件的稳定,该补偿方法也能消除传统米勒电容补偿导致的右平面零点,从而节约补偿电容和电路功耗,有效节约成本提高了运算放大器的性能。
如图7和如图8所示,图7为现有技术提供的两级运算放大器进行米勒补偿的补偿结果;图8为本申请实施例提供的两级运算放大器进行带宽补偿的补偿结果;需要说明的是,在此次补偿过程中,现有技术提供的两级运算放大器和本申请实施例提供的两级运算放大器的测试参数均一致,既跨导、偏置电流及补偿单元均相同。根据此次补偿结果可以看出,在使用本申请实施例提供的两级运算放大器时,其带宽的宽度500M高于现有技术提供的两级运算放大器的带宽宽度128M,且使用本申请实施例提供的两级运算放大器的相位裕度49,满足运算放大器稳定性要求。由图7和图8的补偿结果比较可以看出,本申请实施例所提供的两级运算放大器,相较于现有技术所提供的两级运算放大器能有效的提高带宽,且在同等条件下本申请实施例所提供的两级运算放大器的带宽比现有技术提供的两级运算放大器的带宽增加了3.9倍。其中,图7和图8中的横坐标fre(Hz)用于表示带宽,纵坐标(dB)用于表示增益,纵坐标Phase(deg)用于表示相位。
本申请还提供一种两级运算放大器,该放大器可以包括上述实施例所提供的两级运算放大电路。
本申请实施例提供了一种电子设备,该电子设备包括外壳和上述实施例所提出的两级运算放大电路或运算放大器。
需要说明的是,本领域普通技术人员可以意识到,在本申请所提供的几个实施例中,所揭露的电路和方法,可以通过其他的方式实现。例如,以上所描述的电路实施例仅仅是示意性的,例如,单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些界面,装置或单元的间接耦合或通信连接,可以是电性,机械或其他的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
以上实施例虽然结合附图描述了本发明的实施例,但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型,这样的修改和变型均落入由所附权利要求所限定的范围之内。
Claims (14)
1.一种两级运算放大电路,其特征在于,包括:
输入单元,用于对输入信号进行放大,并输出第一放大信号,其中,所述输入单元包括:第一输入元件、第二输入元件及输入对管,所述第一输入元件的第一端与所述输入对管的第一源极连接形成第一支路,所述第二输入元件的第一端与所述输入对管的第二源极连接形成第二支路;
第一补偿单元,所述第一补偿单元的输入端与所述第一支路连接,用于接收所述第一放大信号,对所述第一放大信号进行相位补偿,输出相位补偿后的第一放大信号;
输出放大单元,所述输出放大单元的输入端与所述第一补偿单元的输出端连接,所述输出放大单元用于对所述相位补偿后的第一放大信号进行放大,输出第二放大信号;
第二补偿单元,分别与所述第二支路、所述输出放大单元的输出端连接,用于接收所述第一放大信号,根据所述第一放大信号生成极点与带宽补偿信号,利用所述极点与带宽补偿信号对所述第二放大信号进行补偿,使得所述两级运算放大电路输出极点与带宽补偿后的第二放大信号。
2.根据权利要求1所述的两级运算放大电路,其特征在于,包括:
第一偏置单元,分别与所述第一输入元件的第二端和所述第二输入元件的第二端连接,用于稳定所述第一输入元件和所述第二输入元件的工作电压和工作电流;
第二偏置单元,分别与所述输入对管的第一漏极、所述输入对管的第二漏极以及所述输出放大单元连接,用于稳定所述输入对管、所述输出放大单元的工作电压和工作电流。
3.根据权利要求2所述的两级运算放大电路,其特征在于,当所述第一输入元件为第一电阻,所述第二输入元件为第二电阻时,所述第一电阻的第二端和所述第二电阻的第二端均与所述第一偏置单元连接,所述第一电阻的第一端分别与所述输入对管的第一源极、所述第一补偿单元连接;所述第二电阻的第一端分别与所述输入对管的第二源极、所述第二补偿单元连接;
或,当所述第一输入元件和所述第二输入元件均为MOS管时,所述第一输入元件的第一端和所述第二输入元件的第一端均为MOS管的漏极,所述第一输入元件的第二端和所述第二输入元件的第二端均为MOS管的源极,所述第一输入元件的第三端和所述第二输入元件的第三端均为MOS管的栅极,所述第一输入元件的第一端分别与所述输入对管的第一源极、所述第一补偿单元连接,所述第二输入元件的第一端分别与所述输入对管的第二源极、所述第二补偿单元连接,所述第一输入元件的第二端与所述第二输入元件的第二端均与所述第一偏置单元连接,所述第一输入元件的第三端和所述第二输入元件的第三端均用于获取输入信号。
4.根据权利要求2或3所述的两级运算放大电路,其特征在于,所述第一补偿单元包括第一补偿电容,所述第二补偿单元包括第二补偿电容;所述第一补偿电容的第一端与所述第一支路连接,所述第一补偿电容的第二端分别与所述第二偏置单元、所述输出放大单元的输入端连接;所述第二补偿电容的第一端与所述第二支路连接,所述第二补偿电容的第二端与所述输出放大单元的输出端连接。
5.根据权利要求4所述的两级运算放大电路,其特征在于,所述第一补偿单元包括至少2个并联的第一补偿电容,所述第一补偿电容的连接通路上设有开关元件,用于调整所述第一补偿单元的有效电容值;和/或,所述第二补偿单元包括至少2个并联的第二补偿电容,所述第二补偿电容的连接通路上设有开关元件,用于调整所述第二补偿单元的有效电容值。
6.根据权利要求2所述的两级运算放大电路,其特征在于,所述第一输入元件为第一MOS管、所述第二输入元件为第二MOS管,所述输入对管包括第三MOS管和第四MOS管,其中,所述第一输入元件的第一端为所述第一MOS管的第三端,所述第二输入元件的第一端为所述第二MOS管的第三端,所述输入对管的第一源极为所述第三MOS管的第一端,所述输入对管的第二源极为所述第四MOS管的第一端;
所述第一MOS管的第一端、所述第二MOS管的第一端均与所述第一偏置单元连接,所述第一MOS管的第三端分别与所述第三MOS管的第一端、所述第一补偿单元连接,所述第二MOS管的第三端分别与所述第四MOS管的第一端、所述第二补偿单元连接,所述第三MOS管的第三端和所述第四MOS管的第三端均与所述第二偏置单元连接,所述第一MOS管的第二端、所述第二MOS管的第二端、所述第三MOS管的第二端、所述第四MOS管的第二端均用于获取输入信号。
7.根据权利要求6所述的两级运算放大电路,其特征在于,所述输出放大单元包括第六MOS管、第七MOS管;
所述第六MOS管的第一端与电源连接,所述第六MOS管的第二端分别与第一补偿单元、第二偏置单元连接,所述第六MOS管的第三端、所述第七MOS管的第一端均为信号输出端,所述第六MOS管的第三端还分别所述第七MOS管的第一端、所述第二补偿单元连接,所述第七MOS管的第二端与所述第二偏置单元连接,所述第七MOS管的第三端接地。
8.根据权利要求7所述的两级运算放大电路,其特征在于,所述第一偏置单元包括第五MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管;
所述第五MOS管的第一端、所述第八MOS管的第一端、所述第九MOS管的第一端均与电源连接,所述第五MOS管的第二端还分别与所述第八MOS管的第二端、所述第八MOS管的第三端、所述第二偏置单元连接,所述第五MOS管的第三端分别与所述第一输入元件、第二输入元件连接,所述第八MOS管的第三端、所述第十MOS管的第三端、所述第十一MOS管的第一端、所述第十一MOS管的第二端、所述第十二MOS管的第一端、所述第十二MOS管的第二端均用于获取偏置信号,对所述工作电压和/或工作电流进行设置;所述第九MOS管的第二端分别与第九MOS管的第三端、所述第十MOS管的第一端连接,所述第十MOS管的第二端还分别与所述第十MOS管的第三端、所述第二偏置单元连接,所述第十一MOS管的第三端分别与所述第十三MOS管的第一端、所述第十三MOS管的第二端连接,所述第十二MOS管的第二端还与所述第二偏置单元连接;所述第十三MOS管的第三端、所述第十二MOS管的第三端均接地。
9.根据权利要求8所述的两级运算放大电路,其特征在于,所述第二偏置单元包括第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管、第十八MOS管、第十九MOS管、第二十MOS管、第二十一MOS管、第二十二MOS管、第二十三MOS管、第二十四MOS管、第二十五MOS管;
所述第十四MOS管的第一端、所述第十五MOS管的第一端均与电源连接,所述第十四MOS管的第二端分别与所述第十五MOS管的第二端、所述第十六MOS管的第三端、所述第十八MOS管的第一端、所述第二十MOS管的第一端连接,所述第十四MOS管的第三端与所述第十六MOS管的第一端连接,所述第十五MOS管的第三端与所述第十七MOS管的第一端连接,所述第十六MOS管的第二端分别与所述第十七MOS管的第二端、所述第一偏置单元连接,所述第十七MOS管的第三端分别与所述第一补偿单元、所述输出放大单元、所述第十九MOS管的第一端、所述第二十一MOS管的第一端连接,所述第十八MOS管的第二端分别与所述第十九MOS管的第二端、所述第一偏置单元连接,所述第十八MOS管的第三端分别与所述第二十MOS管的第三端、所述第二十二MOS管的第一端、所述第二十四MOS管的第二端、所述第二十五MOS管的第二端连接,所述第十九MOS管的第三端分别与所述第二十一MOS管的第三端、所述第二十三MOS管的第一端、所述输出放大单元连接,所述第二十MOS管的第二端分别与所述第二十一MOS管的第二端、所述第一偏置单元连接,所述第二十二MOS管的第二端分别与所述第二十三MOS管的第二端、所述第一偏置单元连接,所述第二十二MOS管的第三端分别与所述输入对管、所述第二十四MOS管的第一端连接,所述第二十三MOS管的第三端分别与所述输入对管、所述第二十五MOS管的第一端连接,所述第二十四MOS管的第三端和所述第二十五MOS管的第三端均接地。
10.根据权利要求9所述的两级运算放大电路,其特征在于,所述第一补偿单元和所述第二补偿单元的相位补偿满足极点补偿公式要求;所述极点补偿公式为:
P1=2/(mg6*RD1*RD2*CB2);
P2=mg6*CB2/(C3*CB1);
其中,P1为主极点,P2为次极点,mg6为第六MOS管的跨导,CB1为第一补偿单元的有效电容值,CB2为第二补偿单元的有效电容值,C3为输出电容的容值,RD1为第六MOS管的第三端的等效电阻,RD2为第二十一MOS管的第三端的等效电阻。
11.根据权利要求10所述的两级运算放大电路, 其特征在于,所述第一补偿单元和所述第二补偿单元的带宽补偿满足补偿公式要求,所述带宽补偿公式为:
f=gm4/CB2;
其中,f为补偿带宽,gm4为第四MOS管的跨导,CB2为第二补偿单元的有效电容值。
12.根据权利要求3所述的两级运算放大电路,其特征在于,所述第一补偿单元和/或所述第二补偿单元的有效电容值范围为50pF至65pF。
13.一种运算放大器,其特征在于,包括如权利要求1-12中任一项所述的两级运算放大电路。
14.一种电子设备,其特征在于,包括:壳体,所述壳体内设置有如权利要求1-12中任一项所述的两级运算放大电路,或如权利要求13所述的运算放大器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210512183.XA CN114614776B (zh) | 2022-05-12 | 2022-05-12 | 两级运算放大电路、运算放大器及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210512183.XA CN114614776B (zh) | 2022-05-12 | 2022-05-12 | 两级运算放大电路、运算放大器及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114614776A CN114614776A (zh) | 2022-06-10 |
CN114614776B true CN114614776B (zh) | 2022-08-23 |
Family
ID=81870422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210512183.XA Active CN114614776B (zh) | 2022-05-12 | 2022-05-12 | 两级运算放大电路、运算放大器及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114614776B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5079514A (en) * | 1990-10-01 | 1992-01-07 | Motorola Inc. | Compensation circuit and method for stabilizing an operational amplifier |
WO2017211134A1 (zh) * | 2016-06-06 | 2017-12-14 | 京东方科技集团股份有限公司 | 两级运算放大器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI365598B (en) * | 2007-01-02 | 2012-06-01 | Mstar Semiconductor Inc | Dynamic bandwidth compensating method and associated apparatus |
CN101355346B (zh) * | 2008-09-17 | 2011-03-30 | 清华大学 | 两级运算放大器的宽带共模反馈环路频率补偿方法 |
WO2014123593A1 (en) * | 2013-02-07 | 2014-08-14 | The Boeing Company | Flight deck lighting for information display |
CN103199807B (zh) * | 2013-03-26 | 2015-09-09 | 电子科技大学 | 基于反相器输入结构的分裂补偿两级运算放大器 |
CN103595360B (zh) * | 2013-09-24 | 2017-08-08 | 南京中科微电子有限公司 | 一种密勒补偿结构的运算放大器 |
CN103780213B (zh) * | 2013-12-24 | 2017-02-01 | 南京中科微电子有限公司 | 一种多级运算放大器 |
CN107666288B (zh) * | 2017-09-20 | 2021-02-02 | 西安电子科技大学 | 一种适用于流水线模数转换器的高增益大带宽三级运算放大器 |
CN110311636B (zh) * | 2019-06-29 | 2023-05-30 | 复旦大学 | 应用于包络跟踪电源调制器的高带宽高摆幅线性放大器 |
CN110768636A (zh) * | 2019-11-19 | 2020-02-07 | 西安邮电大学 | 一种用于多级运算放大器的稳定性补偿方法及电路结构 |
CN113395048B (zh) * | 2020-03-11 | 2023-03-14 | 中国电子科技集团公司第二十四研究所 | 一种混合补偿的三级运算放大器 |
-
2022
- 2022-05-12 CN CN202210512183.XA patent/CN114614776B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5079514A (en) * | 1990-10-01 | 1992-01-07 | Motorola Inc. | Compensation circuit and method for stabilizing an operational amplifier |
WO2017211134A1 (zh) * | 2016-06-06 | 2017-12-14 | 京东方科技集团股份有限公司 | 两级运算放大器 |
Also Published As
Publication number | Publication date |
---|---|
CN114614776A (zh) | 2022-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7592867B2 (en) | Common mode feedback for large output swing and low differential error | |
US5789981A (en) | High-gain operational transconductance amplifier offering improved bandwidth | |
US20100301920A1 (en) | Mixer with high linearity | |
US5434538A (en) | Gain enhancement for amplifier using a replica amplifier | |
US20080169847A1 (en) | Driver and driver/receiver system | |
JPS61172416A (ja) | Cmos増幅器 | |
CN114614776B (zh) | 两级运算放大电路、运算放大器及电子设备 | |
US8031002B2 (en) | Buffer amplifier | |
US9401679B1 (en) | Apparatus and method for improving power supply rejection ratio | |
US7414467B2 (en) | Circuit configuration having a feedback, fully-differential operational amplifier | |
CN109687832B (zh) | 带有启动电路的全差分运算放大器 | |
EP2371059B1 (en) | Operational transconductance amplifier having two amplification stages | |
US5424681A (en) | Wide range operational amplifier | |
US9231540B2 (en) | High performance class AB operational amplifier | |
US7443238B2 (en) | Amplifier stage, operational amplifier and method for amplifying a signal | |
CN116232242A (zh) | Ab类输出级的偏置电路以及ab类放大器、芯片和电子设备 | |
KR100618354B1 (ko) | 교차 연결된 트랜지스터를 이용하는 초광대역 필터 | |
JPH10322143A (ja) | Ac結合回路 | |
Maundy et al. | Novel pseudo-exponential circuits | |
US5739721A (en) | High swing, low power output stage for an operational amplifier | |
US20010020869A1 (en) | Class AB single-stage advanced operational amplifier | |
CN114567275B (zh) | 一种增益自举放大电路 | |
Karrari et al. | A high speed single-pole two-stage fully differential amplifier with intrinsic CMFB | |
CN217904366U (zh) | 一种具有补偿电路的二级运放电路 | |
US20240186970A1 (en) | Amplifier circuit and photodetection device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |