JP4643728B2 - オペアンプ - Google Patents

オペアンプ Download PDF

Info

Publication number
JP4643728B2
JP4643728B2 JP2009148075A JP2009148075A JP4643728B2 JP 4643728 B2 JP4643728 B2 JP 4643728B2 JP 2009148075 A JP2009148075 A JP 2009148075A JP 2009148075 A JP2009148075 A JP 2009148075A JP 4643728 B2 JP4643728 B2 JP 4643728B2
Authority
JP
Japan
Prior art keywords
operational amplifier
phase compensation
terminal
circuit
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009148075A
Other languages
English (en)
Other versions
JP2011009800A (ja
Inventor
徹 川名
Original Assignee
徹 川名
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 徹 川名 filed Critical 徹 川名
Priority to JP2009148075A priority Critical patent/JP4643728B2/ja
Publication of JP2011009800A publication Critical patent/JP2011009800A/ja
Application granted granted Critical
Publication of JP4643728B2 publication Critical patent/JP4643728B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明はオペアンプに関し、位相補償回路を接続することで、広帯域で安定動作できるようにすることを目的とする。
オペアンプのＤＣゲインやユニティゲイン周波数、位相余裕などの各指標はトレードオフの関係にある。半導体集積回路のチップ面積や消費電流を考慮したうえで、ゲインや周波数帯域を広げたい場合は、どうしても位相余裕が悪化し、安定動作の面で不安が出る。つまり最悪の場合、発振する危険が出る。
そこで位相補償を行い、位相余裕を改善する方法が取られる。一般的には２段オペアンプの場合は、１段目の出力と２段目の入力の間に、容量、容量と抵抗を接続する方法が取られる。
また、出力端子とグラウンド間に、容量または容量と抵抗を接続する方法もある。
特許文献１や非特許文献１には、２段オペアンプの位相補償回路が開示されているが、１段オペアンプについてはもともと高安定なため、あまり位相補償回路が提案されていない。しかし広帯域での動作を考えた場合、１段オペアンプの性能を出し切って、位相補償したほうが望ましい場合もある。
特開２００９−５５５４７号公報 谷口研二著 ＣＭＯＳアナログ回路入門 ＣＱ出版社 ｐ１８６〜ｐ１８９
１段オペアンプの場合は、１段目の出力と、２段目の入力の間に位相補償をする方法は論理的に採用できない。また出力端子とグラウンド間に位相補償する方法もまだ一般的な設計方法として、確立されていない。
また多段オペアンプでも、一般的に、回路の外部に容量または容量と抵抗を電源ラインに接続して、ノイズ対策や位相補償を行っている。
そこで、負の入力端子と出力端子の間に、直列にＲｃ１とＲｃ２を、Ｒｃ１とＲｃ２の間のノードと正の入力端子の間にＣｃ１を、正の入力端子とグラウンド端子の間に位相補償容量Ｃｃ２をつなぐ位相補償回路を提案する。
オペアンプに新規な位相補償回路をつなげることで、今までにない広帯域のオペアンプを実現できる。
また、オペアンプ外部に位相補償端子を設けることで、オペアンプの使用状況に応じて、位相補償することもできる。
本発明は特許請求の範囲により定義され、実施例に限定されるものではない。したがって、オペアンプの回路の外部であろうと内部であろうと、同様に位相補償でき、また既存の回路に事後的に位相補償を施すことも出来る。さらにあらゆる種類のオペアンプに適用可能である。
ＣＭＯＳプロセスでのシンメトリカルオペアンプを例に、この回路構成の効果を以下に示す。図１の回路で、電源電圧を１．８Ｖ、負荷容量を１０ｐＦとして解析したときの結果を示す。ＡＣ解析の結果、ＤＣゲイン４０．７ｄＢ、位相余裕５．５度、ＧＢＷ６４６ＭＨｚである。そのときの波形を図２に示す。したがってもうちょっと位相余裕が欲しいと考える。
そこで、図３のように、負の入力端子と出力端子の間に、直列にＲｃ１とＲｃ２を、Ｒｃ１とＲｃ２の間のノードと正の入力端子の間にＣｃ１を、正の入力端子とグラウンド端子の間に位相補償容量Ｃｃ２をつなぐ。これはＲｃ１、Ｒｃ２、Ｃｃ１、Ｃｃ２がローパスフィルタの受動素子としてはたらくことで、位相補償できるように構成している。
この回路のＡＣ解析の結果、ＤＣゲイン４０．０ｄＢ、位相余裕４５．３度、ＧＢＷ５００．９ＭＨｚである。そのときの波形を図４に示す。
図１と同じ回路構成で、位相補償回路をオペアンプの外部に接続した回路を図５に示す。
提案する回路でＤＣ解析を行なってみると、同相入力電圧範囲が０．２〜１．１５Ｖで、消費電流が５．４ｍＡとなる。そのときの波形を図６に示す。
パルスを与えて、ＴＲＡＮＳＩＥＮＴ解析を行なってみると、立ち上がりスルーレートは９１．６Ｖ／ｕＳ、立下りスルーレートは１００Ｖ／ｕＳとなり、きれいな波形を示している。そのときの波形を図７に示す。
Ｃｃ１とＣｃ２は同じ容量値で、製造プロセスや回路構成にもよるが、数ピコファラドでそれほどの半導体集積回路のチップ面積の増大や、寄生容量の増大にもつながらない。また、Ｒｃ１とＲｃ２の比で、回路の利得が変わってくるが、こちらも製造上実現可能な値となる。したがって効果的な回路構成だといえる
本発明の前提となる、位相補償の無い回路図。 図１の回路のＡＣ解析結果の波形。 本発明の第１の実施の形態にかかる回路図。 図３の回路のＡＣ解析結果の波形。 本発明の第２の実施の形態にかかる回路図。 図１の回路のＤＣ解析結果の波形。 図１の回路のＴＲＡＮＳＩＥＮＴ解析結果の波形。
Ｃｃ１・・・位相補償容量１
Ｃｃ２・・・位相補償容量２
Ｒｃ１・・・位相補償抵抗１
Ｒｃ２・・・位相補償抵抗２
Ｖｉｎｎ・・・負の入力端子
Ｖｉｎｐ・・・正の入力端子
Ｖｏｕｔ・・・出力端子
Ａ・・・位相補償端子
Ｂ・・・位相補償端子
Ｃ・・・位相補償端子

Claims (3)

  1. １段オペアンプの、負の入力端子と出力端子の間に、直列にＲｃ１とＲｃ２を、Ｒｃ１とＲｃ２の間のノードと正の入力端子の間にＣｃ１を、正の入力端子とグラウンド端子の間にＣｃ２を、つないだことを特徴とするオペアンプ
  2. １段オペアンプの、負の入力端子と出力端子の間に、直列にＲｃ１とＲｃ２を、Ｒｃ１とＲｃ２の間のノードと正の入力端子の間にＣｃ１を、正の入力端子とグラウンド端子の間にＣｃ２を、つなぐことを特徴とするオペアンプの位相補償方法。
  3. １段オペアンプの位相補償端子Ａ（負の入力端子と同じノード）、位相補償端子Ｂ（正の入力端子と同じノード）、位相補償端子Ｃ（出力端子と同じノード）を設け、ＡとＣの間に直列にＲｃ１とＲｃ２を、Ｒｃ２とＲｃ１の間のノードとＢの間にＣｃ１を、Ｂとグラウンドの間にＣｃ２をつないだことを特徴とする、外付けのオペアンプ位相補償回路。
JP2009148075A 2009-05-26 2009-06-01 オペアンプ Expired - Fee Related JP4643728B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009148075A JP4643728B2 (ja) 2009-05-26 2009-06-01 オペアンプ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009143717 2009-05-26
JP2009148075A JP4643728B2 (ja) 2009-05-26 2009-06-01 オペアンプ

Publications (2)

Publication Number Publication Date
JP2011009800A JP2011009800A (ja) 2011-01-13
JP4643728B2 true JP4643728B2 (ja) 2011-03-02

Family

ID=43565993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009148075A Expired - Fee Related JP4643728B2 (ja) 2009-05-26 2009-06-01 オペアンプ

Country Status (1)

Country Link
JP (1) JP4643728B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102414492B1 (ko) 2017-08-22 2022-06-28 로무 가부시키가이샤 연산 증폭기

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5582818U (ja) * 1978-12-02 1980-06-07
JPH02239707A (ja) * 1989-03-14 1990-09-21 Toshiba Corp 差動増幅器
JPH03293806A (ja) * 1990-04-11 1991-12-25 Fujitsu Ltd 出力オフセット補償回路
JPH0440373A (ja) * 1990-06-05 1992-02-10 Agency Of Ind Science & Technol 電流電圧変換回路
JPH05226947A (ja) * 1991-11-13 1993-09-03 Nec Corp Ｍｏｓ演算増幅回路
JPH08279718A (ja) * 1995-04-07 1996-10-22 Nec Corp オフセット除去増幅回路
JPH08330862A (ja) * 1995-05-31 1996-12-13 At & T Corp ボルテージフォロワ回路
JPH0955632A (ja) * 1995-08-14 1997-02-25 Nec Corp 高利得増幅回路
JP2001203543A (ja) * 2000-01-21 2001-07-27 Sharp Corp 集積増幅回路
JP2006345481A (ja) * 2005-05-12 2006-12-21 Matsushita Electric Ind Co Ltd 増幅装置、および光ディスクドライブ装置
JP2007209038A (ja) * 2001-07-31 2007-08-16 Yamaha Corp 電力増幅回路
JP2009060439A (ja) * 2007-08-31 2009-03-19 Fuji Electric Device Technology Co Ltd 誤差増幅回路およびスイッチング電源回路

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5582818U (ja) * 1978-12-02 1980-06-07
JPH02239707A (ja) * 1989-03-14 1990-09-21 Toshiba Corp 差動増幅器
JPH03293806A (ja) * 1990-04-11 1991-12-25 Fujitsu Ltd 出力オフセット補償回路
JPH0440373A (ja) * 1990-06-05 1992-02-10 Agency Of Ind Science & Technol 電流電圧変換回路
JPH05226947A (ja) * 1991-11-13 1993-09-03 Nec Corp Ｍｏｓ演算増幅回路
JPH08279718A (ja) * 1995-04-07 1996-10-22 Nec Corp オフセット除去増幅回路
JPH08330862A (ja) * 1995-05-31 1996-12-13 At & T Corp ボルテージフォロワ回路
JPH0955632A (ja) * 1995-08-14 1997-02-25 Nec Corp 高利得増幅回路
JP2001203543A (ja) * 2000-01-21 2001-07-27 Sharp Corp 集積増幅回路
JP2007209038A (ja) * 2001-07-31 2007-08-16 Yamaha Corp 電力増幅回路
JP2006345481A (ja) * 2005-05-12 2006-12-21 Matsushita Electric Ind Co Ltd 増幅装置、および光ディスクドライブ装置
JP2009060439A (ja) * 2007-08-31 2009-03-19 Fuji Electric Device Technology Co Ltd 誤差増幅回路およびスイッチング電源回路

Also Published As

Publication number Publication date
JP2011009800A (ja) 2011-01-13

Similar Documents

Publication Publication Date Title
CN106982035B (zh) 一种低噪声放大器电路
CN106169914B (zh) 用于补偿运算放大器的装置及方法
US9263993B2 (en) Low pass filter with common-mode noise reduction
CN101826847A (zh) 高效率的单端转双端放大器
CN110086437A (zh) 运算放大器和芯片
CN104158497A (zh) 低噪声放大器
Liu et al. An ultralow-power CMOS transconductor design with wide input linear range for biomedical applications
CN100495913C (zh) 直流偏压消除电路
Huang et al. Capacitor-free low dropout regulators using nested Miller compensation with active resistor and 1-bit programmable capacitor array
US7847637B2 (en) High efficiency precision amplifier
Chen et al. 0.07 mm2, 2 mW, 75 MHz-IF, fourth-order BPF using source-follower-based resonator in 90 nm CMOS
JP6488674B2 (ja) Ｄｃオフセットキャンセル回路
JP4643728B2 (ja) オペアンプ
JP6253634B2 (ja) 低入力漏れのオートゼロ増幅器
CN100527616C (zh) 阻抗转换电路和包括其的集成电路
TW202046635A (zh) 放大器電路和高階阻尼電路
Ghamati et al. A low-noise low-power MOSFET only electrocardiogram amplifier
JP2011151637A (ja) エラーアンプの位相補償回路
Peng et al. Nested feed-forward Gm-stage and nulling resistor plus nested-Miller compensation for multistage amplifiers
Naik et al. 0.5 V, 225nW, 100 Hz Low pass filter in 0.18 µm CMOS process
Wang et al. An 18µW 79dB-DR 20KHz-BW MASH ΔΣ modulator utilizing self-biased amplifiers for biomedical applications
Hussein et al. A low-distortion high-efficiency class-D audio amplifier based on sliding mode control
Ramos et al. Three stage amplifier frequency compensation
Barbieri et al. A 470 μA direct readout circuit for electret and MEMS digital microphones
JP2009246985A (ja) オペアンプ位相補償回路及び位相補償方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

LAPS Cancellation because of no payment of annual fees