JP6253634B2 - 低入力漏れのオートゼロ増幅器 - Google Patents

低入力漏れのオートゼロ増幅器 Download PDF

Info

Publication number
JP6253634B2
JP6253634B2 JP2015500588A JP2015500588A JP6253634B2 JP 6253634 B2 JP6253634 B2 JP 6253634B2 JP 2015500588 A JP2015500588 A JP 2015500588A JP 2015500588 A JP2015500588 A JP 2015500588A JP 6253634 B2 JP6253634 B2 JP 6253634B2
Authority
JP
Japan
Prior art keywords
switch
coupled
amplifier
control circuit
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015500588A
Other languages
English (en)
Other versions
JP2015512230A (ja
JP2015512230A5 (ja
Inventor
ヴァレリエヴィッチ イワノフ バディム
ヴァレリエヴィッチ イワノフ バディム
フィリプ ラムシュエチャン ブライアン
フィリプ ラムシュエチャン ブライアン
カディーヴェル カーティク
カディーヴェル カーティク
Original Assignee
日本テキサス・インスツルメンツ株式会社
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社, テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ株式会社
Publication of JP2015512230A publication Critical patent/JP2015512230A/ja
Publication of JP2015512230A5 publication Critical patent/JP2015512230A5/ja
Application granted granted Critical
Publication of JP6253634B2 publication Critical patent/JP6253634B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45977Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45461Indexing scheme relating to differential amplifiers the CSC comprising one or more switched capacitors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45551Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

本願は、概してオートゼロ増幅器に関し、更に具体的には、オフセットホールドキャパシタへの漏れが低い、オートゼロ増幅器に関連する。
図1は、従来技術のオートゼロ増幅器100を図示する。概して、オートゼロ増幅器は、増幅器電圧オフセットを低減するために用いられる。
オートゼロ増幅器100において、スイッチS2 115にVin105が結合される。スイッチS2 115はノード119に結合され、ノード119は、増幅器オートゼロ(A0)140の非反転入力に結合される。増幅器A0 140のVout180が、ノード181を介してスイッチS5 170に結合される。スイッチS5 170は、ノード151を介して増幅器A0 140の反転入力に結合される。
ノード181は更にレジスタR1 160に結合される。レジスタR1 160はノード111に結合され、ノード111は、スイッチS1 110及びレジスタR2 120に結合される。スイッチS1 110はノード117に結合される。レジスタR2 120は、ノード121に、及びノード121から接地122まで結合される。ノード121は更に、電源130の負の端子に結合され、電源130の正の端子はノード131に結合される。ノード131は、スイッチS3 133に、及びスイッチS4 135にも結合される。スイッチS3 133は、ノード117を介してスイッチS1 110に結合される。スイッチS4 135は、ノード119においてスイッチS2 115に結合される。ノード119は、増幅器A0 140の非反転入力に結合される。ノード117及びノード151の間にキャパシタAZ150が結合される。
オートゼロ増幅器100は下記のように機能する。
「オートゼロ」構成である、位相1の(F1)の間、オートゼロ増幅器100は、「オートオフセット」構成であり、増幅器A0 140のオフセットがキャパシタAZ150で統合される。
「ホールド」構成である、オートゼロの位相2(F2)構成の間、スイッチS1 110が閉じているため、キャパシタAZ150は、R1 160を介して電気的にフィードバック接続される。スイッチS2 115が閉じられると、Vin105は増幅器A0 140の非反転入力に接続される。従って、増幅器A0 140の反転及び非反転入力間のオフセットは、キャパシタAZ150で統合される。従って、信号Vinは、非オフセット補償増幅器と較べて高精度で増幅される。
しかし、オートゼロ増幅器100には欠点がある。オートゼロ増幅器100において、「F2」の間スイッチS5 170を介する漏れ電流があり、キャパシタAZ150上に漏れ電流があり、それにより、その電圧が変わり、増幅器100のオフセットが事実上変わる。「F2」の間開であるとき、S5 170の電圧は、Vin105とVout180との間の差に等しく、非常に大きくなり得、スイッチS5 170を介する大きな漏れ電流を生じさせる。言い換えると、この増幅器は、「F2」の間増幅器として動作するが、この非常に大きな電圧により生じるスイッチS5 170を介する漏れが、オートゼロ期間「F1」のインスタンス間の動作時間を制限する。
図2は、従来技術のサンプル/ロングホールドシステムを図示する。Vin205がスイッチS0 210に結合される。スイッチS0 210はノード212に結合される。ノード212にはスイッチS1 215も結合される。ノード212には更にスイッチS2 220が、そのボディダイオードとして結合される。スイッチS1 215はノード217に結合され、ノード217は、増幅器A0 230の反転入力に結合される。ノード217は増幅器A0 230のVout235にも結合される。スイッチS2 220はノード222に結合される。ノード222は、キャパシタC0 225及び増幅器A0 230の非反転入力に結合される。キャパシタC0 225は更に接地227に結合される。
サンプル/ロングホールド200は下記のように機能する。
「サンプル」構成である位相「F0」の間、スイッチ210及び220は閉じられ、これにより、電圧Vin205が、キャパシタC0 225と増幅器A0 230の非反転入力との両方に搬送される。出力235が反転入力217に短絡されるため、増幅器A0 230はユニティゲイン増幅器である。
「F0ではない」「ホールド」位相の間、スイッチ215は閉じられ、スイッチS0 210及びS2 220は開いている。スイッチ220の電圧降下は、増幅器A0の電圧オフセット(数ミリボルト)に等しく、そのためこのスイッチを介する小さな漏れ及びロングホールド時間が保証される。しかし、これはサンプル/ホールド回路であり、図1のオートゼロ増幅器に直接利用することはできない。このサンプルアンドホールド回路は、それが自動補正回路ではないため図1のトランジスタ漏れ問題を避けるが、自動補正回路ではないため自動補正はしない。
従って、図1のオートゼロ補償を、従来技術の利用に関する問題の少なくとも幾つかに対処する図2のサンプルアンドホールドと組み合わせることは利点となり得る。
第1の態様が或る装置を提供する。この装置は、反転入力と非反転入力とを有する増幅器、増幅器の反転入力に結合されるキャパシタ、第1のスイッチと第2のスイッチとを有する入力電圧搬送制御回路であって、第1のスイッチがキャパシタに結合され、第2のスイッチが増幅器の非反転入力に結合される、入力電圧搬送制御回路、第3のスイッチと第4のスイッチとを有する基準電圧搬送制御回路であって、共有ノードが第3のスイッチと第4のスイッチとの間に結合され、第4のスイッチが増幅器の非反転入力に結合される、基準電圧搬送制御回路、増幅器の出力に結合される第5のスイッチ、第6のスイッチと第7のスイッチとを有する漏れ制御回路であって、第6のスイッチが反転増幅器入力と第5のスイッチとの間に結合され、第7のスイッチが第6のスイッチ及びキャパシタに結合される、漏れ制御回路、及び増幅器の出力から第1のスイッチまで結合される第1のレジスタを含む。
第2の態様が、反転入力と非反転入力とを有するオートゼロ増幅器システムを提供する。このオートゼロ増幅器システムは、オートゼロ増幅器の反転入力に結合されるキャパシタ、第1のスイッチと第2のスイッチとを有する入力電圧搬送制御回路要素であって、第1のスイッチがキャパシタに結合され、第2のスイッチがオートゼロ増幅器の非反転入力に結合される、入力電圧搬送制御回路要素、第3のスイッチと第4のスイッチとを有する基準電圧搬送制御回路であって、共有ノードが第3のスイッチと第4のスイッチとの間に結合され、第4のスイッチが増幅器の非反転入力に結合される、基準電圧搬送制御回路、オートゼロ増幅器の出力に結合される第5のスイッチ、第6のスイッチと第7のスイッチとを含む漏れ制御回路であって、第6のスイッチが反転オートゼロ増幅器と第5のスイッチとの間に結合され、第7のスイッチが第6のスイッチ及びキャパシタに結合される、漏れ制御回路、オートゼロ増幅器の出力から第1のスイッチに結合される第1のレジスタ、第1のレジスタから接地まで結合される第2のレジスタ、及び接地と基準電圧搬送制御回路要素との間に結合される電源を含む。基準電圧搬送制御回路要素の共有ノードは、更に基準電圧の正の出力に結合される。
第3の態様が、反転入力と非反転入力と同相電圧入力とを有するオートゼロ差動増幅器を含むシステムを提供する。このシステムは、オートゼロ増幅器の反転入力に結合されるハイサイドオートゼロキャパシタ、オートゼロ増幅器の反転入力に結合されるローサイドオートゼロキャパシタ、ハイサイド第1スイッチとハイサイド第2スイッチとを有するハイサイド入力電圧搬送制御回路であって、ハイサイド第1スイッチがハイサイドキャパシタに結合され、ハイサイド第2スイッチが増幅器の非反転入力に結合される、ハイサイド入力電圧搬送制御回路、ローサイド第1スイッチとローサイド第2スイッチとを有するローサイド入力電圧搬送制御回路であって、ローサイド第1スイッチがローサイドキャパシタに結合され、ローサイド第2スイッチが増幅器の非反転入力に結合される、ローサイド入力電圧搬送制御回路、ハイサイド第3スイッチとハイサイド第4スイッチとを有するハイサイド基準電圧搬送制御回路であって、共有ノードがハイサイド第3スイッチとハイサイド第4スイッチとの間に結合され、ハイサイド第4スイッチが増幅器の反転入力に結合される、ハイサイド基準電圧搬送制御回路、ローサイド第3スイッチとローサイド第4スイッチとを有するローサイド基準電圧搬送制御回路であって、共有ノードがローサイド第3スイッチとローサイド第4スイッチとの間に結合され、第4のスイッチが増幅器の非反転入力に結合される、ローサイド基準電圧搬送制御回路、増幅器の正の出力に結合されるハイサイド第5スイッチ、増幅器の負の出力に結合されるローサイド第5スイッチ、ハイサイド第6スイッチとハイサイド第7スイッチとを有するハイサイド漏れ制御回路であって、ハイサイド第6スイッチが反転増幅器入力とハイサイド第5スイッチとの間に結合され、ハイサイド第7スイッチが第6のスイッチ及びハイサイドキャパシタに結合される、ハイサイド漏れ制御回路、及びローサイド第6スイッチとローサイド第7スイッチとを有するローサイド漏れ制御回路であって、ローサイド第6スイッチが反転増幅器入力とローサイド第5スイッチとの間に結合され、ローサイド第7スイッチがローサイド第6スイッチ及びローサイドキャパシタに結合される、ローサイド漏れ制御回路を含む。
図1は、従来技術のオートゼロ増幅器100を図示する。
図2は、従来技術のサンプルアンドホールド増幅器200を図示する。
図3は、本発明の原理に従って構築された低漏れ電流300を備えたオートゼロ増幅器を図示する。
図4は、本発明の原理に従って構築された低漏れ電流400を備えた差動オートゼロ増幅器を図示する。
図3に移ると、図示されているのは、本発明の原理に従って構築された低漏れ電流300を備えたオートゼロ増幅器の1つの態様である。
概して、オートゼロ増幅器300において、後に説明するように、漏れ制御回路399のスイッチS7 397の電圧が、漏れ制御回路399の結合されたスイッチS6 395への反転位相「F2」、「F1」において、イネーブル及びディセーブルされ、それにより、キャパシタAZ350の電圧へのスイッチS6 395の電圧を制限し、それにより、開であるときスイッチS6 395の最大電圧を実質的に低減する。「F0」位相の間開であるときスイッチS6 395の最大電圧を実質的に低減し、それにより、キャパシタAZ350へのその漏れ電流を実質的に低減し、それにより、F0動作時間の動作パラメータを実質的に増大させる。
バンドギャップ増幅器であるオートゼロ増幅器300は、数10μmから数10msまでであり得る従来技術の増幅器100及び200に比べて、「F0」オン時間の長さを著しく増大させ得る。
オートゼロ増幅器300において、Vin305がスイッチS2 315に結合される。スイッチS2 315はノード319に結合され、ノード319は、オートゼロ増幅器340の非反転入力に結合される。オートゼロ増幅器380のVout380が、ノード381を介してスイッチS5 370に結合される。スイッチS5 370は漏れ制御回路399に結合される。オートゼロ増幅器300の種々のスイッチは、例えば、PMOSスイッチであり得る。
漏れ制御回路399は、スイッチS5 370に結合されるノード358を含む。ノード358は更に、漏れ制御回路399内でスイッチS7 397に結合される。スイッチS7 397はノード317に結合される。スイッチS6 395も、漏れ制御回路399内でノード356に結合される。ノード317及び356はキャパシタAZ350に結合され、キャパシタAZ350は、F0の間、増幅器300のオフセットの統合に用いられる。
ノード381は更にフィードバックレジスタR1 360に結合される。フィードバックレジスタR1 360はノード311に結合され、ノード311は、入力電圧搬送制御回路309のスイッチS1 310と、レジスタR2 320との両方に結合される。スイッチS1 310はノード317に結合される。レジスタR2 320は、ノード321に、及びノード321から接地322まで結合される。ノード321は更に、電源330の負の端子に結合され、電源330の正の端子は、基準電圧制御回路318のノード331に結合される。ノード331は、同じく基準電圧制御回路318において、スイッチS3 333に、及びスイッチS4 335に結合される。スイッチS333はノード317に結合され、スイッチS4 335はノード319に結合される。
概して、キャパシタAZ350の電圧は、増幅器A0オフセットに実質的に等しい。従って、スイッチS6 395の電圧は更にA)オフセットに実質的に等しく、それにより、スイッチS6 395を介する漏れを低減し、従って、オートゼロ期間の間のホールド時間を実質的に増大させる。オフセットは0〜5mVとなり得る。
オートゼロ増幅器300は下記のように機能する。
位相1(F1)の間、オートゼロ増幅器300は「オートゼロ」構成であり、増幅器A0 340のオフセットは、キャパシタAZ150で統合される。スイッチS3 333及びS4 335は閉じられ、従って、基準電圧330を、それぞれ、ノード317及び319に搬送する。増幅器A0 340のオフセットが、キャパシタAZ350で統合される。スイッチS5 370及びスイッチS6 395は閉じられ、それにより、出力Vout380の値を実質的ユニティゲインの単一のフィードバックまで反転させる。
「低い漏れホールド位相」構成である、位相2(F2)の間、スイッチS2 315が閉じられるため、キャパシタAZ350は反転入力に直列に接続され、スイッチS2 315が閉じられるため、Vin305は増幅器A0 340の非反転入力に接続される。増幅器A0 340の反転及び非反転入力間のオフセットはそのため、キャパシタAZ350で統合される。
また、オートゼロ増幅器300において、「低い漏れホールド位相」構成である、「F2」の間、スイッチS7 397も閉じられる。「F2」の間スイッチS7 397が閉じられるため、「F2」の間閉じているスイッチS7 397の電圧が従って、キャパシタAZ350及び開いているS6スイッチ395に並列に結合され、従ってこれは、開スイッチS6 395に電圧の低い最大シーリングの限界を適用する。従って、スイッチ間の差が、増幅器A0 140の出力と増幅器A0 140の反転入力ノードとの間の差であるオートゼロ増幅器100の従来技術のスイッチとは対照的に、「F2」の間、典型的に、数ミリボルト又は数マイクロボルトのみがスイッチS6 395に印加され得、それにより、開スイッチS6 395の電圧を、「F2」位相の間も開かれる従来技術S6 170の電圧と較べて著しく低減させる。
これにより、キャパシタAZ350への漏れ電流が著しく低減され、それにより、使用時間が増大される。有利には、このスイッチが開であるときこの回路におけるスイッチS6 370の電圧を制限することが、その漏れ電流の限界を変え、それにより、オートゼロ増幅器300の機能性を改善する。
図4は、差動オートゼロ増幅器400を図示する。オートゼロ増幅器400の構造及び動作の原理は、概してオートゼロ増幅器300のものに類似するが、オートゼロ増幅器300がシングルエンド増幅器であり、オートゼロ増幅器400が差動増幅器である点が異なる。図示されているように、正の差動側401が負の差動側403においてミラーされる。正の差動側401の「F1」及び「F2」位相が、負の差動側403に類似して適用され得る。
構成差動オートゼロ増幅器400の「差動オートゼロ」である、位相「F1」の間、キャパシタAZ450、451は、VCM(入力同相電圧又は接地又は基準)及び増幅器A0 440out+及び増幅器A0 440out−間に、差動電圧基準搬送回路414の第3のハイサイドスイッチS3 415及び第3のローサイドスイッチ418を介して電気的に接続される。オートゼロ増幅器400において、搬送される基準電圧は同相電圧である。増幅器A0 440の反転及び非反転入力のオフセットは、キャパシタAZ450、451間で統合される。C2+、C2−?は小さなダイ領域では数pF値を有し得る。
差動オートゼロ増幅器400の「差動ホールド」構成である、位相「F2」の間、上側漏れ制御回路499の開スイッチ6+495の電圧は並列に短絡され、それにより、アクティブ位相に対し、これらの開スイッチS6+495及びS6−間の電圧を制限し、それにより、キャパシタAZ+450及びキャパシタAZ−451への漏れ電流を低減する。スイッチは、位相に従って閉じられる/開かれるように示されている。
本発明に関連する技術に習熟した者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び他の実施例を実装し得ることが分かるであろう。

Claims (13)

  1. 反転入力と非反転入力とを有する増幅器と、
    前記増幅器の前記反転入力に結合されるキャパシタと、
    第1のスイッチと第2のスイッチとを有する入力電圧搬送制御回路であって、前記第1のスイッチが前記キャパシタに結合され、前記第2のスイッチが前記増幅器の前記非反転入力に結合される、前記入力電圧搬送制御回路と、
    第3のスイッチと第4のスイッチとを有する基準電圧搬送制御回路であって、共有ノードが前記第3のスイッチと前記第4のスイッチとの間に結合され、前記第4のスイッチが前記増幅器の前記非反転入力に結合される、前記基準電圧搬送制御回路と、
    前記増幅器の出力に結合される第5のスイッチと、
    第6のスイッチと第7のスイッチとを有する漏れ制御回路であって、前記第6のスイッチが前記増幅器の反転入力と前記第5のスイッチとの間に結合され、前記第7のスイッチが前記第6のスイッチと前記キャパシタとに結合される、前記漏れ制御回路と、
    前記増幅器の出力から前記第1のスイッチに結合される第1のレジスタと、
    を含む装置であって、
    前記第1のレジスタがフィードバックレジスタである、装置。
  2. 請求項1に記載の装置であって、
    前記基準電圧搬送制御回路の前記共有ノードが更に、基準電圧の正の出力に結合される、装置。
  3. 請求項1に記載の装置であって、
    開であるとき前記第6のスイッチが、閉じているときの前記第7のスイッチの端子間電圧と前記キャパシタ電圧の合計に実質的に等しい端子間電圧を有する、装置。
  4. 請求項1に記載の装置であって、
    前記入力電圧搬送制御回路の前記第1及び第2のスイッチが、前記基準電圧搬送制御回路の前記第3及び第4のスイッチとは反対の論理状態にあり、前記漏れ制御回路の前記第6のスイッチが前記基準電圧搬送制御回路と同じ論理状態にあり、前記漏れ制御回路の前記第7のスイッチが前記入力電圧搬送制御回路と同じ論理状態にある、装置。
  5. 請求項1に記載の装置であって、
    前記第1のレジスタに結合される第2のレジスタを更に含み、前記第2のレジスタが接地にも結合される、装置。
  6. 反転入力と非反転入力とを有するオートゼロ増幅器を含むシステムであって、
    前記オートゼロ増幅器の前記反転入力に結合されるキャパシタと、
    第1のスイッチと第2のスイッチとを有する入力電圧搬送制御回路要素であって、前記第1のスイッチが前記キャパシタに結合され、前記第2のスイッチが前記オートゼロ増幅器の前記非反転入力に結合される、前記入力電圧搬送制御回路要素と、
    第3のスイッチと第4のスイッチとを有する基準電圧搬送制御回路であって、共有ノードが前記第3のスイッチと前記第4のスイッチとの間に結合され、前記第4のスイッチが前記オートゼロ増幅器の前記非反転入力に結合される、前記基準電圧搬送制御回路と、
    前記オートゼロ増幅器の出力に結合される第5のスイッチと、
    第6のスイッチと第7のスイッチとを含む漏れ制御回路であって、前記第6のスイッチが前記オートゼロ増幅器の反転入力と前記第5のスイッチとの間に結合され、前記第7のスイッチが前記第6のスイッチと前記キャパシタとに結合される、前記漏れ制御回路と、
    前記オートゼロ増幅器の出力から前記第1のスイッチに結合される第1のレジスタであって、前記第1のレジスタがフィードバックレジスタである、前記第1のレジスタと、
    前記第1のレジスタから接地に結合される第2のレジスタと、
    前記接地と前記基準電圧搬送制御回路との間に結合される基準電源と、
    を含み、
    前記基準電圧搬送制御回路の共有ノードが更に前記基準電圧の正の出力に結合される、システム。
  7. 請求項に記載のシステムであって、
    前記第3、第4、第5及び第6のスイッチが同じ時間に閉状態であり、前記第1、第2及び第7のスイッチがその同じ時間に開状態である、システム。
  8. 請求項に記載のシステムであって、
    前記第3、第4、第5及び第6のスイッチが同じ時間に開であり、前記第1の第2及び第7のスイッチがその同じ時間に開状態である、システム。
  9. 請求項に記載のシステムであって、
    開であるとき前記第6のスイッチが、閉じているときの前記第7のスイッチの端子間電圧と前記キャパシタ電圧の合計に実質的に等しい端子間電圧を有する、システム。
  10. 請求項に記載のシステムであって、
    前記オートゼロ増幅器がシングルエンド増幅器である、システム。
  11. 反転入力と非反転入力と同相電圧入力とを有するオートゼロ差動増幅器を含むシステムであって、
    前記増幅器の反転入力に結合されるハイサイドオートゼロキャパシタと、
    前記増幅器の非反転入力に結合されるローサイドオートゼロキャパシタと、
    ハイサイド第1スイッチを有するハイサイド入力電圧搬送制御回路であって、前記ハイサイド第1スイッチが前記ハイサイドオートゼロキャパシタに結合される、前記ハイサイド入力電圧搬送制御回路と、
    ローサイド第1スイッチを有するローサイド入力電圧搬送制御回路であって、前記ローサイド第1スイッチが前記ローサイドオートゼロキャパシタに結合される、前記ローサイド入力電圧搬送制御回路と、
    ハイサイド第3スイッチを有するハイサイド基準電圧搬送制御回路であって、前記ハイサイド第3スイッチ前記同相電圧入力前記ハイサイドオートゼロキャパシタとに結合される、前記ハイサイド基準電圧搬送制御回路と、
    ローサイド第3スイッチを有するローサイド基準電圧搬送制御回路であって、前記ローサイド第3のスイッチ前記同相電圧入力と前記ローサイドオートゼロキャパシタとに結合される、前記ローサイド基準電圧搬送制御回路と、
    前記増幅器の正の出力に結合されるハイサイド第5スイッチと、
    前記増幅器の負の出力に結合されるローサイド第5スイッチと、
    ハイサイド第6スイッチとハイサイド第7スイッチとを有するハイサイド漏れ制御回路であって、前記ハイサイド第6スイッチが前記増幅器の反転入力と前記ハイサイド第5スイッチとの間に結合され、前記ハイサイド第7スイッチが前記ハイサイド第6のスイッチと前記増幅器の同相電圧入力とに結合される、前記ハイサイド漏れ制御回路と、
    ローサイド第6スイッチとローサイド第7スイッチとを有するローサイド漏れ制御回路であって、前記ローサイド第6スイッチが前記増幅器の非反転入力と前記ローサイド第5スイッチとの間に結合され、前記ローサイド第7スイッチが前記ローサイド第6スイッチと前記増幅器の同相電圧入力とに結合される、前記ローサイド漏れ制御回路と、
    を含む、システム。
  12. 請求項11に記載のシステムであって、
    前記増幅器の前記正の出力から前記ハイサイド第1スイッチの出力に結合されるハイサイド第2キャパシタを更に含む、システム。
  13. 請求項11に記載のシステムであって、
    前記ハイサイド第1スイッチとハイサイド入力電圧との間に結合されるハイサイド第3キャパシタと、
    前記ローサイド第1スイッチとローサイド入力電圧との間に結合されるローサイド第3キャパシタと、
    を更に含む、システム。
JP2015500588A 2012-03-14 2013-03-14 低入力漏れのオートゼロ増幅器 Active JP6253634B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261610527P 2012-03-14 2012-03-14
US61/610,527 2012-03-14
US13/557,446 2012-07-25
US13/557,446 US8810311B2 (en) 2012-03-14 2012-07-25 Auto-zeroed amplifier with low input leakage
PCT/US2013/031151 WO2013138546A1 (en) 2012-03-14 2013-03-14 Auto-zeroed amplifier with low input leakage

Publications (3)

Publication Number Publication Date
JP2015512230A JP2015512230A (ja) 2015-04-23
JP2015512230A5 JP2015512230A5 (ja) 2016-04-28
JP6253634B2 true JP6253634B2 (ja) 2017-12-27

Family

ID=49157063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015500588A Active JP6253634B2 (ja) 2012-03-14 2013-03-14 低入力漏れのオートゼロ増幅器

Country Status (4)

Country Link
US (1) US8810311B2 (ja)
JP (1) JP6253634B2 (ja)
CN (1) CN104170251B (ja)
WO (1) WO2013138546A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6554453B2 (ja) * 2015-12-24 2019-07-31 矢崎総業株式会社 差電圧測定装置
US10666066B2 (en) 2015-12-24 2020-05-26 Yazaki Corporation Differential voltage measurement device
US10210946B2 (en) 2016-07-08 2019-02-19 Analog Devices, Inc. Electronic switch exhibiting low off-state leakage current
US11283419B2 (en) 2020-03-24 2022-03-22 Semiconductor Components Industries, Llc Auto-zero amplifier for reducing output voltage drift over time

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4276513A (en) * 1979-09-14 1981-06-30 John Fluke Mfg. Co., Inc. Auto-zero amplifier circuit with wide dynamic range
US4714843A (en) * 1985-08-30 1987-12-22 Thomson Components-Mostek Corporation Semiconductor chip power supply monitor circuit arrangement
US5805019A (en) * 1996-09-24 1998-09-08 Hyundai Electronics Industries Co., Ltd. Voltage gain amplifier for converting a single input to a differential output
JP4095174B2 (ja) * 1997-08-05 2008-06-04 株式会社東芝 液晶ディスプレイ装置
KR100326878B1 (ko) * 1997-08-05 2002-05-09 니시무로 타이죠 증폭회로
JP4510955B2 (ja) 1999-08-30 2010-07-28 日本テキサス・インスツルメンツ株式会社 液晶ディスプレイのデータ線駆動回路
US6340903B1 (en) * 2000-05-10 2002-01-22 Zilog, Ind. Auto-zero feedback sample-hold system
JP4449189B2 (ja) * 2000-07-21 2010-04-14 株式会社日立製作所 画像表示装置およびその駆動方法
JP2005005620A (ja) 2003-06-13 2005-01-06 Toyota Industries Corp スイッチトキャパシタ回路及びその半導体集積回路
JP2005159511A (ja) * 2003-11-21 2005-06-16 Mitsubishi Electric Corp 増幅回路
JP4503445B2 (ja) * 2005-01-12 2010-07-14 シャープ株式会社 電圧レベル増幅機能付きバッファ回路および液晶表示装置
CN100553159C (zh) * 2006-05-25 2009-10-21 北京六合万通微电子技术股份有限公司 用于消除无线通信发射机中本振泄漏的装置
US7564273B2 (en) 2007-02-06 2009-07-21 Massachusetts Institute Of Technology Low-voltage comparator-based switched-capacitor networks
JP2008199563A (ja) * 2007-02-16 2008-08-28 Sanyo Electric Co Ltd 増幅回路
JP2010028160A (ja) 2008-07-15 2010-02-04 Yokogawa Electric Corp サンプルホールド回路
KR100992160B1 (ko) 2008-10-10 2010-11-05 한양대학교 산학협력단 누설 전류가 감소된 스위치드 캐패시터 회로

Also Published As

Publication number Publication date
WO2013138546A1 (en) 2013-09-19
CN104170251A (zh) 2014-11-26
JP2015512230A (ja) 2015-04-23
CN104170251B (zh) 2017-06-23
US8810311B2 (en) 2014-08-19
US20130241637A1 (en) 2013-09-19

Similar Documents

Publication Publication Date Title
US9294049B2 (en) Fast-settling capacitive-coupled amplifiers
US8854136B2 (en) Fully differential operational amplifier with common-mode feedback circuit
Akita et al. A 0.06 mm 2 14nV/√ Hz chopper instrumentation amplifier with automatic differential-pair matching
JP6253634B2 (ja) 低入力漏れのオートゼロ増幅器
CN107290581B (zh) 一种开关电路的电流检测电路及开关电路
JP2007174029A (ja) 利得可変回路及びそれを用いた自動利得制御増幅器
CN104393846A (zh) 运算放大器
US7961042B2 (en) Amplifier circuit and magnetic sensor
US11050386B2 (en) Inverse pseudo fully-differential amplifier having common-mode feedback control circuit
JP6488674B2 (ja) Dcオフセットキャンセル回路
CN112825476B (zh) 一种运算放大器
JP4978022B2 (ja) 演算増幅器
US10615750B1 (en) Preamplifier circuit with floating transconductor
JP4773991B2 (ja) ソースフォロア回路及び半導体装置
JP4723394B2 (ja) 演算増幅器
US8416021B2 (en) Amplifier circuit
US8981816B2 (en) Multi-input voltage-to-frequency conversion circuit
JP5320503B2 (ja) 増幅回路
JP2014175983A (ja) 増幅回路
JP6434314B2 (ja) D級増幅回路
US20150171808A1 (en) Small signal amplifier circuit
JP2017211944A (ja) 電源回路
JP2005328151A (ja) 増幅回路
WO2022038347A1 (en) Fully differential amplifier, circuit and system
JP2023108883A (ja) スイッチトキャパシタ型増幅器およびadコンバータ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160309

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170519

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171128

R150 Certificate of patent or registration of utility model

Ref document number: 6253634

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250