JP2011151637A

JP2011151637A - エラーアンプの位相補償回路

Info

Publication number: JP2011151637A
Application number: JP2010011736A
Authority: JP
Inventors: Masayoshi Sato; 正義佐藤
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2010-01-22
Filing date: 2010-01-22
Publication date: 2011-08-04

Abstract

【課題】ＩＣチップ上のコンデンサ面積を小さくすることができる位相補償回路を提供する。
【解決手段】エラーアンプの出力端子に容量と抵抗を直列接続し、容量に流れる電流を抵抗の両端に接続したトランスコンダクタンスアンプにより増幅してフィードバックすることにより、エラーアンプの周波数特性の主要極の周波数を低くする。
【選択図】図１

Description

本発明は位相補償回路に関し、特にスイッチング電源を構成するエラーアンプの位相補償回路に関するものである。

スイッチング電源はそのトポロジにかかわらず位相補償を施すことによって安定性を確保する必要がある。特に、電圧モードコンバータでは、インダクタとキャパシタによって構成される出力段のＬＣフィルタで発生するダブルポールがフィードバックループの位相を急激に遅らせるため、動作の安定性の確保が容易ではない。また、特に昇圧コンバータにおいては、スイッチングトランジスタのオン−オフの時比率などのＬとＣ以外のパラメータが、ダブルポールの周波数に影響を与えるため、スイッチング電源の位相補償回路の位相補償定数は、経験的な要素や試行錯誤により定められる場合があった。

スイッチング電源の位相補償方法として、フィードバックループの主要極を低い周波数に配置することにより位相余裕を確保する方法がある。この方法は、一般的にＴＹＰＥ−Ｉ（２ポール、１ゼロ方式）位相補償法と呼ばれている。この位相補償方法は、主要極を低い周波数に配置することにより、低い周波数からゲインを減少させると共に、ｓ平面の左半平面のダブルポール付近の周波数にゼロ点を配置することによりダブルポールによる位相の急激な遅れを防ぐものである。ＴＹＰＥ−Ｉ位相補償法は、ゼロ点が１つであるため、ダブルポールによる位相の遅れは完全に戻せない。しかしながら、主要極を低い周波数に配置することによりダブルポール付近のゲインを十分に減衰させることで、容易に位相余裕を確保できる利点がある。

ＴＹＰＥ−Ｉ位相補償法により、低い周波数に主要極を発生させるためには、キャパシタの挿入が必要である。図８にスイッチング電源ＩＣを使った従来の降圧コンバータ回路を示す。この降圧コンバータのダブルポール周波数ｆｐｗは、以下の式で計算できる。
ｆｐｗ＝１／（２・π）×√（１／Ｌ・Ｃ）・・・（１）

このようなスイッチング電源ＩＣでは、図８に示すように、内蔵するエラーアンプの出力端子（ＣＯＭＰ）と入力端子（ＦＢ）間に、キャパシタと抵抗の直列接続による位相補償回路Ｚ０を接続し、ミラー補償により低い周波数に主要極を発生させることにより回路の位相余裕を確保している。

このような位相補償用のキャパシタは、コンバータ回路を構成する部品点数を減らすためには、ＩＣに内蔵されることが望ましい。しかしながら、キャパシタのレイアウト面積が特に大きくなることから、位相補償用のキャパシタをＩＣに内蔵するとＩＣチップの面積が格段に増大するという問題がある。

このような問題を解決するために、ＩＣに位相補償用キャパシタを内蔵させることを目的として、特開平７−７３８２号公報には、オペアンプを用いた１００％の負帰還回路と、そのオペアンプの正負両入力端子の間に挿入された抵抗により、仮想のコンデンサを生成する技術の開示がある。

また、特開２００６−１０９４２１号公報には、従来よりも小さいキャパシタ容量であっても、トランスコンダクタンスアンプによって、従来のキャパシタ容量と同等のＡＣ特性を得ることにより、位相補償を行う技術が開示されている。

特開平７−７３８２号公報特開２００６−１０９４２１号公報

上述したように、スイッチング電源の位相補償を行うためには、ミラー補償による位相補償回路と同程度の低域の周波数において主要極を発生させるための大きなキャパシタを回路に挿入する必要がある。

図６（ａ）は、従来の位相補償回路Ｚ４を内蔵したエラーアンプの回路図である。このエラーアンプは、差動入力段（１）と出力段（２）を有する折り返し型カスコードアンプと出力バッファ（３）により構成されている。位相補償回路Ｚ４は、直列に接続した容量Ｃと抵抗Ｒによって構成され、エラーアンプ回路のインピーダンスの高いノードｖｏと接地間に接続されている。

図６（ａ）のエラーアンプの回路の主要極周波数ｆｐ、ゼロ点周波数ｆｚ、ＤＣゲインＧは、以下の式で与えられる。
ｆｐ≒１／（２・π・Ｃ４・ｒｏ）・・・（２）
ｆｚ≒１／（２・π・Ｃ４・Ｒ４）・・・（３）
ＤＣゲインＧ＝Ｇｍ・ｒｏ・・・（４）
ここで、Ｃ４は容量Ｃ４の容量値、Ｒ４は抵抗Ｒ４の抵抗値、ｒｏはノードｖｏから見た出力抵抗値（トランジスタＭ１１の出力抵抗ｒｏｐ、トランジスタＭ１３の出力抵抗ｒｏｎの並列接続と考えて、ｒｏ＝ｒｏｐ／／ｒｏｎで与えられる）、Ｇｍは、エラーアンプのノードｖｏにおけるトランスコンダクタンスである。

以下に、従来の降圧コンバータにおけるエラーアンプのＤＣゲインの設定方法について説明する。
例えば、図８に示すスイッチング電源の出力フィルタの定数が、Ｌ＝１０μＨ、Ｃ＝１０μＦとすると、降圧コンバータのダブルポール周波数ｆｐｗは、式（３）より、１６ｋＨｚとなる。

このため、この降圧コンバータにおいてＴＹＰＥ−Ｉ位相補償方法を施す場合には、アンプのゲインを、周波数が１６ｋＨｚ付近では、“０”付近まで低下させなければいけない。仮に、主要極周波数ｆｐが１０Ｈｚであるとすると、図７のボード線図の実線で示すようにＤＣゲインは、６０ｄＢ以下に抑える必要がある。また、ダブルポール周波数ｆｐｗ付近にゼロ点周波数ｆｚを配置することにより位相補償を施そうする場合でも、図７の破線で示す周波数特性のようにゼロ点周波数ｆｚ付近でゲインを下げきれないと、ダブルポールによる位相の遅れを戻しきれなくなる。

さらに、昇圧コンバータの場合では、スイッチングトランジスタのオン−オフの時比率によってダブルポール周波数ｆｐｗが周波数の低い方へ移動するため、位相余裕を確保するためには、むやみにＤＣゲインを上げることはできない。

式（２）から分かるように、出力抵抗ｒｏを大きくすることにより主要極の周波数ｆｐが下げることができるが、これでは、式（４）から分かるように、ＤＣゲインが増加してしまう。よって、出力抵抗ｒｏを合わせ込むことにより位相補償を行うことは困難である。

そこで、特開平７−７３８２号公報に開示された技術により、キャパシタの容量値を増やすことを考える。トランスコンダクタンスアンプにより仮想コンデンサを生成するため、エラーアンプの出力に直接接続するキャパシタは必要ない。しかし、仮想コンデンサを生成するためのエラーアンプは利得が高く、出力インピーダンスが低くなければいけない。このため、出力段を備えた２段の増幅器とならざるを得ない。また、ユニティーゲインで使用するための位相補償用の容量（２０ｐｆ）が必要である。

次に、特開２００６−１０９４２１号公報に開示された技術により、ゼロ点周波数ｆｚをダブルポール周波数ｆｐｗ付近に配置する技術により位相余裕を確保することを考える。この技術では主要極を調整できないために、任意のダブルポール周波数ｆｐｗに対してゲインを持たないゼロ点周波数ｆｚを配置することは困難である。仮にエラーアンプのゲインを下げてゼロ点周波数ｆｚでのゲイン低下を狙ったとしても、前述したエラーアンプゲインと主要極とのトレードオフにより、ゼロ点周波数ｆｚでのゲインを低下させるには至らない。結果としてさらに別の位相補償定数をＩＣの内部もしくは外部に設けなければならないため、位相補償内臓スイッチング電源ＩＣの位相補償としては不十分である。

係る問題を解決するためになされた請求項１に記載の発明は、定電流源に共通接続した一対の差動トランジスタを有する差動入力段と、該差動入力段の一方の差動トランジスタに流れる電流に基づいた電流を入力する能動負荷であるカレントミラー回路とを有し、該カレントミラー回路の出力を出力端子とする出力段と、前記出力端子に接続する位相補償回路と、を有するエラーアンプの位相補償回路において、前記出力端子と接地間に容量と第１の抵抗を直列接続し、該第１の抵抗の両端にトランスコンダクタンスアンプの差動入力を接続し、該トランスコンダクタンスアンプの出力を前記カレントミラー回路の入力に直接または第２の抵抗を介して接続することを特徴とする。

請求項２に記載の発明は、定電流源に共通接続した一対の差動トランジスタを有する差動入力段と、該差動入力段の一方の差動トランジスタに流れる電流に基づいた電流を入力する能動負荷であるカレントミラー回路とを有し、該カレントミラー回路の出力を出力端子とする出力段と、前記出力端子に接続する位相補償回路と、を有するエラーアンプの位相補償回路において、他端を前記出力端子に接続した容量の一端に第１の抵抗の一端を接続し、トランスコンダクタンスアンプの差動入力を該第１の抵抗の両端に接続し、該トランスコンダクタンスアンプの出力を該第１の抵抗と前記容量が接続されていない一端に接続するとともに、直接または第２の抵抗を介して前記カレントミラー回路の入力に接続することを特徴とする。

請求項３に記載の発明は、請求項１または請求項２に記載のエラーアンプの位相補償回路において、前記トランスコンダクタンスを差動増幅器に置き換えたことを特徴とする。

本発明によれば、トランスコンダクタンスアンプを使用することにより従来より容量の小さいキャパシタによって能動的に極を低域に移動させることができるため、ＩＣチップのレイアウト面積を低減することが可能である。

本発明の第１の実施形態の回路図である。本発明の第２の実施形態の回路図である。本発明の第３の実施形態の回路図である。本発明の第１の実施形態の位相補償回路を内蔵したエラーアンプと、従来の位相補償回路を内蔵したエラーアンプの周波数特性を示すボード線図である。本発明の第１の実施形態に係るエラーアンプの等価回路を示す回路図である。（ａ）、（ｂ）従来の位相補償回路を内蔵したエラーアンプの回路図である。従来のエラーアンプの周波数特性を説明するボード線図である。従来の降圧コンバータ回路の構成を示す回路図である。

図１に本発明の第１の実施形態に係るエラーアンプの回路図を示す。図６（ａ）に示す従来の位相補償回路Ｚ４に対し、抵抗Ｒ１の両端を差動入力とするトランスコンダクタンスｇｍを持つトランスコンダクタンスアンプ１１を接続し、そのトランスコンダクタンスアンプの出力を、エラーアンプの出力段のカレントミラーの入力側のノードに接続している。ここで、トランスコンダクタンスアンプ出力とカレントミラーの入力側のノード間に電流を制御するための抵抗を挿入してもよい。

以下に、本発明の特徴であるトランスコンダクタンスアンプを用いた位相補償の動作について説明する。
図５は、図１に示すエラーアンプの等価回路である。同図において、ｇｍはトランスコンダクタンスアンプ１１のトランスコンダクタンス、Ｇｍはノードｖｏを出力と考えた場合のエラーアンプのトランスコンダクタンス、ｖｐは抵抗Ｒ１のＡＣ成分検出電圧、ｒｏはノードｖｏにおける出力抵抗の総和である。

トランスコンダクタンスアンプ１１は、位相補償用の容量Ｃ１に流れる電流を抵抗Ｒ１により検出して、出力電流ｖｉｎ・Ｇｍから減算している。これより、電流ｉ₁は、

となる。これより

となり、ｉ₁を求めると

となる。
このとき、ノードｖｏの出力インピーダンスＺｏは

であるので、出力電圧ｖoは、

となる。
よって、この回路の伝達関数は、

となる。ここで、Ｒ１＜＜ｒｏのとき、

である。

以上から、コンダクタンスアンプ１１を接続することによって、従来の位相補償回路を備えたエラーアンプと、本発明の位相補償回路を備えたエラーアンプの極とゼロ点の関係は、以下の式により表せる。

ここで、ｐ１、ｚ１は、従来の位相補償回路によるエラーアンプの極とゼロ点。
ｐ１エ、ｚ１エは、本発明の第１の実施形態に係るエラーアンプの極とゼロ点である。

よって、Ｒ１＜＜ｒｏが成立するとき、本発明の第１の実施形態に係るエラーアンプでは、主要極周波数ｆｐとゼロ点周波数ｆｚはそれぞれ、
ｆｐ≒１／（２・π・Ｃ・ｒｏ・（１＋ｇｍ・Ｒ１））・・・（４）
ｆｚ≒１／（２・π・Ｃ・Ｒ１）・・・（５）
となる。

本発明では、式（４）から分かるように、トランスコンダクタンスアンプによりフィードバックを行うことにより、主要極の周波数ｆｐを従来の位相補償回路の１／（１＋ｇｍ・Ｒ１）にすることが可能である。また、ゼロ点周波数ｆｚはトランスコンダクタンスアンプ１１を接続することにより変化しない。
このように、本発明の位相補償回路を備えたエラーアンプにおいては、ゼロ点周波数ｆｚと独立して、トランスコンダクタンスアンプ１１のｇｍ（トランスコンダクタンス）値の調整により、主要極の周波数ｆｐを低い周波数に移動させることが可能となる。

図４に、本発明の第１の実施形態の位相補償回路を内蔵したエラーアンプと、従来の位相補償回路を内蔵したエラーアンプの周波数特性を示す。本発明の位相補償回路を内蔵したエラーアンプの主要極の周波数ｆｐが、従来例のエラーアンプに対し低い周波数に移動していることが分かる。

本発明の第２の実施形態を図２に示す。これは、図７（ｂ）の従来の位相補償回路に本発明を適用したものである。図７（ｂ）の位相補償回路は、エラーアンプの出力段の差動電流が流れるノード間に位相補償回路を挿入することにより位相補償の効果を高くしている。本発明では、図２に示すように抵抗Ｒ２１の両端を差動入力とするトランスコンダクタンスアンプ１１を接続し、トランスコンダクタンスアンプ１１の出力を抵抗Ｒ２２を介してエラーアンプの出力段の電流ノードに接続している。このとき、抵抗２２は電流を制御するために挿入した抵抗であるため、抵抗２２を介さずにトランスコンダクタンスアンプ１１の出力を直接エラーアンプの電流ノードに接続してもよい。

図３は、本発明の第３の実施形態に係るエラーアンプの位相補償回路の構成を示す回路図である。これは、本発明の第２の実施形態に係るエラーアンプの位相補償において、トランスコンダクタンスアンプの代わりに差動アンプを使用するものである。ｇｍ（トランスコンダクタンス）値の調整を差動アンプのテール電流源の調整により行なうとともに、エラーアンプのＤＣ動作点が著しく変動しないようにすることで、トランスコンダクタンスアンプに代えて、簡単な差動アンプにより、主要極の周波数ｆｐを下げることが可能である。

１１：トランスコンダクタンスアンプ
ｖｏ：エラーアンプの出力端子
ｖｏ２：出力バッファの出力端子
Ｍ１〜Ｍ１４：ＭＯＳトランジスタ
Ｃ１〜Ｃ５：位相補償容量
Ｒ１，Ｒ２１，Ｒ２２，Ｒ３１，Ｒ３２，Ｒ４、Ｒ５：抵抗
ｉｂ１：電流源

Claims

定電流源に共通接続した一対の差動トランジスタを有する差動入力段と、
該差動入力段の一方の差動トランジスタに流れる電流に基づいた電流を入力する能動負荷であるカレントミラー回路を有し、該カレントミラー回路の出力を出力端子とする出力段と、
前記出力端子に接続する位相補償回路と、
を有するエラーアンプの位相補償回路において、
前記出力端子と接地間に容量と第１の抵抗を直列接続し、該第１の抵抗の両端にトランスコンダクタンスアンプの差動入力を接続し、該トランスコンダクタンスアンプの出力を前記カレントミラー回路の入力に直接または第２の抵抗を介して接続することを特徴とするエラーアンプの位相補償回路。
定電流源に共通接続した一対の差動トランジスタを有する差動入力段と、
該差動入力段の一方の差動トランジスタに流れる電流に基づいた電流を入力する能動負荷であるカレントミラー回路を有し、該カレントミラー回路の出力を出力端子とする出力段と、
前記出力端子に接続する位相補償回路と、
を有するエラーアンプの位相補償回路において、
他端を前記出力端子に接続した容量の一端に第１の抵抗の一端を接続し、トランスコンダクタンスアンプの差動入力を該第１の抵抗の両端に接続し、該トランスコンダクタンスアンプの出力を前記容量が接続されていない前記第１の抵抗の一端に接続するとともに、直接または第２の抵抗を介して前記カレントミラー回路の入力に接続することを特徴とするエラーアンプの位相補償回路。
請求項１または請求項２に記載のエラーアンプの位相補償回路において、
前記トランスコンダクタンスを差動増幅器に置き換えたことを特徴とするエラーアンプの位相補償回路。