JP2015122879A - スイッチングレギュレータ - Google Patents

Abstract

【課題】電源電圧がスイッチングレギュレータの所望の出力電圧よりも低い電圧から、正常な電圧に復帰したときでも、出力電圧のオーバーシュートを防止することが出来るスイッチングレギュレータを提供すること。
【解決手段】ＰＷＭコンパレータの１００％ＤＵＴＹ状態を検出する１００％ＤＵＴＹ検出回路と、誤差増幅器の出力が位相補償容量の電圧を放電することを検出して、その放電を加速する放電加速回路とを備え、１００％ＤＵＴＹ検出回路が１００％ＤＵＴＹ状態を検出したときに放電加速回路を有効にする構成とした。
【選択図】図１

Description

本発明は、定電圧を出力するスイッチングレギュレータに関し、より詳しくは、出力電圧のオーバーシュートを防止するオーバーシュート抑制回路に関する。

図５に、従来のスイッチングレギュレータの回路図を示す。
従来のスイッチングレギュレータは、電源端子１０１と、接地端子１０２と、基準電圧を出力する基準電圧回路１１１と、出力端子１０３の出力電圧ＶＯＵＴを分圧する分圧回路１１２と、分圧電圧と基準電圧を比較した結果の電圧ＶＥＲＲを出力する誤差増幅器１１０と、ランプ波ＶＲＡＭＰを発生するランプ波発生回路１１４と、電圧ＶＥＲＲとランプ波ＶＲＡＭＰ比較し信号ＰＷＭを出力するＰＷＭコンパレータ１１３と、出力バッファ１１５と、出力トランジスタ１１６と、ソフトスタート回路１１７とからなる。

従来のスイッチングレギュレータの動作について説明する。
電源端子１０１に電圧ＶＤＤが印加されると、誤差増幅器１１０は分圧回路１１２が出力電圧ＶＯＵＴを分圧した分圧電圧ＶＦＢと基準電圧回路１１１が出力する基準電圧ＶＲＥＦとを比較して、電圧ＶＥＲＲを出力する。ＰＷＭコンパレータ１１３は、電圧ＶＥＲＲとランプ波ＶＲＡＭＰ比較し、出力バッファ１１５に信号ＰＷＭを出力する。出力バッファ１１５は、ソフトスタート回路１１７の出力信号の制御下において、信号ＰＷＭを出力トランジスタ１１６に出力する。ソフトスタート回路１１７は、電源端子１０１に電圧ＶＤＤが印加されると、出力が徐々に上昇する機能を有する。従って、出力バッファ１１５が徐々に出力トランジスタ１１６をオンすることによって、スイッチングレギュレータの出力電圧ＶＯＵＴのオーバーシュートは抑制される。

特開２００８−１１５８５号公報

しかしながら、上述のソフトスタート回路を備えた従来のスイッチングレギュレータは、電源電圧ＶＤＤがスイッチングレギュレータの出力設定電圧よりも低い状態から高くなった場合は、ソフトスタート回路は機能せず、出力電圧ＶＯＵＴにオーバーシュートが発生してしまう。

電源電圧ＶＤＤがスイッチングレギュレータの出力設定電圧よりも低い場合、誤差増幅器１１０の出力電圧ＶＥＲＲは電源電圧ＶＤＤに近い値になっていて、ＰＷＭコンパレータ１１３は１００％ＤＵＴＹ状態、即ち出力トランジスタ１１６はスイッチングされずに常にオン状態になっている。この状態から電源電圧ＶＤＤが急激に上昇すると、誤差増幅器１１０の出力電圧ＶＥＲＲが定常値に戻るまでの時間に、スイッチングレギュレータの出力電圧ＶＯＵＴがオーバーシュートしてしまう。

本発明は、以上のような課題を解決するために考案されたものであり、ＰＷＭコンパレータ１１３が１００％ＤＵＴＹ状態であっても、スイッチングレギュレータの出力電圧ＶＯＵＴがオーバーシュートを防止することが出来るスイッチングレギュレータを提供するものである。

従来の課題を解決するために、本発明のオーバーシュート抑制回路を備えたスイッチングレギュレータは以下のような構成とした。
ＰＷＭコンパレータの１００％ＤＵＴＹ状態を検出する１００％ＤＵＴＹ検出回路と、誤差増幅器の出力が位相補償容量の電圧を放電することを検出して、その放電を加速する放電加速回路とを備え、１００％ＤＵＴＹ検出回路が１００％ＤＵＴＹ状態を検出したときに放電加速回路を有効にすること特徴とするスイッチングレギュレータ。

本発明のオーバーシュート抑制回路を備えたスイッチングレギュレータは、上述のように構成したので、電源電圧ＶＤＤがスイッチングレギュレータの所望の出力電圧よりも低い電圧から、即ちＰＷＭコンパレータが１００％ＤＵＴＹ状態になっている状態から、正常な電圧に復帰したときでも、出力電圧ＶＯＵＴのオーバーシュートを防止することが出来るという効果がある。

本実施形態のスイッチングレギュレータの回路図である。 １００％ＤＵＴＹ検出回路の一例を示す回路図である。 本発明のスイッチングレギュレータの動作を示す図である。 本実施形態のスイッチングレギュレータの他の例を示す回路図である。 従来のスイッチングレギュレータの回路図である。

図１は、本実施形態のスイッチングレギュレータの回路図である。
本実施形態のスイッチングレギュレータ１００は、電源端子１０１と、接地端子１０２と、基準電圧ＶＲＥＦを出力する基準電圧回路１１１と、出力端子１０３の出力電圧ＶＯＵＴを分圧する分圧回路１１２と、分圧電圧ＶＦＢと基準電圧ＶＲＥＦを比較した結果の電圧ＶＥＲＲを出力する誤差増幅器１１０と、ランプ波ＶＲＡＭＰを発生するランプ波発生回路１１４と、電圧ＶＥＲＲとランプ波ＶＲＡＭＰを比較し信号ＰＷＭを出力するＰＷＭコンパレータ１１３と、出力バッファ１１５と、出力トランジスタ１１６と、１００％ＤＵＴＹ検出回路１１８と、放電加速回路１２０と、位相補償容量Ｃｃと、位相補償抵抗Ｒｃとを備えている。

放電加速回路１２０は、反転入力端子にオフセット電圧Ｖｏｓを有する誤差増幅器１２１と、定電流回路１２２と、スイッチ１２３とを備えている。
１００％ＤＵＴＹ検出回路１１８は、入力端子をＰＷＭコンパレータ１１３の出力端子に接続し、出力端子を放電加速回路１２０のスイッチ１２３の制御端子に接続する。放電加速回路１２０の誤差増幅器１２１は、反転入力端子を位相補償抵抗Ｒｃの一方の端子と誤差増幅器１１０の出力端子の接続点と接続し、非反転入力端子を位相補償抵抗Ｒｃの他方の端子と接続し、出力端子は定電流回路１２２の制御端子に接続する。スイッチ１２３は、位相補償容量Ｃｃと定電流回路１２２の一方の端子の間に接続する。定電流回路１２２の他方の端子は、接地端子１０２に接続する。

図２は、１００％ＤＵＴＹ検出回路１１８の一例を示す回路図である。
１００％ＤＵＴＹ検出回路１１８は、容量３０１と、定電流回路３０２と、スイッチ３０３とを備えている。定電流回路３０２は、容量３０１を充電するように接続される。スイッチ３０３は、容量３０１を放電するように接続される。

１００％ＤＵＴＹ検出回路１１８は、定電流回路３０２によって容量３０１が充電され、スイッチ３０３によって容量３０１が放電される。スイッチ３０３は、信号ＰＷＭによって制御される。従って、信号ＰＷＭがＨｉとＬｏを繰り返している通常の状態では、容量３０１は放電され、出力端子はＬｏの状態を維持する。そして、信号ＰＷＭが１００％ＤＵＴＹになって、Ｈｉ状態を維持すると、容量３０１は放電されないので、容量３０１の電圧が反転回路の閾値を越えたときに、出力端子はＨｉを出力する。即ち、１００％ＤＵＴＹ検出回路１１８は、１００％ＤＵＴＹ検出状態になる。

次に、本実施形態のスイッチングレギュレータの動作を説明する。
図３は、本実施形態のスイッチングレギュレータの動作を示す図である。
時刻Ｔ１までは、電源電圧ＶＤＤは、スイッチングレギュレータの所望の出力電圧（破線の電圧）よりも低い電圧になっていて、分圧電圧ＶＦＢは基準電圧ＶＲＥＦよりも低い電圧になっている。誤差増幅器１１０の出力電圧ＶＥＲＲはＨｉレベルであり、ランプ波ＶＲＡＭＰと交差しないので信号ＰＷＭはＨｉ状態を維持する。従って、出力トランジスタ１１６はオン状態なので、出力電圧ＶＯＵＴは電源電圧ＶＤＤである。このとき、１００％ＤＵＴＹ検出回路１１８は、信号ＰＷＭはＨｉ状態を維持するので、１００％ＤＵＴＹ検出状態である。従って、１００％ＤＵＴＹ検出回路１１８の出力はＨｉレベルであり、放電加速回路１２０のスイッチ１２３はオンしている。

時刻Ｔ１において、電源電圧ＶＤＤは正常な電圧に復帰すると、出力トランジスタ１１６はオン状態なので、出力電圧ＶＯＵＴは上昇する。
時刻Ｔ２において、分圧電圧ＶＦＢが基準電圧ＶＲＥＦよりも高い電圧になると、即ち出力電圧ＶＯＵＴが所望の出力電圧（破線の電圧）になると、誤差増幅器１１０は出力電圧ＶＥＲＲをＬｏレベルにして、出力電圧ＶＯＵＴが低くなるように制御する。誤差増幅器１１０は出力端子には位相補償抵抗Ｒｃ、位相補償容量Ｃｃが接続されているので、電圧ＶＥＲＲがランプ波ＶＲＡＭＰと交差する正常な値になるまである程度の時間を要する。

ここで、誤差増幅器１１０は出力電圧ＶＥＲＲが低くなると、位相補償容量Ｃｃから位相補償抵抗Ｒｃを介して誤差増幅器１１０は出力端子に電流が流れる。放電加速回路１２０の誤差増幅器１２１は、位相補償抵抗Ｒｃの両端の電圧からその電流を検出して、定電流回路１２２をオンするように制御する。定電流回路１２２がオンすると、誤差増幅器１１０の出力電圧ＶＥＲＲは低くなって（期間Ｔ２〜Ｔ３）、ランプ波ＶＲＡＭＰと交差する正常な値になるまで早く低下する。

時刻Ｔ３において、電圧ＶＥＲＲがランプ波ＶＲＡＭＰと交差すると、ＰＷＭコンパレータ１１３の出力する信号ＰＷＭは矩形波になる。従って、出力電圧ＶＯＵＴは、所望の電圧に制御されるようになるので、オーバーシュートは抑制される。そして、１００％ＤＵＴＹ検出回路１１８の出力はＬｏレベルになり、放電加速回路１２０のスイッチ１２３はオフするので、電圧ＶＥＲＲは誤差増幅器１１０の出力電圧で制御される通常状態になる。

以上説明したように、本実施形態のスイッチングレギュレータによれば、電源電圧ＶＤＤがスイッチングレギュレータの所望の出力電圧よりも低い電圧から、即ちＰＷＭコンパレータ１１３が１００％ＤＵＴＹ状態になっている状態から、正常な電圧に復帰したときでも、出力電圧ＶＯＵＴのオーバーシュートを防止することが出来る。

図４は、本実施形態のスイッチングレギュレータの他の例を示す回路図である。
図４のスイッチングレギュレータの放電加速回路１２０ａは、誤差増幅器１１０の出力端子とＰＷＭコンパレータ１１３の入力端子の間に、電流検出用抵抗Ｒａを備えている。そして、誤差増幅器１２１は電流検出用抵抗Ｒａの両端の電圧を検出している。その他の回路構成は図１のスイッチングレギュレータと同じであるので、詳細な説明は省略するが、 図４のように構成しても図１の回路と同様の効果が得られる。

なお、本発明は、電圧モードのスイッチングレギュレータの回路を用いて説明したが、電流モードの回路であっても適用することが出来き、同様の効果が得られる。この場合、図３の動作説明の図において三角波で説明したランプ波ＶＲＡＭＰは、電流モードの場合は出力トランジスタ１１６の電流を帰還した電圧である。

１１０、１２１ 誤差増幅器
１１１ 基準電圧回路
１１２ 分圧回路
１１３ ＰＷＭコンパレータ
１１４ ランプ波発生回路
１１５ 出力バッファ
１１８ １００％ＤＵＴＹ検出回路
１２０、１２０ａ 放電加速回路
１２２、３０２ 定電流回路

Claims (3)

1. 出力トランジスタの出力する電圧を分圧した分圧電圧と基準電圧の差を増幅して出力する誤差増幅器と、
   ランプ波を発生するランプ波発生回路と、
   前記誤差増幅器の出力電圧と前記ランプ波を比較し、信号ＰＷＭを出力するＰＷＭコンパレータと、
   前記信号ＰＷＭが１００％ＤＵＴＹになったことを検出する１００％ＤＵＴＹ検出回路と、
   前記誤差増幅器の出力端子に設けられた位相補償容量及び位相補償抵抗と、
   前記信号ＰＷＭが１００％ＤＵＴＹのときに、前記誤差増幅器の出力が前記位相補償容量の電圧を放電することを検出して、該放電を加速する放電加速回路と、
   を備えたことを特徴とするスイッチングレギュレータ。
2. 前記放電加速回路は、
   前記位相補償抵抗の両端の電圧を比較する第二誤差増幅器と、
   前記位相補償容量に接続され、前記１００％ＤＵＴＹ検出回路の検出信号で制御されるスイッチと、
   前記スイッチに接続され、前記第二誤差増幅器の出力電圧で制御される定電流回路と、
   を備えたことを特徴とする請求項１に記載のスイッチングレギュレータ。
3. 前記放電加速回路は、
   前記誤差増幅器の出力端子と前記ＰＷＭコンパレータの入力端子の間に設けられた電流検出用抵抗と、
   前記電流検出用抵抗の両端の電圧を比較する第二誤差増幅器と、
   前記位相補償容量に接続され、前記１００％ＤＵＴＹ検出回路の検出信号で制御されるスイッチと、
   前記スイッチに接続され、前記第二誤差増幅器の出力電圧で制御される定電流回路と、
   を備えたことを特徴とする請求項１に記載のスイッチングレギュレータ。

Images