JP4704918B2 - スイッチングレギュレータ - Google Patents

Description

本発明は、スイッチングレギュレータに関し、特にバイパススイッチを備えたスイッチングレギュレータにおいて、バイパス状態から通常状態への移行を安定的に行う回路方式に関する。

降圧スイッチングレギュレータはシリーズレギュレータに比べ損失が少ない事から、あらゆる機器に使用されている。近年特に携帯電話などのモバイル機器に多く採用されている。

特に携帯電話のＲＦ送信用アンプを駆動する為の電源は、通信時と非通信時とでは、また音声通信時とデータ通信時とでは、ＲＦ送信用アンプが必要とする電力は大きく異なっている。これのため、電源をＲＦ送信用アンプが必要とする最大電力が常に供給可能な状態にすると、最大電力を必要としない時の電源供給能力は過剰なものとなり、電源の損失が増える事となる。携帯電話は電池駆動であるから、電源の損失の増加は電池寿命が長いほど良いという市場のニーズに相反する結果をもたらす。

従って、携帯電話のＲＦ送信用アンプを駆動する為の電源は、供給可能な電力が切り換えられる必要がある。電力が切り換え可能な電源として、チョッパー型降圧スイッチングレギュレータ（以後、降圧スイッチングレギュレータと称す。）を利用した電源が知られている（非特許文献１参照。）。

図３は、従来の降圧スイッチングレギュレータのブロック図である。降圧スイッチングレギュレータの供給電力の切り換えは出力電圧Ｖoutを可変にする事により行われる。要求される電力量が大きい時は出力電圧Ｖoutを高くし、要求される電力量が小さい時は出力電圧Ｖoutを低くする。

従来の降圧スイッチングレギュレータにおいては、ＭＯＳトランジスタ１００とインダクタ１０２からなる直列抵抗を短絡するバイパススイッチであるバイパストランジスタ１０４を設け、基準電圧回路１０９の電圧を切り換え比較回路１０８で制御することにより、大きい電力量が要求されるときにはバイパストランジスタ１０４を導通状態とすることによってＶinとＶoutを短絡して、出力電圧Ｖoutを可変している。

このとき、バイパストランジスタ１０４のオン抵抗をＭＯＳトランジスタ１００のオン抵抗より大幅に小さくすることで電力損失を抑えている。
LINEAR TECHNOLOGY社 ＬＴＣ３４０８データシート

しかしながら、図３に示す従来の降圧スイッチングレギュレータでは、基準電圧１０９の変化速度が早い場合、図４に示すようにＶout端子の出力電圧にオーバーシュートやアンダーシュートが発生し、出力電圧が安定しないという課題がある。本発明は、上記課題を解決して、安定した出力電圧が得られる降圧スイッチングレギュレータを提供することが出来る。

本発明の降圧スイッチングレギュレータは、第一の基準電圧回路よりも高い基準電圧を発生する第二の基準電圧回路と、誤差増幅器に入力する基準電圧を切り換える選択回路とを設け、バイパスモードにおいては誤差増幅器に第二の基準電圧を入力するようにした。さらに、選択回路は第二の基準電圧から第一の基準電圧へ切り換える時は時間(数百us)をかけて行うようにして、上記課題を解決した。

以上説明したように本発明のスイッチングレギュレータ回路によれば、バイパスモードと通常モード間の移行するときに出力端子に発生するオーバーシュートやアンダーシュートを抑え、安定した出力電圧を得ることが可能となる。

図１は、本発明の降圧スイッチングレギュレータの一実施例を示す回路図である。

スイッチングレギュレータの出力端子ＶOUTの電圧を分圧するブリーダー抵抗Ｒ１およびＲ２と、分圧電圧と基準電圧を比較する誤差増幅器１０７と、誤差増幅器１０７の出力と三角波発生回路１０６の出力からＰＷＭ信号を出力する制御回路１０５と、ＰＷＭ信号でスイッチングされる出力トランジスタ１００および１０１と、出力平滑回路を構成するインダクタ１０２とコンデンサ１０３と、出力端子と電源電圧をバイパスするバイパススイッチであるバイパストランジスタ１０４とで構成される。

本発明のスイッチングレギュレータは、誤差増幅器１０７に入力する基準電圧を、通常の基準電圧を出力する第一の基準電圧回路１０９と、第一の基準電圧よりも高い基準電圧を出力する第二の基準電圧回路２００とを設け、バイパストランジスタ１０４の制御信号に同期して切り換える構成した。

さらに、抵抗２０３と容量２０４とからなる時定数回路を設け、第二の基準電圧からある一定の時間をかけて第一の基準電圧に切り換えるような構成とした。

バイパストランジスタ１０４の制御は、外部から入力するデジタル信号でも良いし、また図３のように比較回路１０８の比較結果から得られた信号であっても良い。

次に回路の動作について説明する。誤差増幅器１０７は非反転入力端子と反転入力端子との間に発生する電位差を増幅する。制御回路１０５は、誤差増幅器１０７の出力信号と三角波発振器２０２の三角波からＭＯＳトランジスタ１００および１０１の制御信号を出力する。ＭＯＳトランジスタ１００は、出力端子ＶOUＴの電圧値が所望の値になるよう制御され、ＭＯＳトランジスタ１００が導通状態にある時はエネルギーが供給され、非導通状態にある時はエネルギーの供給は行われない。従って、ノード２１５の電圧波形はパルス状となる。

ノード２１５のパルス波形は、インダクタ１０２とコンデンサ１０３で構成される平滑回路で平均化され、出力端子ＶOUＴに出力される。ＭＯＳトランジスタ１０１は、ＭＯＳトランジスタ１００が非導通状態にある時に導通し、インダクタ１０２に流れる電流経路が遮断される事がないよう動作する素子である。

出力端子ＶOUＴの出力電圧は、ブリーダー抵抗Ｒ１およびＲ２により分圧され誤差増幅器１０７の反転入力端子に入力される。誤差増幅器１０７の非反転入力端子に入力され基準電圧は、バイパストランジスタ１０４を制御するバイパス信号によって制御されるスイッチ手段であるトランジスタ２０３および２０４によって切り換えられる。

スイッチングレギュレータが、バイパストランジスタ１０４が非導通状態の通常状態にあるときには、トランジスタ２０３は導通状態であり、第一の基準電圧が誤差増幅器１０７の非反転端子に入力される。従って、出力電圧を分圧した電圧が第一の基準電圧と同じになるように、制御回路１０５によって出力電圧が制御される。

次に、出力端子のドライブ能力を必要とするような場合のバイパス状態について説明する。このとき、外部のデジタル信号によってバイパストランジスタ１０４が導通状態となり、出力端子ＶＯＵＴと電源１１１は短絡される。このとき、トランジスタ２０３および２０４はバイパストランジスタ１０４と同じ信号で制御されているので、トランジスタ２０３は非導通状態になり、トランジスタ２０４は導通状態になる。従って、誤差増幅器１０７の非反転端子には第二の基準電圧が入力されることになる。この時、第二の基準電圧の電圧は電源電圧を分圧した電圧よりも高い値に設定して、バイパス状態においてＭＯＳトランジスタ１００が導通状態、ＭＯＳトランジスタ１０１が非導通状態となるように制御する。また、容量２０４の両端の電圧は第二の基準電圧に保持される。

次に、バイパス状態から通常状態に復帰する時の動作を説明する。外部のデジタル信号によってトランジスタ１０４は直ちに非導通状態となる。このとき、トランジスタ２０１も直ちに非導通状態となり、逆にトランジスタ２０２は導通状態になる。ここで、誤差増幅器１０７の非反転入力端子と基準電圧回路の間に抵抗２０３と容量２０４からなる時定数回路が挿入されているので、誤差増幅器１０７の非反転入力端子の電圧は徐々に第一の基準電圧まで低下する。

仮に抵抗２０３が存在しないとすると、トランジスタ２０２が導通状態になった瞬間に容量２０４の電荷は放電され、誤差増幅器１０７の非反転入力端子の電圧は直ちに第一の基準電圧と同電位になる。この時、出力端子ＶＯＵＴの電圧はVDDに近い電圧となっている為、誤差増幅器１０７は出力端子ＶＯＵＴの電圧が過剰に高いレベルにあると判断し、トランジスタ１０１が導通状態になるように制御を行う。トランジスタ１０１が導通状態になると、出力端子ＶＯＵＴからＧＮＤに向って電流が流れる。この時の電流変化の傾きはインダクタ１０２のインダクタンス値をＬ、出力端子ＶＯＵＴの電圧値をＶOUＴとすると、ＶOUＴ／Ｌとなる。この傾きにトランジスタ１０１の導通時間ｔ［ｓ］を掛けると、ｔ［ｓ］間におけるインダクタ１０２の電流変化量が算出できる。一般にインダクタは許容電流値を超える電流が流れると、そのインダクタンス値が急激に減少する特性がある。この現象を一般に磁気飽和と呼ぶ。磁気飽和によるインダクタンス値の激減が、トランジスタ１０１が導通後ある時間を経過して起こる為、バイパス状態から通常状態への復帰動作が行われ、最初にトランジスタ１０１が導通状態になると、トランジスタ１０１を経由して出力端子ＶＯＵＴからＧＮＤへ向う大電流が流れ、容量１０３に蓄えられた電荷は一気に放電されてしまう。容量１０３からの放電は短時間に行われるため、通常状態における出力端子ＶＯＵＴの電圧値である、ＶOUT=α×VREFを更に大きく下回ってしまう。

従って、抵抗２０３を設けることによって容量２０４の電荷を緩やかに放電し、誤差増幅器１０７の非反転入力端子の電圧が緩やかに第一の基準回路まで低下するように構成している。通常状態に入った瞬間から出力端子ＶＯＵＴの電圧値は、誤差増幅器１０７の制御により決定されるので、出力端子ＶＯＵＴの電圧もVDDから緩やかに所定の電圧へ下がっていくことになる。

また抵抗２０３と容量２０４は通常状態において、誤差増幅器１０７の入力に挿入されたローパスフィルターとして機能する事から、第一の基準電圧の急峻な電圧変動を抑え、結果として第一の基準電圧の電圧を変動させた際、出力端子ＶＯＵＴに発生するリンギングを低減する効果がある。

本発明の降圧スイッチングレギュレータの実施例を示す回路図である。 本発明の降圧スイッチングレギュレータの電圧波形図である。 従来の降圧スイッチングレギュレータの回路図である。 従来の降圧スイッチングレギュレータの電圧波形図である。

符号の説明

１０２ インダクタ
１０３ 平滑コンデンサ
１０４ バイパススイッチ
１０５ 制御回路
１０６ 三角波発振回路
１０７ 誤差増幅器
１０８ 比較回路
１０９ 第一の基準電圧回路
１１０ 基準電圧回路
１１１ 電源
２００ 第二の基準電圧回路

Claims (4)

1. 出力電圧を分圧する分圧抵抗と、
   前記分圧抵抗の出力する電圧と基準電圧を比較する誤差増幅器と、
   三角波を発生する三角波発生回路と、
   前記誤差増幅器の出力と前記三角波発生回路の出力を入力する制御回路と、
   前記制御回路の出力で制御される、電源とＧＮＤの間に直列に接続されたＰ型ＭＯＳトランジスタおよびＮ型ＭＯＳトランジスタと、
   前記電源と出力端子の間に接続されたバイパストランジスタからなるスイッチングレギュレータ制御回路において、
   前記基準電圧を発生する回路は、
   第一の基準電圧回路と、
   前記バイパストランジスタと反転同期して前記第一の基準電圧回路を前記誤差増幅器に接続する第一のスイッチ手段と、
   前記第一のスイッチ手段と前記誤差増幅器の間に設けた時定数回路と、
   第二の基準電圧回路と、
   前記バイパストランジスタと同期して前記第二の基準電圧回路を前記誤差増幅器に接続する第二のスイッチ手段と
   からなるスイッチングレギュレータ制御回路。
2. 前記第一の基準電圧回路の電圧は前記第二の基準電圧回路の電圧より低く、前記第一のスイッチ手段が導通状態になった時に、前記誤差増幅器の入力電圧は前記時定数回路によって徐々に低下する請求項１記載のスイッチングレギュレータ制御回路。
3. 前記バイパストランジスタが導通状態において、前記電源に接続された前記Ｐ型ＭＯＳトランジスタが導通状態となるように前記第二の基準電圧回路の電圧を設定した請求項１記載のスイッチングレギュレータ制御回路。
4. 請求項１乃至３のいずれかに記載のスイッチングレギュレータ制御回路と、
   出力平滑回路を構成するインダクタおよびコンデンサとから成るスイッチングレギュレータ。

Images