JP2003037449A

JP2003037449A - 演算増幅器

Info

Publication number: JP2003037449A
Application number: JP2001222507A
Authority: JP
Inventors: Naoaki Nishimura; 直哲西村; Shigetaka Takagi; 茂孝高木; Nobuo Fujii; 信生藤井
Original assignee: Rikogaku Shinkokai
Current assignee: Rikogaku Shinkokai
Priority date: 2001-07-24
Filing date: 2001-07-24
Publication date: 2003-02-07

Abstract

(57)【要約】【課題】回路の安定性を損なうことなく、低消費電流
で高スルーレートな演算増幅器を提供する。【解決手段】位相補償回路１５にキャパシタンスマル
チプライヤを用い、このキャパシタンスマルチプライヤ
１５の倍率を変化させることによって等価的に容量値を
増大して安定性を確保する。入力変化に出力が追随でき
ない場合は、キャパシタンスマルチプライヤ１５の動作
を停止して元の容量値に戻す。位相補償特性制御回路１
６は、キャパシタンスマルチプライヤ１５を構成する電
圧制御電流源のテール電流を変化させることにより倍率
を変更し、あるいは、抵抗がＭＯＳ−ＦＥＴで構成され
る場合、そのゲート電位により抵抗値を変化させること
によって倍率を変更する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、演算増幅器に関
し、詳しくは、キャパシタンスマルチプライヤを用いて
低い消費電力かつ高いスルーレートで動作する演算増幅
器に関する。

【０００２】

【従来の技術】移動体通信機器をはじめとする種々の電
子機器が急速に普及している今日、低消費電力かつ高ス
ルーレートで動作する各種電子回路が強く求められてい
る。このような要求は、以下に述べる演算増幅器におい
ても例外ではない。たとえば、差動対を入力段に用いた
従来の一般的な演算増幅器では、位相補償容量に供給す
ることが可能な電流値が、テール電流によって制限され
るため、出力電圧が単位時間あたりに変化することが可
能な量には上限がある。この上限値は、一般に「スルー
レート」と呼ばれている。

【０００３】従来の演算増幅器において、前記スルーレ
ートを改善するべくテール電流値を大きくすると、消費
電力が増大するという問題が新たに生じる。そこで、こ
のスルーレートを改善するために、テール電流源を備え
ない入力段を用いた回路や、必要に応じてテール電流を
変化させる回路等が種々提案されている。しかしなが
ら、前者の場合にはバイアス回路が新たに必要となるた
め、回路の規模が増大し、後者の場合にはスルーレート
が増加している間は、回路の消費電流が増えるという問
題を有している。

【０００４】図９に従来の演算増幅器の一例を示す。図
９に示される演算増幅器は、現在、最も多用されている
演算増幅器の回路構成であり、初段が電流ミラー回路９
２を負荷とする差動対９１、後段がソース接地回路から
なる増幅器９３で構成され、高い直流利得と優れた同相
電圧除去比、さらに安定な出力電圧の温度ドリフト特性
を得ることができるものである。位相遅れ補償は、増幅
器９３の節点ＡとＢとの間に挿入される容量Ｃ_cと抵抗
Ｒ_sとの直列回路９４により行なわれる。

【０００５】図９の増幅器９３は、電圧利得が充分に大
きく、抵抗Ｒ_sが充分に小さいものとしてこれを無視し
た場合に、図１０（ａ）に示されるような積分器と等価
となる。図１０（ａ）に示される回路に電流Ｉ_Aを流し
込んだとき、出力電圧Ｖ₀の単位時間あたりの変化量ｄ
Ｖ₀／ｄｔは、下記式（１）で表される。

【０００６】

【数１】

【０００７】上記式（１）中、ｄＶ₀／ｄｔは出力電圧
Ｖ₀の単位時間あたりの変化量であり、Ｉ_Aは図１０
（ａ）に示される積分器の回路に流し込んだ電流値であ
り、Ｃ_cは図１０（ａ）に示される増幅器９３の節点Ａ
とＢ（図９参照）との間に挿入された容量である。

【０００８】図９に示される演算増幅器の回路構成で
は、増幅器９３の入力電流Ｉ_Aは、図１０（ｂ）に示さ
れる差動対９１の出力電流と等しくなる。この差動対９
１の出力電流値はテール電流Ｉ_SSに達すると飽和し、こ
のとき、ｄＶ₀／ｄｔは最大値をとる。ｄＶ₀／ｄｔの最
大値をスルーレート（以下、「ＳＲ」という。）と呼
び、このＳＲは下記式（２）で表される。

【０００９】

【数２】

【００１０】上記式（２）中、ＳＲは前記ｄＶ₀／ｄｔ
の最大値を表すスルーレートであり、Ｉ_SSは図１０
（ｂ）に示される差動対９１の出力電流値を表すテール
電流値であり、Ｃ_cは図１０（ａ）に示される増幅器９
３の節点ＡとＢ（図９参照）との間に挿入された容量の
容量値である。

【００１１】図１０（ｂ）に示される差動対９１におけ
る、差動入力電圧Ｖ_idと出力電流Ｉ _Aとの関係、および
差動入力電圧Ｖ_idとトランスコンダクタンスｇｍとの関
係を、それぞれ図１１（ａ）、（ｂ）に示す。図１１
（ａ）に示すように、差動入力電圧Ｖ_idが充分小さいと
きには、差動入力電圧Ｖ_idと出力電流Ｉ_Aが比例関係に
あると近似することができる。ここでは、この状態を
「小信号動作」と呼ぶ。一方、増幅器の出力電圧の変化
量がスルーレートによって制限されているときには、差
動入力電圧Ｖ_idの大きさが下記式（３）で示される値以
上になっており、出力電流Ｉ_Aは一定の値Ｉ_SSをとる。
ここでは、この状態を「大信号動作」と呼ぶ。

【００１２】

【数３】

【００１３】上記式（３）中、Ｉ_SSは図１０（ｂ）に示
される差動対９１の最大出力電流値を表すテール電流値
であり、ｋは前記差動対９１を構成するトランジスタの
トランスコンダクタンスパラメータである。

【００１４】大信号動作においては、入力電圧Ｖ_idの変
化が出力電流Ｉ_Aに全く反映されないため、前記差動対
９１のトランスコンダクタタンスｇｍは零である。した
がって、演算増幅器には負帰還がかかっておらず、電流
Ｉ_SSの値を自由に選ぶことができる。入力電圧Ｖ_idを変
化させたときのトランスコンダクタンスｇｍとの関係は
図１１（ｂ）に示される。

【００１５】このことを利用し、図１０（ｂ）に示され
る差動対９１の入力電圧Ｖ_idまたは出力電流Ｉ_Aの値を
監視することで増幅器９３の出力電圧Ｖ₀の変化量がス
ルーレートに到達したことを検知し、電流Ｉ_SSを増加さ
せてスルーレートを改善する方法が種々提案されてい
る。このようなスルーレート改善が行なわれる従来の演
算増幅器の一例を図１２に示す。図１２は、いわゆる
「アダブティブバイアス法」と称される従来のスルーレ
ート改善法を用いた演算増幅器の回路構成を示す図であ
る。図１２に示される演算増幅器では、検出回路９５で
入力の変化が早いことにより出力が応答できないことを
検出し、位相補償容量Ｃ_cに供給する電流Ｉ_SSを、検出
回路９５を介して出力される電流Ｉ_boostにより強制的
に増加させて高いスルーレートを得ている。このよう
に、スルーレートをｋ倍に改善するには、出力電流Ｉ_SS
をｋ倍に増加する必要があり、したがって、消費電流は
（ｋ−１）Ｉ_SSだけ増加することとなる。

【００１６】ここで、図１２に示される演算増幅器に含
まれる位相補償容量Ｃ_cの容量値を信号に応じて動的に
減少させる場合のスルーレートについて述べる。まず、
小信号動作時の位相補償容量Ｃ_cを、差動対９１のトラ
ンジスタの一方が遮断されて帰還が働いていないときに
一時的にＣ´_c（＜Ｃ_c）に変化させ、またＣ_cに戻す場
合について考える。前記演算増幅器の出力電圧がΔＶだ
け変化するときに必要な電荷の量△Qは、△Q＝Ｃ_cΔＶ
であり、途中、前記位相補償容量Ｃ_cの容量値がＣ´_cに
変化しても一定である。したがって、前記位相補償容量
Ｃ_cに供給される電流が一定値Ｉ_SSならば、前記演算増
幅器の出力電圧の変化に必要な時間△tは下記式（４）
で示され、スルーレートＳＲ＝ΔＶ／Δｔも一定値とな
る。

【００１７】

【数４】

【００１８】上記式（４）中、ΔＱは出力電圧がΔＶだ
け変化するときに必要な電荷の量であり、Ｉ_SSは位相補
償容量Ｃ_cに供給する電流値である。

【００１９】前記スルーレートは、小信号動作時の補償
容量Ｃ_cの値のみで決定され、補償容量Ｃ_cの値を動的に
減少させても改善の効果が得られないことがわかる。こ
のような演算回路の設計時においては、小信号動作時の
前記補償容量Ｃ_cの値を小さく設定すると、前記演算増
幅器の出力電位が変化するのに必要な電荷が少なくなる
のでスルーレートは大きくなるが、小信号動作時の安全
性を充分に確保することが困難となる。

【００２０】前記したように、演算増幅器を用いた回路
では、その安定性を確保するために演算増幅器の内部に
ある程度の補償容量を必要とするが、スルーレートを大
きくするべく補償容量を小さくすると演算増幅器の回路
動作が比較的不安定となり易い。また、前記補償容量に
供給する電流の電流値を増やすと消費電量が増大する。
このように、スルーレートと補償容量との間にはトレー
ドオフの関係があるという問題があった。

【００２１】

【発明が解決しようとする課題】本発明はかかる問題点
を解決するためになされたものであり、本発明の目的
は、回路動作の安定性を損なうことなく、低い消費電力
で高いスルーレートを実現する演算増幅器を提供するこ
とにある。

【００２２】

【課題を解決するための手段】前記課題を解決するため
に本発明は、電流ミラー回路を負荷とする差動対で構成
される入力段と、増幅段と、負帰還時に動作の安定性を
確保するべく容量と抵抗との直列回路とから構成される
位相補償回路からなる演算増幅器において、前記入力段
の差動入力電圧の変化に出力電流が追随しているときに
動作して、前記容量に加えて前記安定性を確保するのに
必要な容量を等価的に増大させ、前記入力段の差動入力
電圧の変化に出力電流が追随しなくなったときに動作を
停止するキャパシタンスマルチプライヤを備えたことを
特徴とする演算増幅器を提供する。（請求項１）

【００２３】前記構成によれば、キャパシタンスマルチ
プライヤを用いて等価的に容量値を増大して安定性を確
保し、入力変化に出力が追随できなくなった場合にキャ
パシタンスマルチブライヤの動作を停止して元の容量値
に戻すことで高スルーレートを実現している。このこと
により、回路の安定性を損なうことなく、低消費電流で
高スルーレートな演算増幅器を提供することができる。

【００２４】また、本発明に係る演算増幅器において、
前記入力段の差動入力電圧の変化に出力電流が追随しな
くなったことを検出して、前記キャパシタンスマルチプ
ライヤの倍率を変更する位相補償特性制御回路を備えて
構成することができる。（請求項２）前記構成によれば、位相補償特性制御回路は、入力段の
差動回路が飽和したことを検出し、キャパシタンスマル
チプライヤの倍率を変更することで簡単に位相補償特性
を変化させることができる。

【００２５】また、本発明に係る演算増幅器において、
前記位相補償特性制御回路が、前記キャパシタンスマル
チプライヤを構成する電圧制御電流源のテール電流を変
化させることにより倍率を変更するように構成すること
ができる。（請求項３）前記構成によれば、電圧制御電流源のテール電流の値を
変化させることでトランスコンダクタンスの値を変化さ
せることができ、トランスコンダクタの値を変化させる
だけで簡単に補償特性を変更できるため、構成する増幅
回路の利得に合わせた最適な補償が可能となる。

【００２６】また、本発明に係る演算増幅器において、
前記遅れ補償特性制御回路が、前記抵抗がＭＯＳ−ＦＥ
Ｔで構成される場合、そのゲート電位により抵抗値を変
化させることにより倍率を変更するように構成してもよ
い。（請求項４）前記構成によれば、抵抗値を変化させるだけで簡単に補
償特性を変更できるため、構成する増幅回路の利得に合
わせた最適な補償が可能となる。

【００２７】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面を参照しながら詳細に説明する。図１は、本
発明に係る演算増幅器の一実施形態を示す回路図であ
る。本発明に係る演算増幅器は、図１に示すように、電
流ミラー回路１２を負荷とする差動対で構成される入力
段１１と、増幅回路１３と、負帰還時に動作の安定性を
確保するために、容量Ｃと抵抗Ｒとからなる直列回路
と、キャパシタンスマルチプライヤからなる位相補償回
路１５とから構成される。

【００２８】すなわち、図１に示される本発明に係る演
算増幅器と図９に示される従来の一例の演算増幅器とを
比較すると、前記両者の節点ＡとＢの間には、位相遅れ
補償のために、図９の従来の演算増幅器においては容量
Ｃ_cと抵抗Ｒ_sとからなる直列回路９４が挿入されている
のに対し、図１に示される本発明に係る演算増幅器にあ
っては、キャパシタンスマルチプライヤを用いた位相補
償回路１５が接続されている。

【００２９】すなわち、本発明に係る演算増幅器に含ま
れるキャパシタンスマルチプライヤは、差動入力段１１
の差動入力電圧の変化に出力電流が追随しているときに
動作して、直列回路として挿入される容量Ｃに加えて安
定性を確保するのに必要な容量を等価的に増大させ、差
動入力段１１の差動入力電圧の変化に出力電流が追随し
なくなったときに動作を停止するものである。

【００３０】図２は、図１に示される本発明に係る演算
増幅器に含まれる、キャパシタンスマルチプライヤを用
いた位相補償回路１５のみを抽出した図である。図２に
おいて、節点Ａから電流Ｉ_Aを流し込んだとき、容量Ｃ
に流れる電流Ｉ₁とキャパシタンスマルチプライヤを構
成する電圧制御電流源（ＶＣＣＳ：ＶｏｌｔａｇｅＣ
ｏｎｔｒｏｌｌｅｄＣｕｒｒｅｎｔＳｏｕｒｃｅ）
が吸い込む電流Ｉ₂は下記式（５）で表される。

【００３１】

【数５】

【００３２】上記式（５）中、Ｉ₁は図２において節点
Ａから電流Ｉ_Aを流し込んだときに容量Ｃに流れる電流
値であり、Ｉ₂はキャパシタンスマルチプライヤを構成
する電圧制御電流源（ＶＣＣＳ）が吸い込む電流値であ
り、ｇｍはＶＣＣＳのトランスコンダクタンスである。

【００３３】また、図２に示される節点ＡとＢとの間の
電圧Ｖ_ABは、下記式（６）で示される。

【００３４】

【数６】

【００３５】上記式（６）中、Ｖ_ABは節点ＡとＢとの間
の電圧値であり、ｓは複素角周波数であり、Ｃは容量Ｃ
の容量値であり、Ｒは抵抗Ｒの抵抗値であり、Ｉ₁は節
点Ａから電流Ｉ_Aを流し込んだとき容量Ｃに流れる電流
値であり、Ａは１＋ｇｍＲ（ｇｍはＶＣＣＳのトランス
コンダクタンス値）である。

【００３６】したがって、上記式（６）より、節点Ａか
らキャパシタンスマルチプライヤを見たときのインピー
ダンスＺ_Aは、下記式（７）で表される。

【００３７】

【数７】

【００３８】上記式（７）中、Ｚ_Aは図２の節点Ａから
キャパシタンスマルチプライヤを見たときのインピーダ
ンスであり、Ｖ_ABは節点ＡとＢとの間の電圧値であり、
Ｉ_Aは図２において節点Ａから電流を流し込んだ電流の
電流値であり、ｓは複素角周波数であり、Ｃは容量Ｃの
容量値であり、Ｒは抵抗Ｒの抵抗値であり、Ｉ₁は節点
Ａから電流Ｉ_Aを流し込んだときに容量Ｃに流れる電流
値であり、Ａは１＋ｇｍＲ（ｇｍはＶＣＣＳのトランス
コンダクタンス値）である。

【００３９】上記式（７）より、本発明に係る増幅器に
含まれるキャパシタンスマルチプライヤを用いた位相補
償回路１５（図２参照）は、容量の値がＡ倍、抵抗の値
が１／Ａ倍の直列素子とみなすことができる。したがっ
て、節点ＡとＢとの間に、位相遅れ補償のために、本発
明に係る演算増幅器に含まれるキャパシタンスマルチプ
ライヤを用いた位相補償回路１５は、前記従来の容量Ｃ
_cと抵抗Ｒ_sとからなる直列回路９４に比べ、１／Ａ倍の
容量で同様の補償を行なうことができる。

【００４０】本発明に係る演算増幅器によれば、前記キ
ャパシタンスマルチプライヤの倍率を変えることで位相
補償の特性を変化させることができる。前記キャパシタ
ンスマルチプライヤの倍率を変えるには、抵抗Ｒまたは
ＶＣＣＳのトランスコンダクタンスｇｍの値を変えれば
よい。ＭＯＳ−ＦＥＴで抵抗Ｒを構成すれば、ゲート電
位により抵抗値を電気的に変化させることができる。ｇ
ｍを変化させるにはキャパシタンスマルチプライヤ１５
を構成するＶＣＣＳのテール電流の値を変化させればよ
い。

【００４１】従来の演算増幅器においては、通常、出力
端子と反転入力端子とを接続して電圧フォロワを構成し
たときでも安定であるように補償される。このため、従
来の演算増幅器で利得が１以上の増幅回路を構成する場
合、このような補償方法によって過補償となり、その結
果、ＧＢ積が小さくなるという欠点があった。一方、本
発明に係る演算増幅器によれば、抵抗Ｒまたはトランス
コンダクタンスｇｍの値を変化させることで、比較的簡
単に補償特性を変更することができるので、構成される
増幅回路の利得に対応させて最適な補償を実現すること
が可能となる。

【００４２】一方、高スルーレート化を実現するために
は、キャパシタンスマルチプライヤの倍率を入力信号に
応じて動的に変化させ、容量Ｃに流れ込む電流を適宜に
増加させることが必要である。ここで、小信号動作時の
前記マルチプライヤの倍率をＡ、スルーレート改善時の
キャパシタンスマルチプライヤ１５（図１、図２参照）
の倍率をＡ´とする。キャパシタンスマルチプライヤに
電流Ｉ_Aを流し込んだとき、キャパシタンスマルチプラ
イヤ両端の電圧における単位時間あたりの変化量がスル
ーレートである。小信号動作時は、容量Ｃに流れ込む電
流Ｉ₁は下記式（８）で示され、スルーレートは下記式
（９）で示される。

【００４３】

【数８】

【００４４】上記式（８）中、Ｉ₁は容量Ｃに流れ込む
電流値であり、Ａは小信号動作時の前記マルチプライヤ
の倍率であり、Ｉ_Aはキャパシタンスマルチプライヤに
流し込んだ電流の電流値である。

【００４５】

【数９】

【００４６】上記式（９）中、ＳＲはスルーレートであ
り、Ｃは容量Ｃの容量値であり、Ａは小信号動作時のキ
ャパシタンスマルチプライヤ１５（図１、図２参照）の
倍率である。

【００４７】一方、キャパシタンスマルチプライヤ１５
の倍率をＡ´（＜Ａ）に変化させると、容量Ｃに流れ込
む電流Ｉ₁がＩ₁＝Ｉ_A／Ａ´となるのでスルーレートは
下記式（１０）に変化し、小信号動作時に比べ、Ａ／Ａ
´（＞１）倍になることがわかる。

【００４８】

【数１０】

【００４９】上記式（１０）中、ＳＲ´はキャパシタン
スマルチプライヤ１５の倍率を、Ａ´（＜Ａ）に変化さ
せたときのスルーレートであり、Ｉ_Aはキャパシタンス
マルチプライヤに流し込んだ電流の電流値であり、Ｃは
容量Ｃ（図１、図２参照）の容量値であり、Ａ´はスル
ーレート改善時のキャパシタンスマルチプライヤ１５
（図１、図２参照）の倍率である。

【００５０】キャパシタンスマルチプライヤの倍率は、
Ａ＝１＋ｇｍＲなのでｇｍとＲのうちで少なくとも一方
が零のとき、Ａ´＝１となり、このときスルーレートＳ
Ｒ´は小信号動作時のＡ倍改善される。

【００５１】以下、本発明に係るキャパシタンスマルチ
プライヤを用いた位相補償回路１５と、従来例の容量Ｃ
_cと抵抗値Ｒ_sとからなる直列回路との比較、および本発
明に係る演算増幅器に従う高スルーレート化の動作確認
について説明する。なお、ここで使用したデバイスパラ
メータは、当該分野で従来公知の２μｍルールＣＭＯＳ
プロセス（レベル２）である。そして、従来例として図
９に示される演算増幅器を、また、本発明に係る実施形
態として図３に示される演算増幅器を使用した。

【００５２】図３は、本発明に係る演算増幅器の他の実
施形態を示す回路図である。図３に示される演算増幅器
は、図１に示される本発明実施形態の演算増幅器に、キ
ャパシタンスマルチプライヤの倍率を変化させる位相補
償特性制御回路１６を付加したものである。図３におい
て、前記キャパシタンスマルチプライヤを用いた位相補
償回路１５は、トランジスタＭ６〜Ｍ９と、容量Ｃと、
抵抗Ｒとから構成される。また、トランジスタＭ１１〜
Ｍ１７は、位相補償特性制御回路１６を構成する。この
位相補償特性制御回路１６は演算増幅器の差動対（差動
入力段）１１が飽和したことを検出し、キャパシタンス
マルチプライヤの倍率を変更するために付加されるもの
である。

【００５３】ここで、前記キャパシタンマルチプライヤ
の倍率変更は、キャパシタンスマルチプライヤを構成す
るＶＣＣＳのトランスコンダクタンスを変化させること
によって行なうものとする。前記スルーレートを改善す
る際には、トランジスタＭ１７がキャパシタンスマルチ
プライヤを構成するＶＣＣＳのテール電流を吸い込み、
ＶＣＣＳのトランスコンダクタンスｇｍを減少させる。
トランジスタＭ１７とＶＣＣＳを構成するトランジスタ
Ｍ６およびＭ７に流れる電流の総和は、常にＩ _SS2＝１
０μＡに保持されるため、スルーレートが改善されると
きでも、消費電力が増加することはない。なお、ここで
は、演算増幅器に含まれるトランジスタＭ１〜Ｍ５は、
従来例、本発明に係る実施形態のいずれにおいても同じ
アスペクト比を有するものとする。

【００５４】各電流源の値と素子値とを、図４の表１に
示す。従来例である図９に示される演算増幅器におい
て、Ｃ_c＝１．３ｐＦおよびＲ_s＝７．７ｋΩとし、電流
源の値は図４の表１の値を用い、２ｐＦの容量負荷を接
続したときに９０°の位相余裕を確保している。また、
図４において、Ｃ＝０．１ｐＦは、Ｒ＝１００ｋΩのと
きの図３に示される本発明に係る実施形態の位相補償回
路の素子であり、従来と同等の周波数特性を得るため
に、キャパシタンスマルチプライヤの倍率を１３倍に設
定したときの値である。

【００５５】図５は、本発明に係る演算増幅器の周波数
特性（周波数ｆと直流利得Ｇとの関係；ｆ−Ｇ）を、従
来の演算増幅器の周波数特性（ｆ−Ｇ）と比較して示す
グラフである。図５において、ａは従来の演算増幅器の
周波数特性であり、ｂは本発明に係る演算増幅器の周波
数特性である。図５から明らかなように、本発明に係る
演算増幅器では、従来の演算増幅器の１／１３倍の容量
で同等の補償が行われている。なお、図５に示される従
来の演算増幅器の周波数特性に対して、本発明に係る演
算増幅器の周波数特性において、直流利得が減少してい
るのは、キャパシタンスマルチプライヤの出力抵抗が差
動対（差動入力段）１１の出力抵抗に並列に接続される
ためである。

【００５６】つぎに、本発明に係る演算増幅器および従
来の演算増幅器を用いてそれぞれの電圧フォロワを構成
し、それらの過渡解析を行なった。そして、本発明に係
る演算増幅器のスルーレートが改善されていることが確
認された。立ち上がりが充分に速い方形波を入力したと
きの本発明に係る演算増幅器の出力波形Ｖ_outを、従来
の演算増幅器のものと比較して図６に示す。図６では、
ａは従来の演算増幅器の出力波形Ｖ_outを示し、ｂは本
発明に係る演算増幅器の出力波形Ｖ_outを示す。図６に
示すように、従来の演算増幅器ではスルーレートが７．
７Ｖ／μｓであるのに対し、本発明に係る演算増幅器で
は立ち上がり、および立ち下がりのいずれの場合にも４
倍以上のスルーレートで改善されることが確認された。

【００５７】図７は、前記の本発明に係る演算増幅器お
よび従来の演算増幅器を用いて構成されたそれぞれの電
圧フォロワに、正弦波を入力したときの出力波形Ｖ_out
を示す。図７において、ａは従来の演算増幅器に正弦波
を入力したときの出力波形Ｖ _outを示し、ｂは本発明に
係る演算増幅器に正弦波を入力したときの出力波形Ｖ_o
_utを示す。図７に示すように、従来の演算増幅器におい
ては入力波形に追従することができず三角波になるのに
対し、本発明に係る演算増幅器では入力波形に追従して
正弦波になっていることが確認された。

【００５８】また、本発明に係る演算増幅器にあって
は、前記のスルーレート改善時において消費電力が変化
しないことが、つぎのようにして確認された。すなわ
ち、本発明に係る演算増幅器について各部分の消費電流
を見積もると、増幅器部分の消費電流が１１０μＡ、キ
ャパシタンスマルチプライヤを構成するＶＣＣＳの消費
電流が１０μＡ、差動対（差動入力段）１１の飽和を検
出する位相補償特性制御回路１６の消費電流が４μＡで
あり、したがって、全体の消費電流Ｉ_Pは１２４μＡと
なる。

【００５９】図８は、本発明に係る演算増幅器における
消費電流の変化を説明するために引用した図である。図
８より、本発明に係る演算増幅器でスルーレートが改善
されたときでも消費電流は一定値１２４μＡとなってい
ることがわかる。

【００６０】

【発明の効果】以上、説明したとおりに構成される本発
明によれば、キャパシタンスマルチプライヤを用いた位
相補償回路により、低消費電力で動作し、かつ高いスル
ーレートを有する演算増幅器を提供することができる。

【００６１】また、本発明に係る演算増幅器は、従来の
演算増幅器における位相遅れ補償に必要な容量を、キャ
パシタンスマルチプライヤを用いることにより等価的に
具現化するものである。このことによって、本発明に係
る演算増幅器で使用される容量値は、従来の演算増幅器
で使用される容量値よりも小さく、したがって、演算増
幅器のチップ面積を大幅に小さくすることが可能であ
る。

【００６２】さらに、本発明に係る演算増幅器は、キャ
パシタンスマルチプライヤの倍率を入力信号に応じて変
化させることで高スルーレートを具現化することが可能
となる。このようにして高スルーレート化を具現化すれ
ば、スルーレートを増加させても消費電流が増加しない
ので、低消費電力化に有利である。

【００６３】そして、トランスコンダクタンスの値、あ
るいは抵抗値を変化させるのみで比較的簡単に補償特性
を変更することができるため、構成される増幅回路の利
得に対応した最適な補償を行なうことが可能となる。

【００６４】なお、本発明に係る演算増幅器に対して行
なわれたシミュレーション結果によれば、従来の演算増
幅器が有する位相補償素子の１／１３倍の容量値で同等
の位相補償を得ることができ、スルーレートが４倍以上
に改善されることが確認された。

【図面の簡単な説明】

【図１】本発明に係る演算増幅器の一実施形態を示す回
路図である。

【図２】図１に示される本発明に係る演算増幅器に含ま
れる位相補償回路の動作を説明するために引用した図で
ある。

【図３】本発明に係る演算増幅器の他の実施形態を示す
回路図である。

【図４】本発明に係る演算増幅器に使用される各電流源
の値と素子値を示す表である。

【図５】本発明に係る演算増幅器の周波数特性を従来例
と対比して示した図である。

【図６】本発明に係る演算増幅器に立ち上がりの充分速
い方形波を入力したときの出力波形を、従来の演算増幅
器のものと比較して示したグラフである。

【図７】本発明に係る演算増幅器に正弦波を入力したと
きの出力波形を、従来の演算増幅器のものと比較して示
したグラフである。

【図８】本発明に係る演算増幅器における消費電流の変
化を説明するために引用した図である。

【図９】従来の演算増幅器の回路構成を説明するために
引用した図である。

【図１０】図９に示される従来の演算増幅器の構成を説
明するために引用した回路図である。

【図１１】従来の演算増幅器の動作を説明するために引
用した図である。図１１（ａ）は、図１０（ｂ）に示さ
れる差動対９１における差動入力電圧Ｖ_idと出力電流Ｉ
_Aとの関係を示すグラフであり、図１１（ｂ）は図１０
（ｂ）に示される差動対９１における差動入力電圧Ｖ_id
とトランスコンダクタンスｇｍとの関係を示すグラフで
ある。

【図１２】従来のスルーレート改善法を用いた演算増幅
器の構成を説明するために引用した回路図である。

【符号の説明】

１１差動入力段（差動対）１２電流ミラー回路１３増幅器１５位相補償回路（キャパシタンスマルチプライヤ）１６位相補償特性制御回路９１差動対９２電流ミラー回路９３増幅器９４容量Ｃ_cと抵抗Ｒ_sとの直列回路９５検出回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者藤井信生東京都目黒区大岡山２−12−１東京工業大学内Ｆターム(参考） 5J090 AA01 AA47 CA36 CA65 FA19 FN10 HA10 HA17 HA25 HA29 KA00 KA02 KA05 KA09 MA05 MA13 SA13 TA01 TA03 TA06 5J092 AA01 AA47 CA36 CA65 FA19 HA10 HA17 HA25 HA29 KA00 KA02 KA05 KA09 MA05 MA13 SA13 TA01 TA03 TA06

Claims

【特許請求の範囲】

【請求項１】差動対で構成される入力段と、電流ミラ
ー回路を負荷とする増幅段と、負帰還時に動作の安定性
を確保するべく容量と抵抗との直列回路とから構成され
る位相補償回路からなる演算増幅器において、前記入力段の差動入力電圧の変化に出力電流が追随して
いるときに動作して、前記容量に加えて前記安定性を確
保するのに必要な容量を等価的に増大させ、前記入力段
の差動入力電圧の変化に出力電流が追随しなくなったと
きに動作を停止するキャパシタンスマルチプライヤを備
えたことを特徴とする演算増幅器。
【請求項２】前記入力段の差動入力電圧の変化に出力
電流が追随しなくなったことを検出して、前記キャパシ
タンスマルチプライヤの倍率を変更する位相補償特性制
御回路を備えたことを特徴とする請求項１に記載の演算
増幅器。
【請求項３】前記位相補償特性制御回路は、前記キャ
パシタンスマルチプライヤを構成する電圧制御電流源の
テール電流を変化させることにより倍率を変更すること
を特徴とする請求項２に記載の演算増幅器。
【請求項４】前記位相補償特性制御回路は、前記抵抗
がＭＯＳ−ＦＥＴで構成される場合、そのゲート電位に
より抵抗値を変化させることによって倍率を変更するこ
とを特徴とする請求項２に記載の演算増幅器。