JP3995927B2 - リニア集積回路に周波数安定度改善のためにラプラス変換零を加える方法および回路 - Google Patents
リニア集積回路に周波数安定度改善のためにラプラス変換零を加える方法および回路 Download PDFInfo
- Publication number
- JP3995927B2 JP3995927B2 JP2001374833A JP2001374833A JP3995927B2 JP 3995927 B2 JP3995927 B2 JP 3995927B2 JP 2001374833 A JP2001374833 A JP 2001374833A JP 2001374833 A JP2001374833 A JP 2001374833A JP 3995927 B2 JP3995927 B2 JP 3995927B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- node
- feedback
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はリニア集積回路にラプラス変換零を加える回路および方法に関し、とくに切換型調整器帰還ループにおいて周波数安定化のためにラプラス変換零を加える回路および方法に関する。
【０００２】
【発明が解決しようとする課題】
リニア集積回路デバイスでは閉ループ負帰還システムを一般に用いている。例えば、切換型電圧調整器では電圧調整のための出力電圧監視に帰還ループを用いる。閉ループシステムで安定性を確保するには、Nyquist規準を満たさなければならない。Nyquist規準によると、閉ループ一巡の位相偏移が利得１で180度以下であればその閉ループは安定である。通常は、帰還ループに補償回路を付加してその帰還ループの位相偏移を変調し、それによって安定性を達成している。
【０００３】
リニア回路の周波数応答は「極」状態と「零」状態の有無で特徴づけることができる。「極」とは利得低下の始まる複素周波数を意味する用語である。一方、「零」とは利得上昇の始まる複素周波数を意味する。複素周波数平面、すなわちｓ平面の左半分の平面にある極および零は正常とみなすことができ、補償が可能である。しかし、複素周波数平面の右半分の平面にある極および零は通常は問題を伴っており操作が困難でありこの発明の対象外である。概略的にいうと、極は−90゜の位相偏移を生じさせ、零は＋90゜の位相偏移を生じさせる。上記左半分の平面における零に対して、その零による位相偏移を極は相殺する。補償つきの閉ループシステムの設計においては、極および零の位置を利得１における位相偏移が180゜を超えないように調整する。
【０００４】
リニア回路では、ダイナミックインピーダンスの大きいノードに小容量コンデンサを配置することによって極を形成する。そのコンデンサを利得段に配置すると、その段の利得がその容量に乗算されて、そのコンデンサの効果が高まる。極の各々にはそれに関連する零が伴う。すなわち、上記利得段のダイナミック抵抗値がある点で上記コンデンサにより達成可能な利得損失を制限するのである。このように、利得低下コンデンサと直列に抵抗器を配置することによって零を形成できる。
【０００５】
慣用の電圧モード切換型調整器は、調整ずみ出力電圧をフィルタ処理して相対的に一定のＤＣ出力電圧を生ずるのに、電圧出力端子にＬＣ回路網を用いる。図１は切換型調整器コントローラ１０およびＬＣ回路１１を含む慣用の切換型調整器の概略図である。切換型調整器コントローラ１０は調整ずみの出力電圧ＶＳＷを出力端子１３、すなわちフィルタずみ出力電圧ＶＯＵＴを生ずるためのＬＣ回路１１に接続した出力端子１３に生ずる。上記出力電圧ＶＯＵＴをコントローラ１０の帰還（ＦＢ）端子１５に戻して帰還制御ループを形成する。このＬＣ回路は各々が各素子に関連づけられる二つの極を備える。帰還制御ループに補償をかけない場合は、ＬＣ回路１１だけでこのシステムに−180゜の位相偏移を生じさせ、その結果ループが不安定になり出力電圧に発振を生じさせる。切換型調整器は調整ずみ出力電圧のフィルタ処理にいずれもＬＣフィルタ回路を用いるので、そのＬＣ回路に起因する二つの極の作用を補償するように切換型調整器の帰還ループに補償をかけなければならない。
【０００６】
切換型調整器における慣用の補償手法はラプラス変換零を生ずる回路を帰還ループに直列に付加する。この零を帰還制御ループに付加してＬＣフィルタ回路の二つの極の一つを相殺し、閉ループの安定性を確保するのである。Yamatake名義の米国特許第5,382,918号は、切換型調整器の周波数補償素子として大きい実効容量と抵抗器との直列回路を形成するように容量倍増演算増幅器を用いることを開示している。また、Berg名義の米国特許第5,514,947号は利得１の周波数の近傍で切換型調整器のループ利得に付加位相を提供する位相進み補償回路を開示している。Berg特許の位相進み補償回路は、切換型調整器の帰還制限ループに帯域制限演算増幅器として具体化した周波数依存性付加駆動用のトランスコンダクタンス増幅器を用いている。これらのアプローチは、いずれも具体化の際に大型化および複雑化を避けられない高性能差動増幅器を必要とするので、問題を伴う。差動増幅器は小型化が通常難しく、しかも動作速度が比較的低い。また、差動増幅器は動作速度を上げようとすると、その動作速度に比例した大きさの電流を要する。上述のYamatake特許およびBerg特許に記載してある補償の手法は閉ループ安定性の達成のために動作速度を犠牲にする必要があるので望ましくない。また、補償回路に用いた演算増幅器はそれ自体を安定性確保のために補償する必要があるので回路の具体化が複雑になる。
【０００７】
図１は切換型調整器の帰還制御ループにおける補償の提供のためのもう一つのアプローチを図解している。図１を参照すると、出力電圧ＶＯＵＴを帰還端子１５に接続するとともに、抵抗器Ｒ１およびＲ２を含む分圧器にさらに接続する。コントローラ１０における帰還制御ループの動作はこの技術分野で周知である。上記分圧器は上記出力電圧ＶＯＵＴを分圧し、その分圧出力ＶＲは誤差増幅器２０で基準電圧ＶＲｅｆと比較される。誤差増幅器２０は電圧ＶＲと基準電圧ＶＲｅｆとの間の差を表す誤差出力信号を生ずる。コントローラ１０の帰還制御ループは、誤差増幅器２０の誤差出力に基づきＶＲがＶＲｅｆに等しくなるように出力電圧ＶＯＵＴを調整する。
【０００８】
図２ａは、図１の切換型調整器を補償なしで用いた場合のループ利得の大きさ対周波数特性を対数目盛で示したグラフである。低い周波数増におけるループ利得を、誤差増幅器に関連する極により初めは小さくする。この利得損失を、やはり誤差増幅器と関連する零によって変形する。次に、高い周波数においては、ＬＣフィルタ回路の双極の効果により、ループ利得に大きい損失を生じ、利得１における位相偏移が180゜以上になるようにする。図１に示した補償なしの切換型調整器の帰還制御ループは利得を大幅に下げない場合は不安定になる。
【０００９】
図１の切換型調整器においては、コンデンサ１８（通常は「零コンデンサ」と呼ぶ）を上記分圧器の抵抗器Ｒ１と並列に接続する。コンデンサ１８は帰還ループ内の零−極対を導入する。零−極対の位置（すなわち周波数）は分圧器の抵抗値およびコンデンサ１８の静電容量で決まる。実際的な抵抗値および容量値を得るために、コンデンサ１８の導入した零および極は互いに近接配置して零がそれと関連する近傍の極により迅速に相殺されるようにする。図２ｂは、零コンデンサ１８を含む図１の切換型電圧調整器のループ利得の大きさ対周波数特性を対数目盛で示す。この例では零コンデンサの作用により利得１近傍で180゜以下の位相増を確保している。しかし、零コンデンサ１８による補償は限られており、利得１では十分な位相余裕を提供できないことが多い。例えば、高い周波数では、零コンデンサは抵抗器Ｒ１の両端子間を短絡し、その結果帰還ループ内の利得損失は零または最小になる。すなわち、コンデンサ１８による補償は高い周波数では有効でない。また、抵抗器Ｒ１およびＲ２が構成する分圧器は通常は利得損失３ｄＢを達成するに留まる。この利得損失３ｄＢはコンデンサ１８の極対零角度周波数比を制限し、したがって単一の零コンデンサ１８の利用により達成可能な補償範囲を制限する。補償範囲がこのように限られるために、図１の切換型調整器の帰還ループは、この調整器の付加インピーダンスが変動する場合に不安定になりやすい。
【００１０】
したがって、効率的に極を消去できる補償回路をリニア回路の帰還ループに設けるのが望ましい。
【００１１】
【課題を解決するための手段】
この発明の一つの側面によると、切換型調整器コントローラ回路は調整ずみの出力電圧に対応する信号を生ずる出力端子と、その調整ずみの出力電圧に対応する第１の電圧を受ける帰還端子とを含む。このコントローラ回路は、上記第１の電圧に対応する帰還電圧を受けるように接続した第１の入力ノードと、基準電圧に接続した第２の入力ノードと、上記帰還電圧と基準電圧との間の差を表す誤差電圧を生ずる誤差出力ノードとを含む誤差増幅器をさらに含む。また、このコントローラ回路は、上記誤差電圧を受ける入力ノードと、その誤差電圧に応答して調整ずみの出力電圧対応の信号を生ずる出力ノードとを含み、その信号を出力端子に導く制御回路を含む。
【００１２】
このコントローラ回路は、周波数安定化のために回路に零を導入する補償回路を含む。この補償回路は上記誤差増幅器の第１の入力ノードとそれ自身により帰還電圧のＤＣ成分を阻止する第１のノードとの間に接続した第１のコンデンサと、上記第１のノードと第２のノードとの間に接続した増幅器と、上記第２のノードと誤差増幅器の第１の入力ノードとの間に接続した第２のコンデンサとを含む。この補償回路は誤差増幅器の上記第１の入力ノードに零を導入する。
【００１３】
もう一つの実施例では、補償回路の第２のコンデンサを上記第２のノードと、加算回路に接続した第３のノードとの間に接続する。この補償回路は、零に対応する電圧と誤差増幅器の誤差電圧とを加算する加算回路の加算ノードに零を導入する。
【００１４】
さらにもう一つの実施例では、上記誤差増幅器が第１の利得段と、加算回路と、第２の利得段とを含む。補償回路の第２のコンデンサを、上記第２のノードと、誤差増幅器の加算回路に接続した加算ノードとの間に接続する。このようにして、補償回路は誤差増幅器の加算ノードに零を導入する。
【００１５】
この発明のもう一つの側面によると、閉ループ帰還システムに含まれる第１の回路に零を導入する補償回路を提供できる。その第１の回路は閉ループ帰還システムのための第１の電圧を発生する第１の端子と、閉ループ帰還システムから第２の電圧を受ける帰還端子とを含む。また、この第１の回路は、上記第２の電圧に対応する帰還電圧を受ける入力ノード、すなわち誤差増幅器に接続した入力ノードを含む。
【００１６】
上記補償回路は、第１の回路の入力ノードとそれ自身で帰還電圧のＤＣ成分を阻止する第１のノードとの間に接続した第１のコンデンサと、上記第１のノードと第２のノードとの間に接続した増幅器と、上記第２のノードと誤差増幅器の加算ノードとの間に接続した第２のコンデンサとを含む。その加算ノードは上記第１の回路の中の誤差増幅器の第１の利得段と第２の利得段との間に配置した加算回路に接続する。
【００１７】
この補償回路は第２のコンデンサの容量を実効的に増大させ、閉ループ帰還システム内の極消去に有効な第１の回路への零を導入する。また、この補償回路により導入された零は広い周波数範囲にわたって有効性を示す。
【００１８】
【発明の実施の態様】
同一の構成部分には全図を通じて同一の参照数字を付けて示した図面を参照して、この発明のいくつかの実施例を次に説明する。
【００１９】
この発明によると、リニア回路またはアナログ回路でラプラス変換零を加える零発生回路は、素子コンデンサと零コンデンサの容量を乗算するための零コンデンサに接続した開ループ増幅器とを含む。この零発生回路はリニア回路において周波数安定性の達成のための極消去に適した広帯域および実効的な零をもたらす。この発明の零発生回路は占有面積が小さく電力効率が高い点で有利である。また、この零発生回路は広い周波数範囲にわたる補償を実現できるように高周波動作が可能である。さらに、この零発生回路は、複数極を伴う切換型電圧調整器ほかの閉ループ帰還システムにおいて、実効的「零」補償を導入し周波数安定性を改善するのに応用できる。
【００２０】
この明細書において、用語「零」および「極」は当業者に周知の意味を有する。より詳細に述べると、「零」はリニア回路の周波数応答の振幅が零になる複素周波数を意味し、「極」はリニア回路の周波数応答の振幅が無限大になる複素周波数である。帰還システムでは、極は利得の低下が始まる周波数を意味し、零は利得の増加が始まる周波数を意味する。
【００２１】
図３はこの発明の一つの実施例による零発生回路内蔵の切換型調整器コントローラを含む調整器の概略図である。切換型調整器コントローラ３３０の回路は零発生回路３１０以外は慣用のものと同じである。切換型調整器３３０は調整ずみの出力電圧ＶＳＷを出力端子３０２に生ずる。この調整ずみの出力電圧ＶＳＷを、ほぼ一定の大きさの出力電圧ＶＯＵＴを生ずるようにＬＣフィルタ回路１１に加える。コントローラ３３０とＬＣフィルタ回路１１とを含む切換型調整器３００は出力電圧ＶＳＷの調整、したがって出力電圧ＶＯＵＴの調整のための閉ループ帰還回路を形成する。ＬＣフィルタ回路からの出力電圧ＶＯＵＴを帰還端子３０４経由でコントローラ３３０に帰還する。通常は、抵抗器Ｒ１およびＲ２から成り分圧器出力ノード３０６に帰還電圧ＶＦＢを生ずる分圧器に出力電圧ＶＯＵＴを加える。この分圧器は出力ノード３０６で基準電圧レベルＶＲｅｆと同等になるまで出力電圧ＶＯＵＴを低下させる。分圧出力である帰還電圧ＶＦＢをコントローラ３３０の制御回路に加える。図３にはコントローラ３３０の制御回路を誤差増幅器３０８および制御論理ブロック３１２を含むものとして図示してある。帰還電圧ＶＦＢを誤差増幅器３０８の反転入力端子に加える。基準電圧ＶＲｅｆは誤差増幅器３０８の非反転入力端子に加える。誤差増幅器３０８の発生した誤差出力は、ノード３０２の調整ずみ出力電圧ＶＳＷの調整のために制御論理ブロック３１２に加える。制御論理ブロック３１２は慣用のものであって数多くの回路構成が可能である。通常は制御論理ブロック３１２は論理制御回路と一つ以上のスイッチングトランジスタとを含む。コントローラ３３０がＰＷＭモードで動作している場合は、制御論理ブロック３１２には誤差出力を受けるＰＷＭ比較器をさらに備えることもできる。図３の概略図はこの発明の原理の図解のために単純化してある。実際の具体的な回路ではコントローラ３３０が追加の端子や特定用途向けの回路などをさらに備えることは当業者には明らかであろう。
【００２２】
切換型調整器３００の帰還ループにおいて、誤差増幅器３０８は関連の極と零とを有する。誤差増幅器３０８の極および零は、この増幅器３０８が高インピーダンスノードを備えるので通常は発生させやすい。しかし、増幅器３０８に二つ以上の極または零を発生させるのは難しい。一方、ＬＣフィルタ回路１１は切換型調整器３００の帰還ループに補償を要する二つの極を導入する。この実施例では、誤差増幅器の発生させる零に加えて切換型調整器３００の帰還ループに零を導入するように零発生回路３１０をコントローラ３３０に内蔵する零発生回路３１０は、切換型調整器３００の帰還システムが周波数安定性のためのNyquist規準を確実に満たすように作用する。
【００２３】
この発明の一つの実施例によると、零発生回路３１０は帰還端子３０４とノード３０６（帰還電圧ＶＦＢ）との間に接続した阻止コンデンサＣＢ、増幅器ＡＺおよび零コンデンサＣＺの直列回路を含む。図３では、抵抗器ＲＺ１をコンデンサＣＢと増幅器ＡＺとの間に、抵抗器ＲＺ２を増幅器ＡＺとコンデンサＣＺとの間にそれぞれ点線で表示した形で回路３１０を示してある。これら抵抗器ＲＺ１およびＲＺ２は図解だけを目的として示したものであって、増幅器ＡＺの等価入力インピーダンスおよび等価出力インピーダンスをそれぞれ表す。これら抵抗器ＲＺ１およびＲＺ２は上述のとおり回路３１０の具体的構成における実際の素子または部品を意味するものではないが、増幅器ＡＺの具体的構成または上記以外の目的の場合は必要に応じて抵抗器を実際に付加することもできる。あとで述べるとおり、増幅器ＡＺの一つの具体例は入力抵抗ＲＺ１を備え、その抵抗ＲＺ１は増幅器ＡＺの初段の利得と組み合わされて図３に示した入力インピーダンスＲＺ１を呈する。
【００２４】
動作の段階で、コンデンサＣＢは帰還端子３０４に出力電圧ＶＯＵＴを受け、その出力電圧ＶＯＵＴのＤＣ成分を阻止する。増幅器ＡＺはコンデンサＣＢ経由で供給される出力電圧ＶＯＵＴのＡＣ成分を増幅して、増幅ずみＡＣ信号を零コンデンサＣＺに加える。増幅器ＡＺによる増幅作用は、コンデンサＣＺの容量を小さくしてもこのフィードバックシステムに実効的零を導入できるようにコンデンサＣＺの容量を実効的に増大させる効果をもたらす。また、増幅器ＡＺによるＡＣ信号増幅は、上記零が広い周波数帯域にわたって有効になるように適用範囲の広い零を導入できる。コンデンサＣＺからの零信号はノード３０６で帰還電圧ＶＦＢと加算され、その加算出力はコントローラ３３０の制御回路に加えられる。図３では、この加算出力を誤差増幅器３０８に加えている。
【００２５】
帰還電圧ＶＦＢから誤差出力（電圧ＶＥＯＵＴと表示）への伝達関数は、Ｒ１≫ＲＺ２、ＡＺ≧１およびｒ≒１の条件の下では次式、すなわち
で与えられる。ここで、ＡＺは増幅器ＡＺの利得、ｓはラプラス変換の複素周波数、ｒは次式、すなわち、
ｒ＝（Ｒ１／Ｒ２）＋１ （式２）
で与えられる。式１から極および零の角周波数が次のとおり得られる。
【００２６】
ωｚ＝１／ＡＺ＊Ｒ１＊ＣＺ （式３）
ωｐ＝１／（Ｒ１／ｒ）＊ＣＺ （式４）
式３から理解されるとおり、コントローラ３３０の分圧器の抵抗器Ｒ１はコンデンサＣＺおよび増幅器ＡＺに帰還システムへの零付加のための抵抗性付加を与える。一方、式４では零発生回路３１０の極の導入のための抵抗性付加の形成に抵抗器Ｒ１およびＲ２の両方を用いているが、抵抗器Ｒ２は極の形成に決定的に重要ではなく、他の実施例では省略できる。抵抗器Ｒ２を省略した場合（すなわち、抵抗器Ｒ２の抵抗値が無限大である場合）は、係数ｒの値は１（式２）となり、極の角周波数ωｐはＲ１の抵抗性付加だけで定まる。
【００２７】
極角周波数（式４）と零角周波数（式３）との比は次式、すなわち
ωｐ／ωｚ＝Ａ Ｚ＊ｒ （式５）
で与えられる。増幅器ＡＺの利得ＡＺを調節することによって、極消去のためのごく有効な広帯域零を切換型調整器３００の帰還システムに発生させることができる。式５を参照すると、「零」増幅なしの慣用の帰還システムでは、すなわち利得ＡＺが１に等しい場合は、極角周波数と零角周波数との比はｒに等しくおよそ２である。一方、零発生回路３１０を備える帰還システムでは、増幅器ＡＺの利得が１０程度の低い値であっても、極角周波数と零角周波数の比を２０にすることができる。すなわち、この発明の零発生回路は、慣用の補償手法による場合よりもずっと広い周波数範囲で零を発生させるのに有効である。
【００２８】
図４は図３の切換型調整器の帰還システムについてのループ利得対周波数特性を対数目盛で示す。図４は、零発生回路３１０が切換型調整器３００の帰還システムに零を導入したことがこの調整器３００のループ利得対周波数特性に及ぼす影響を示す。図４を参照すると、誤差増幅器３０８の極および零は切換型調整器３００の低周波域におけるループ利得を低下させる。周波数ｆ１でＬＣフィルタ回路１１の双極の効果が現れる。高周波数域では、零発生回路３１０の導入した零（「増幅ずみの零」とも呼ぶ）の効果が現れる。増幅ずみの零の効果の始点が双極ＬＣフィルタ回路１１の位置と完全に一致すれば、この増幅ずみの零がそれら二つの極の一方の効果を相殺する。図４に示すとおり、増幅ずみの零の双極の対は、図２ｂに示した慣用の単一零コンデンサ補償回路の場合よりも周波数領域でずっと離れている。回路３１０の零−極対の周波数領域における大きい間隔は補償の最適化またはループ利得のための設計の余裕度を高める。この発明の零発生回路３１０はコンデンサＣＺの零の効果を拡大する。増幅器ＡＺの作用で、広い周波数範囲にわたり効果を表す零を導入できる。したがって、帰還システムにおける零の配置が慣用のシステムの場合のように臨界的ではない。すなわち、零発生回路３１０はコンデンサＣＺの容量値の変動に対して許容度が大きい。これによって、零発生回路３１０は切換調整器３００の総合的性能を改善する。
【００２９】
零発生回路３１０の増幅器ＡＺは開ループ増幅器であり、当業者に周知の慣用の増幅段として実現できる。図５はこの発明の一つの実施例によりＣＭＯＳデバイスを用いて具体化した零発生回路の回路図である。コンデンサＣＢおよびＣＺは任意の慣用の素子で構成でき、この実施例ではＣＭＯＳ素子で構成してある。コンデンサＣＺの容量値は１乃至５ピコファラッドであり、コンデンサＣＢの容量はコンデンサＣＺのそれの約５分の１である。上述のとおり、コンデンサＣＢは入力ノード５２０に供給される出力電圧ＶＯＵＴのＤＣ成分を阻止するように作用する。したがって、コンデンサＣＢのもう一方の端子（ノード５０１）の電圧Ｖ１は出力電圧ＶＯＵＴのＡＣ成分である。この実施例では、増幅器ＡＺはセルフバイアス機能つきの二増幅段利得ブロックとして具体化してある。第１の利得段は、ノード５０１とノード５０５との間に接続した抵抗器ＲＺ１と、電流ミラー抵抗器ＲＺＩでバイアスをかけたＮＭＯＳトランジスタとを含み、その利得によって増幅器ＡＺの実効入力インピーダンスＲＺＩを生ずる。抵抗器ＲＺＩは拡散抵抗器またはポリシリコン抵抗器として具体化できる。この実施例では抵抗器ＲＺＩは抵抗値約４００キロオームの拡散抵抗で構成する。上記第１の利得段の電流ミラーはＰＭＯＳトランジスタ５０２で構成する。トランジスタ５０２のゲート電極は、ドレーン電極（ノード５０５）に基準電流ＩｒｅｆＰを生ずるための基準電圧ＶｒｅｆＰに接続する。トランジスタ５０２のソース電極は電源電圧ＶＤＤを供給するための電源端子５０３に接続する。ＮＭＯＳトランジスタのゲート電極はノード５０１に接続し、ドレーン電極およびソース電極はノード５０５と接地ノード５０９との間に接続する。したがって、トランジスタ５０６は電圧Ｖ１を増幅してノード５０５に出力電圧Ｖ２を生ずる。増幅器ＡＺの第２の利得段は、ＰＭＯＳトランジスタ５０４を含む電流ミラー回路でバイアスをかけたＮＭＯＳトランジスタ５０８を含む。ＰＭＯＳトランジスタ５０４はＰＭＯＳトランジスタ５０２と同様に接続してあり、トランジスタ５０４のドレーン電極（ノード５０７）に基準電流ＩｒｅｆＰを生ずる。ゲート電極をノード５０５に接続したＮＭＯＳトランジスタ５０８は電圧Ｖ２を増幅して出力電圧Ｖ３を出力ノード５０７に生ずる。増幅ずみの電圧Ｖ３は零コンデンサＣＺに供給する。増幅出力電圧Ｖ３および零コンデンサＣＺの作用により、慣用の補償回路による零の導入よりも効果の大きい零を回路出力ノードに導入する。この実施例ではＰＭＯＳトランジスタ５０２および５０４は同じ寸法のもので構成し、ＮＭＯＳトランジスタ５０６および５０８も同様に同じ寸法のもので構成する。一つの実施例では、ＰＭＯＳトランジスタ５０２および５０４の各々を幅１０μm、長さ３μmのものとする。一方、ＮＭＯＳトランジスタ５０６および５０８の各々を幅６μm、長さ２μmのものとする。
【００３０】
この発明の零発生回路は慣用の補償回路では達成不可能な利点を備える。まず、この零発生回路はごく普通の回路部品を用いており具体化が簡単である。零機能に適切な利得および位相の設定に閉ループ増幅器を用いる従来の補償手法と対照的に、この発明の零発生回路は零コンデンサの発生させる零の位置、すなわち配置を変調するだけである。切換型調整器コントローラに応用する場合は、この発明の零発生回路をコントローラ内に既存の分圧器に接続し、コントローラの全体的構成の変形はほとんど必要としない。この発明の回路では、従来技術の場合のように複雑で多大のスペースを要する補償回路を切換型調整器に付加する必要がない。次に、この発明の零発生回路は寸法が小さく、リニア回路に内蔵する際の費用効率が高い。零コンデンサＣＺの容量値が増幅器ＡＺの作用で拡大されるので、小容量のコンデンサでＣＺを構成でき、したがって具体化の際の回路占有面積を小さくできる。ＣＭＯＳデバイスおよび開ループ増幅器ＡＺの利用により、この零発生回路はごく高い周波数で動作できる。さらに、この発明の零発生回路で発生させた零は広い周波数範囲にわたって効果を示し、したがって製造工程における諸変動および付加インピーダンスの変動を許容できる。
【００３１】
上述の実施例では、この零発生回路を内部分圧器つきの固定切換型調整器用のコントローラに含めている。既述のとおり、コントローラ３３０内の分圧器の抵抗器Ｒ１は、実効的零をノード３０６に導入するための零発生回路３１０に抵抗性付加を与えるために用いてある。この発明のもう一つの実施例では、この零発生回路を図６に示した可調整切換型調整器用の切換型調整器コントローラにも含める。図６を参照すると、可調整切換型調整器６００において、抵抗器ＲＥ１およびＲＥ２を含む外部分圧器を出力電圧ＶＯＵＴの分圧に用いている。抵抗器ＲＥ１およびＲＥ２から成る分圧器の出力は、出力電圧ＶＳＷの調整のための帰還回路を構成する帰還端子６０４経由で切換型調整器コントローラ６３０に接続する帰還電圧ＶＦＢを形成する。慣用の切換型調整器コントローラでは、帰還電圧ＶＦＢを誤差増幅器６０８に直接に接続している。しかし、この実施例によると、零発生回路６１０を切換調整器コントローラ６３０内部に備え、可調整切換型調整器６００の帰還システムにおけるＬＣフィルタ回路の双極の補償に有効な零を発生させる。切換型調整器コントローラ６３０では零発生回路６１０を帰還端子６０４とノード６０６、すなわち誤差増幅器６０８の反転入力端子であるノード６０６との間に接続する。零発生回路６１０の構成および動作は上述の回路３１０と同じである。すなわち、コンデンサＣＢが帰還電圧ＶＦＢのＤＣ成分を阻止する一方、増幅器ＡＺがその帰還電圧のＡＣ成分を増幅して増幅出力を零コンデンサＣＺに供給する。可調整切換型調整器の場合は、零発生回路６１０に、零発生回路のコンデンサおよび増幅回路素子と並列に（すなわちノード６０４とノード６０６との間に）接続した抵抗器Ｒ１を備える。抵抗器Ｒ１は、ノード６０６に実効的零を導入する零発生回路６１０に抵抗性の負荷を与えるのに用いる。この実施例では抵抗器Ｒ１の抵抗値は１００キロオームと２００キロオームとの間の値である。一つの実施例では、回路６１０の抵抗器Ｒ１は固定切換型調整器３００の切換型調整器コントローラの分圧器の抵抗器Ｒ１と共通である。すなわち、可調整切換型調整器用のコントローラ６３０は、固定式の切換型調整器用のコントローラ３３０とほぼ同じ回路構成を用いて構成することができ、コントローラ３３０の分圧器の抵抗器Ｒ２がコントローラ６３０におけるノード６０６から除かれていることだけが異なる。零発生器６１０は切換型調整器６００の帰還システムにおける極消去のための広い周波数範囲にわたり有効な零を発生し、この切換型調整器の動作の周波数安定性を確保する。
【００３２】
上述の実施例において、この発明の零発生回路は切換型調整器コントローラの誤差増幅器の入力端子において帰還電圧ＶＦＢと加算される零を発生する。この発明のもう一つの側面によると、上記零を導入する加算ノードは、実効的零補償の達成およびリニア集積回路の周波数安定性の改善のための帰還ループ内の他の位置にすることも可能である。すなわち、図７Ａ乃至図９に示すとおり、この発明の零発生回路を切換型調整器またはそれ以外のリニア回路の中に含める上記以外の構成も可能である。
【００３３】
図７Ａはこの発明による零発生回路を含む切換型調整器の概略図を示す。図７Ａの切換型調整器において、零を導入する加算ノードを誤差増幅器７０８の出力ノードに配置してある。すなわち、零発生回路７１０は零を発生し、この零が誤差増幅器７０８の出力端子でこの増幅器７０８の出力電圧と加算されてノード７１４に誤差出力信号を生ずる。図７Ａの回路構成は誤差増幅回路をバイパスして帰還ループに零を生じさせる利点を有する。ある応用分野では、零発生回路の中の増幅器ＡＺの利得が誤差増幅器を飽和させるほどに大きいことがあり得るので誤差増幅器の入力端子で零を導入するのは望ましくないかもしれない。その場合は、図７Ａの回路構成が好ましい。すなわち、誤差増幅器がバイパスされていて、その増幅器の入力端子でなく出力端子で零が導入されるからである。
【００３４】
図７Ａを参照すると、零発生回路７１０は固定切換型調整器７００用の調整器コントローラ７３０に含めてある。コントローラ７３０は抵抗器Ｒ１およびＲ２で具体化した内部分圧器を含む。分圧器の出力電圧（ノード７０６）が帰還電圧ＶＦＢを構成し、この電圧ＶＦＢはノード７０２における出力電圧ＶＳＷの調整のための帰還ループを形成するように誤差増幅器７０８の反転入力端子に加えられる。調整ずみの出力電圧ＶＳＷをＬＣフィルタ回路１１に加えてほぼ一定の大きさの出力電圧ＶＯＵＴを生ずる。この出力電圧ＶＯＵＴをコントローラ７３０の帰還端子７０４に帰還して閉ループ帰還システムを構成する。
【００３５】
この実施例において、零発生回路７１０を帰還端子７０４とノード７１５との間に接続する。ノード７１５は抵抗器ＲＳ１およびＲＳ２を含む加算回路に接続し、ノード７１４（加算ノードともいう）に加算出力信号を生ずる。零発生回路７１０で発生した零を誤差増幅器７０８からの出力信号と抵抗器ＲＳ１およびＲＳ２経由で加算し、誤差信号を補正する。このようにして、零発生回路７１０は、固定式切換調整器７００の帰還システムの中のＬＣフィルタ回路の双極を補償する実効的零を発生する。
【００３６】
零発生回路７１０は上述の回路３１０および６１０と同様にして具体化できる。帰還端子７０４に接続したコンデンサＣＢを、コントローラ７３０に帰還端子７０４経由で帰還される出力電圧ＶＯＵＴのＤＣ成分の阻止に用いる。コンデンサＣＢに接続した増幅器ＡＺは上記帰還電圧のＡＣ成分を増幅し、増幅出力信号を零コンデンサＣＺに加える。増幅器ＡＺは図５の実施例の場合と同様に具体化できる。零コンデンサＣＺで発生した零を抵抗器ＲＳ１により電圧値に変換する。一方、誤差増幅器７０８の出力信号は抵抗器ＲＳ２により電圧値に変換する。零信号と誤差増幅器出力信号とを加算ノード７１４で加算して誤差出力信号を発生する。誤差出力信号を、ノード７０２の調整ずみ出力電圧ＶＳＷの調整のための制御論理ブロック７１２に加える。
【００３７】
零発生回路７１０では抵抗器ＲＳ１およびＲＳ２の抵抗値がほぼ零に近い小さい値からごく大きい値まで大幅に変動し得る。通常は、抵抗器ＲＳ１は２００キロオームとし、抵抗器ＲＳ２も２００キロオームとする。抵抗器ＲＳ１の抵抗値と抵抗器ＲＳ２の抵抗値の比も零に近い値からごく大きい値まで大幅に変動し得る。通常はＲＳ１／ＲＳ２抵抗値比は１とする。
【００３８】
図７Ａに示した実施例において、零発生回路は、広い周波数範囲にわたって適用可能で帰還システム内のＬＣフィルタ回路の双極の補償に有効な零信号を発生する。また、この零発生回路は、上述の各実施例の零発生回路の利点をすべて保有するとともに、それら実施例には実現不可能な付加的利点をもたらす。この零発生回路の零信号は切換型調整器の誤差増幅器を通過しないので、誤差増幅器入力の飽和の防止など大幅な性能向上を達成できる。
【００３９】
図７Ｂは図７Ａの構成をこの発明のもう一つの実施例により外付け分圧器を用いた可調整切換型調整器に適用したものである。図７Ｂにおいて、図７Ａと共通な構成要素には共通の参照数字を付けて示し、説明を省略する。可調整切換型調整器７５０では零発生回路７１０を帰還電圧ＶＦＢ入力用の帰還端子７０４と加算回路への接続ノード７１５との間に接続する。帰還電圧ＶＦＢは出力電圧ＶＯＵＴの分圧出力電圧であり、抵抗器ＲＥ１およびＲＥ２を含む外付け分圧器で生ずる。上述のとおり、加算回路は抵抗器ＲＳ１およびＲＳ２を含み、ノード７１５の零信号と誤差増幅器７０３からの誤差出力電圧とを加算するように接続してある。切換型調整器コントローラ７８０の中の零発生回路７１０の動作は図７Ａのコントローラ７３０の動作と同じである。コントローラ７８０への分圧器の外付けは零発生回路の動作には何ら影響しない。零発生回路７１０は加算ノードで零を導入し、その零は誤差増幅器７０８からの誤差電圧と加算される。切換型調整器７５０の帰還ループに導入された零は広い周波数範囲にわたって有効である。
【００４０】
図８はこの発明の第２の代替的実施例による零発生回路を含む切換型調整器の概略図である。図８の切換型調整器８００においては、誤差増幅器８０８を二つの利得段（増幅器８２０および８２４）で表示）に分け、零導入用の加算ノードを誤差増幅器のこれら第１の利得段および第２の利得段の間に配置している。すなわち、零発生回路８１０は零を発生し、この零を第１の利得段の出力信号と加算し、その加算出力を第２の利得段でさらに増幅して誤差出力信号を生じている。図８に示す回路構成は後述のとおり多数の利点を備える。
【００４１】
図８を参照すると、零発生回路８１０は固定式切換型調整器８００用の切換型調整器コントローラ８３０に含めてある。抵抗器Ｒ１およびＲ２は帰還ノード８０４への出力電圧ＶＯＵＴの分圧のための内部分圧器である。分圧器の出力電圧（ノード８０６）は帰還電圧ＶＦＢであり、この帰還電圧ＶＦＢは誤差増幅器８０８の反転入力端子に加えられて、ノード８０２の出力電圧の調整のための帰還ループを構成する。調整ずみの出力電圧ＶＳＷはＬＣフィルタ回路１１に加え、ほぼ一定の大きさの出力電圧ＶＯＵＴを発生する。出力電圧ＶＯＵＴを帰還端子８０４からコントローラ８３０に帰還し閉ループ帰還システムを形成する。
【００４２】
上述のとおり、誤差増幅器８０８は増幅器８２０および反転増幅器８２４からそれぞれ成る二つの利得段を含む。この明細書で説明する実施例における切換型調整器コントローラの中の誤差増幅器を出力信号での正しい位相偏移の達成のための回路設計に応じて反転型のものにも非反転型のものにもできることは当業者には認識されよう。誤差増幅器の反転型非反転型の区別はこの発明の原理には重要ではない。誤差増幅器８０８は第１の利得段（増幅器８２０）の出力端子と第２の利得段（増幅器８２４）の入力端子との間に接続した加算回路８２２をさらに含む。
【００４３】
図８に示した構成では零発生回路８１０を分圧器出力ノード８０６と誤差増幅器８０８の加算回路８２２の中の加算ノードとの間に接続する。零発生回路８１０は上述の実施例の場合と同様に構成する。すなわち、零発生回路８１０は、ノード８０６と加算器８２２との間に直列に接続したコンデンサＣ８、増幅器ＡＺおよび零コンデンサＣＺを含む。この零発生回路８１０は切換型調整器８００の帰還ループのための零を上述の実施例の場合と同様の動作により発生する。
【００４４】
切換型調整器コントローラ８３０において、誤差増幅器８０８の増幅器８２０は分圧器から直接に受けた帰還電圧ＶＦＢを基準電圧ＶＲｅｆと比較して誤差信号ＶＥＯＵＴ１を出力端子に生ずる。次に、誤差信号ＶＥＯＵＴ１を零発生回路８１０からの零と加算回路８２２で加算する。加算出力信号を第２の利得段（増幅器８２４）に加えて増幅する。増幅器８２４の出力信号は誤差増幅器８０８の誤差出力信号（ノード８１４）を構成する。この誤差出力信号をノード８０２における調整ずみ出力信号ＶＳＷの調整のための制御論理ブロック８１２に加える。このようにして、零発生回路８１０は固定式切換型調整器８００の帰還システムのＬＣフィルタ回路の双極を補償するのに有効な零を生ずる。
【００４５】
この実施例では、零発生回路８１０からの零は誤差増幅器８０８の第１の利得段をバイパスし、誤差増幅器の加算回路８２２に加えられる。誤差電圧ＶＥＯＵＴ１と加算される零信号を第２の利得段でさらに増幅して誤差増幅器８０８の誤差出力信号を生ずる。図８の零発生回路８１０の構成はいくつかの利点を備える。
【００４６】
まず、図８の構成は誤差増幅器入力における飽和の問題を避けながら高利得で零を発生することを可能にする。上述のとおり、誤差増幅器入力端子で零を導入する実施例では、零信号に対する利得を誤差増幅器の飽和を生じないように慎重に制御する必要がある。一方、図８の構成は零を誤差増幅器の入力端子に導入しないので上記飽和の問題は生じない。
【００４７】
次に、零と誤差電圧ＶＥＯＵＴ１との加算のあとで第２の利得段に加えるので、図８の構成は大きい利得で零を発生できる。図７Ａの構成では零と誤差信号との加算をノード７１４で行う。その場合は加算動作のあとは零の増幅は行われないので零に対する利得は十分でない。これに対して、図８の構成では、加算動作の後続段で増幅を行うので利得を大きくできる。後述のとおり、増幅器８２０は増幅器８２４の入力が加算回路８２２からの加算ずみ信号で飽和しないような利得で出力電圧ＶＥＯＵＴ１を生ずるように設計してある。
【００４８】
さらに、図８の構成では、零発生回路は付加的利得の達成のために誤差増幅器の第２の利得段を用いている。したがって、この零発生回路は、上述の実施例の場合と同様に、抵抗性負荷の形成および付加的利得の達成に抵抗器Ｒ１を用いていない。その結果、図８の回路構成では、零発生回路をコントローラ回路の帰還電圧ノードに直接に接続している。図８の構成は柔軟性がより高く、多様なリニア集積回路に容易に組み入れることができる。例えば、図８には零発生回路８１０を内部抵抗器つきの固定式切換型調整器に含める構成を示しているが、同じ構成を図９に示す抵抗器外付け構成の可調整切換型調整器に適用することもできる。
【００４９】
図９は外付け分圧器を備える可調整切換型調整器９００に零発生回路を適用したこの発明のもう一つの実施例を示す。調整器９００では零発生回路９１０を帰還電圧ＶＦＢ入力用の帰還端子９０４と誤差増幅器９０８の加算回路９２２の中の加算ノードとの間に接続する。零発生回路９１０の動作は図８の零発生回路８１０と同じである。抵抗器ＲＥ１およびＲＥ２から成る分圧器の切換型調整器９３０に対する外付け構成は零発生回路の動作に何ら影響しない。零発生回路９１０は増幅器９２０からの誤差電圧と加算する零を加算ノードに導入する。切換型調整器９００の帰還ループ導入した零は広い周波数範囲にわたって効果を示す。また、零発生回路９１０は利得上昇のための抵抗性付加の形成に内部抵抗器を必要がないので、図６の回路構成の場合のような内部抵抗を用いることなく可調整切換型調整器９００に容易に組み入れることができる。
【００５０】
図８の零発生回路の回路構成は上記以外の応用分野にも適している。図１０はこの発明の一つの実施例による図８の切換型調整器の応用を図解する概略図である。図１０において、切換型調整器コントローラ８３０は帰還電圧ＶＦＢを受けるノード８０６に接続した付加入力端子１００５を備える。入力端子１００５に入力端子１０２１から抵抗器ＲＥ３経由でＤ−Ａ変換器（ＤＡＣ）からの信号を加える。このＤＡＣ信号は帰還電圧ＶＦＢに加えられる。図１０の回路構成による切換型調整器１０００はコンピュータ制御を施した出力電圧を生ずる切換型調整器になる。所望の出力電圧ＶＯＵＴの設定および変更には、コンピュータから入力端子１００５経由で切換型調整器コントローラに信号を送る。
【００５１】
以上要するに、零を導入する加算ノードを帰還ループ内の零付加増幅点に配置することによって、この零増幅回路を帰還電圧ノードに直接に接続でき、リニア集積回路への零発生回路の適用がより容易に可能になる。この零発生回路は、切換型調整器に適用する場合は、外付けまたは内付けの任意の分圧器構成を用いた切換型調整器に適用できる。この回路構成により設計は単純になり具体化に柔軟性を確保できる。
【００５２】
図８に戻ると、切換型調整器８３０は帰還端子８０４と帰還電圧ノード８０６との間に抵抗器Ｒ１と並列に接続した補償コンデンサ８１８を含む。補償コンデンサ８１８は、誤差増幅器８０８の第２の利得段（増幅器８２４）の極の消去のための副次的極の消去の達成を目的とする。コンデンサ８１８はオプションであり、増幅器２４の副次的極の補償に上記以外の方法を用いることもできる。外付け抵抗器による切換型調整器９００などの可調整切換型調整器の場合は、上記副次的極の消去は、図９に示すとおり外部抵抗器ＲＥ１の両端に接続した外付けコンデンサ９１８で達成できる。このコンデンサ９１８もオプションであり、増幅器９２４の副次的な極の補償に上記以外の極消去手段も利用できる。
【００５３】
図８および図９の誤差増幅器８０８および９０８は加算回路８２２を含む任意の慣用の二段誤差増幅器として具体化できる。図１１はこの発明の一つの実施例による図８および図９の誤差増幅器８０８および９０８の具体化に利用可能な誤差増幅器回路を示す。誤差増幅回路１１００は１.２μmＣＭＯＳ製造プロセスを用いて具体化する。図１１において、参照数字の前の表示「ＭＮ」はＮＭＯＳトランジスタを示し、参照数字の前の「ＭＰ」はＰＭＯＳトランジスタを示す。図１１を参照すると、誤差増幅器１１００は第１利得段をカスコード増幅器で構成した二段増幅器である。入力端子ＩＮＮは帰還電圧ＶＦＢを受けるための反転入力端子である。入力端子SOFTSTARTおよびＩＰＰは誤差増幅器に基準電圧ＶＲｅｆを供給する。入力信号SOFTSTARTはＩＰＰと同時並行の基準信号であり、切換型調整器の調整ずみの出力電圧ＶＳＷが立上りで確実に低速度でオンになるように誤差増幅器１１００の立上りに用いる。この切換型調整器コントローラの出力端子はほぼ一定の大きさの調整ずみ出力電圧の発生のためにＬＣフィルタ回路に接続してあるので、コントローラ出力端子の出力電圧が回路立上りで急激に変わると電圧オーバシュートを生ずる。このような電圧オーバシュート状態を防ぐように出力電圧ＶＳＷを低速度でオン状態にするためにSOFTSTART信号を用いる。
【００５４】
トランジスタＭＰ１およびＭＰ２は入力信号SOFTSTARTおよびＩＰＰでアナログＯＲ機能を実現している。トランジスタＭＰ１およびＭＰ２は、ＩＮＮ信号を受けるトランジスタＭＰ３と協動して、入力端子ＩＮＮへの入力信号と入力端子ＩＰＰへの基準信号とを比較する比較回路を構成する。トランジスタＭＮ１およびＭＮ２はこの比較器へのバイアス電流を供給する。比較器の出力信号、すなわち信号ｃｓｃ１およびｃｓｃ２はトランジスタＭＮ２２、ＭＮ２３、ＭＮ３１およびＭＮ３２に加える。これらトランジスタＭＮ２２、ＭＮ２３、ＭＮ３１およびＭＮ３２はトランジスタＭＰ２５およびＭＰ２６と協動して第１の利得段のためのカスコード増幅器を構成する。トランジスタＭＮ２２、ＭＮ２３、ＭＮ３１およびＭＮ３２は、第２利得段への入力の飽和を防ぐように第１利得段利得を減らす交叉接続にしてある。
【００５５】
トランジスタＭＰ２５およびＭＰ２６は第１利得段の差動−シングルエンデット変換器に対して差動素子を構成する。トランジスタＭＰ２５のドレーン電極とトランジスタＭＰ２６のゲート電極との間に接続した抵抗器Ｒ４６は誤差増幅器１１００の中の加算回路として作用する。零発生回路で発生した零（図１１にＺＥＲＯで表示）を抵抗器Ｒ４６の片方の端子に加え、第１利得段の誤差出力電圧ＶＥＯＵＴ１と加算する。トランジスタＭＰ２６は図１１で「ｇａｉｎ」と示した加算出力信号をドレーン電極に生じ、そのｇａｉｎ信号を誤差増幅器１１００の第２の利得段に加える。
【００５６】
トランジスタＭＰ２６で生じたｇａｉｎ信号を増幅器１１００の第２の利得段を構成するトランジスタＭＰ１７のゲート電極に加える。抵抗・コンデンサ（ＲＣ）回路網ＨＳ６をトランジスタＭＰ１７のゲート電極とドレーン電極との間に接続する。このＲＣ回路網は誤差増幅器の極および零をそれぞれ生ずる抵抗器ＲおよびコンデンサＣを含む。図１１に「ｏｕｔ」と示した出力端子から誤差増幅器１１００の誤差出力を生ずる。この実施例において、ＲＣ回路網の抵抗器Ｒは拡散抵抗で構成し、コンデンサＣはＭＯＳコンデンサで構成する。
【００５７】
誤差増幅器１１００には誤差増幅動作の円滑化のために付加的回路素子を含めることができる。例えば、誤差増幅器１１００は誤差増幅動作をオフにするための「ＯＦＦ」信号で制御されるトランジスタＭＮ２４、ＭＮ２５、ＭＮ２６およびＭＮ２７を備える。「ＯＦＦ」信号で制御されるトランジスタＭＰ２８、ＭＰ３０、ＭＰ３１およびＭＰ３２から成る相補トランジスタ組も併せ備える。トランジスタＭＮ１５、ＭＮ２０およびＭＮ２１は誤差増幅器へのバイアス電流供給のための電流ミラー回路を構成する。図１１に示した実施例では誤差増幅器１１００は活性状態ハイ「ｒｅｓｅｔ」信号で制御されるリセットトランジスタＭＰ３４を含む。リセットトランジスタＭＰ３４は、この回路がオン状態になったときＶｄｄ以下の閾値電圧に出力ノード「ｏｕｔ」を引き込むように動作する。このようにして、出力ノードを効率的回路動作のために正しくバイアスする。
【００５８】
図１１に示した具体例では、トランジスタＭＰ３にオフセット電圧を供給するためのオプションのレイアウト特徴を誤差増幅回路１１０に含む。トランジスタＭＰ１、ＭＰ２およびＭＰ３を含む比較回路において、SOFTSTART信号を受けるトランジスタＭＰ２はトランジスタＭＰ１の大きさの半分の大きさを備える。トランジスタＭＰ２の大きさをこのように設定することによって、SOFTSTART信号０ボルトのときトランジスタＭＰ３がわずかにオンになり誤差増幅器がオンになるようなオフセット電圧を生ずる。トランジスタＭＰ３をわずかにオンにすると、SOFTSTART信号のアサートにより誤差増幅器を遅れてオンにする誤差増幅器１１００の正しい立上りが確実になる利点が得られる。
【００５９】
周知のとおり、回路動作の最適化を達成する誤差増幅器１１００の具体化は回路配置ルールおよび手法を適用できる。この実施例では誤差増幅器１１００の中の選ばれたトランジスタ群を誤差増幅器のオフセットの最小化のために回路配置の工程中に整合させる。「トランジスタ整合」配置手法は周知であり、整合すべきトランジスタを指状に組み合わせる手法を通常含む。例えば、トランジスタＡとトランジスタＢとを整合させるには、これら二つのトランジスタの各々を、幅２０μmの二つのトランジスタ部分として描画する。トランジスタＡおよびＢの四つのトランジスタ部分を「ＡＢＢＡ」の形に配置し、トランジスタＡのトランジスタ部をトランジスタＢのトランジスタ部分にボンディングする。この「ＡＢＢＡ」の形状が例示であって、これ以外のトランジスタ整合手法を利用できることはもちろんである。図１１を参照すると、トランジスタＭＰ２５およびＭＰ２６は整合させてあり、ＭＰ１およびＭＰ３も整合させてあり、ＭＮ１およびＭＮ２も、ＭＮ２２、ＭＮ２３、ＭＮ３１およびＭＮ３２もそれぞれ整合させてある。
【００６０】
図７乃至図１０に戻ると、これら図７乃至図１０の各々の零発生回路の増幅器ＡＺは開ループ増幅器であり、周知の利得段として具体化できる。一つの実施例では、図７乃至図１０の零発生回路は図５に示した形に具体化される。図１２はこの発明のもう一つの実施例による零発生回路の回路図である。図１２は性能を高めるように適用できる増幅器ＡＺのもう一つの具体例を図解する。
【００６１】
この実施例において、零発生回路は１.２μmＣＭＯＳプロセスで製造する。図１１の場合と同様に「ＭＰ」はＰＭＯＳトランジスタ、「ＭＮ」はＮＭＯＳトランジスタをそれぞれ表す。図１２を参照すると、零発生回路１２００は阻止コンデンサＣＢとして作用するコンデンサＣ２７と、零コンデンサＣＺとして作用するコンデンサＣ９とを含む。増幅器１２００の増幅器ＡＺはシングルエンデッド−差動変換段、差動増幅段および差動−シングルエンデッド変換段を含む。
【００６２】
シングルエンデッド−差動変換段はトランジスタＭＮ２１と抵抗回路網Ｒ５８、Ｒ６８、Ｒ７４およびＲ７５を含む。このシングルエンデッド−差動変換段は入力信号「ＩＮ」をノード１２０４および１２０６への正極性（＋）および負極性（−）の差動出力信号に変換する。抵抗器Ｒ５０がノード１２０４とトランジスタＭＮ２１のゲート電極との間に形成する帰還経路はノード１２０４の正極性信号をほぼ一定の電圧に保ち、ノード１２０６の負極性信号がトランジスタＭＮ２１のドレーン電極（ノード１２０２）での何らかの変化に強く反応できるようにする。したがって、ノード１２０２に僅かな電圧変動があると、ノード１２０４の正極性電圧の変動は小幅に留まるがノード１２０６の負極性電圧は大幅に変動する。
【００６３】
シングルエンデッド−差動変換段からの差動出力信号をトランジスタＭＮ１５およびＭＮ１６から成る差動増幅器に加える。差動増幅器は動作速度が速くスプリアスな基板雑音を阻止するので図５における単一トランジスタ構成よりもこの差動増幅器による回路構成が有利である。図１２では動作安定化のためにこの差動増幅器にコンデンサＣ５５および抵抗器Ｒ７０を付加している。
【００６４】
最後に差動増幅器からの差動出力信号をトランジスタＭＰ２３の動作によりシングルエンデッド出力信号に逆変換する。このシングルエンデッド出力信号「ｇａｉｎ」（ノード１２０８）は入力信号「ｉｎ」の増幅ずみのＡＣ成分であり、コンデンサＣ９に加えられて図１２に示すとおり出力端子「ＯＵＴ」に零を生ずる。
【００６５】
零発生回路１２００には増幅器の動作の円滑化のために上記以外の補助回路を設けることもできる。例えば、零発生回路１２００にはトランジスタＭＰ２０およびＭＰ２２から成る電流ミラー回路を設けて抵抗器回路網への基準電流を供給している。この実施例では図１２に点線で囲んで示したバイアス帰還回路１２１０を零発生回路１２００にさらに備えている。バイアス帰還回路１２１０は「ｇａｉｎ」ノード（ノード１２０８）の電圧レベルを零発生回路の利得ピーク値が得られる値に保持するように動作する。より詳しくいうと、バイアス帰還回路１２１０は、トランジスタＭＰ２５を通じて「ｇａｉｎ」ノード（ノード１２０８）の電圧レベルを電圧Ｖｄｄよりも低い閾値に維持するように動作する。コンデンサＣ６０は、バイアス帰還回路による零発生回路の動作への影響を避けるために零発生回路１２００中の増幅器に比べてバイアス帰還回路１２１０の動作をずっと低速に保つように設けてある。
【００６６】
バイアス帰還回路１２１０は信号「ＰＯＦＦ」とその成分とを入力信号として受ける。このＰＯＦＦ信号はバイアス帰還回路１２１０の動作モードを「高速」モードまたは「低速」モードにする。ＰＯＦＦ信号のアサート時にはバイアス帰還回路１２１０は高速モードで動作し、増幅器ＡＺを急速に平衡状態にする。ＰＯＦＦ信号のアサート解除時にはバイアス帰還回路は低速動作になりｇａｉｎノード（ノード１２０８）の電圧を調整する。
【００６７】
この実施例において、トランジスタＭＮ１５、ＭＮ１６、ＭＮ２１、ＭＮ２７、ＭＮ２８およびＭＮ３１は予備ガードリング保護つきの形で形成する。この予備ガードリング保護は回路動作の精度を損なう可能性のあるスプリアス基板電流から高利得のトランジスタを保護するためのものである。慣用の諸ガードリング構成を任意に選んで採用できることはもちろんである。図１３はこの発明の実施例による零発生回路１２００に採用できるガードリング構成の例の断面図を示す。すなわち、図１３はＮ＋ソース電極１３３１と、薄いゲート酸化物層によりｐ型基板から分離されたゲート端子１３３６とを含む単一のＮＭＯＳトランジスタの断面図である。ｐ＋拡散領域のリングから成るガードリング構成１３４０でこのＮＭＯＳトランジスタを取り囲む。ガードリンク構成１３４０の長さＬ’は保護すべき長さＬと少なくとも等しくする。長さＬは通常はトランジスタのチャネルからガードリング端までの距離である。ガードリング構成１３４０は基板１３３０内の迷走電流を吸収して、その迷走電流のチャネル領域への到達およびＮＭＯＳトランジスタの動作への悪影響を防止する。この零発生回路１２１０における予備ガードリング保護の採用はオプションである。さらに、図１３に示したガードリング構成は一つの例に留まり、これ以外の構成のガードリング構成を用いて増幅器ＡＺ内の高利得トランジスタを不都合な基板電流から保護することもできる。
【００６８】
この発明の零発生回路の中の増幅器の具体化には図５の増幅回路もそれ以外の慣用の増幅回路も採用できるが、図１２の零発生回路１２００の採用にはいくつかの利点がある。まず、増幅器ＡＺの中に差動増幅器を用いているので基板雑音を消去できる。予備ガードリング構成を併用すると、基板雑音の悪影響はほぼ完全に解消でき増幅器ＡＺの動作精度はずっと高くなる。第２にバイアス帰還回路１２１０を備えているので、零発生回路１２００はプロセスの差異に関わりなく利得最大値を達成できる。図５の回路では、増幅器ＡＺは利得最大値達成のための適正バイアスの発生にＮＭＯＳトランジスタ５０８の出力インピーダンスとＰＭＯＳトランジスタ５０４の出力インピーダンスとの比を利用している。しかし、このトランジスタ間の出力インピーダンス比は製造プロセスの僅かの変動にも影響され、そのために利得が変動して製造時の良品率が下がる。一方、増幅器ＡＺにバイアス帰還回路を用いると、増幅器への適正バイアスが製造プロセスの変動に左右されないので製造時の安定性は高まる。したがって、バイアス帰還回路１２１０付きの零発生回路１２００の採用により利得最大値の実現および良品率の改善を達成できる。
【００６９】
一つの実施例では、図８に示した零発生回路を高効率高周波周期進降切換型調整器（バックコンバータ）の構成に用いる。この発明の零発生回路に組み入れて構成したバックコンバータは周波数５００KHｚ乃至２MHzの範囲で電力変換効率９０％を達成する。この発明の零発生器の上記以外の応用はこの明細書の記載から当業者には自明であろう。
【００７０】
上述の詳細な説明は例示のためのものであって限定を意図するものではない。この発明の技術的範囲を逸脱することなく多数の変形や改変が可能である。例えば、上述の説明ではこの発明の零発生回路を切換型調整器コントローラに組み入れた例を述べたが、この零発生回路は閉ループ帰還システムとして周波数安定性確保のために動作している任意のリニア回路に組み入れ可能である。また、この零発生回路の具体化をＣＭＯＳデバイスによるものとして説明したが、バイポーラデバイスの採用でも同じ周波数安定性を達成できる。さらに、コントローラ３３０の分圧器を二つの抵抗器Ｒ１およびＲ２で構成するものとして説明したが、所望の分圧器出力の発生のために分圧器を構成する抵抗器の数が２以上の任意の数で差し支えないことは当業者には明らかであろう。したがって、この発明の技術的範囲は特許請求の範囲の各請求項の記載によって定められるべきである。
【図面の簡単な説明】
【図１】補償用の零コンデンサを含む慣用の切換型調整器の概略図。
【図２】図２ａは零補償なしの切換型調整器における慣用の帰還システムについてのループ利得対周波数特性図、図２ｂは補償用零コンデンサつきの切換型調整器における帰還システムについてのループ利得対周波数特性図。
【図３】この発明の一つの実施例による零補償回路内蔵の切換型調整器コントローラを含む切換型調整器の概略図。
【図４】図３の切換型調整器の帰還システムについてのループ利得対周波数特性図。
【図５】この発明の一つの実施例によりＣＭＯＳデバイスを用いて具体化した零発生回路の回路図。
【図６】この発明のもう一つの実施例による零発生回路内蔵の切換型調整器コントローラの概略図。
【図７Ａ】この発明の代替的実施例による零発生回路内蔵の切換型調整器コントローラの概略図。
【図７Ｂ】この発明のもう一つの実施例による零発生回路内蔵の切換型調整器コントローラの概略図。
【図８】この発明の第２の代替的実施例による零発生回路内蔵の切換型調整器コントローラの概略図。
【図９】この発明のもう一つの実施例による零発生回路内蔵の切換型調整器コントローラの概略図。
【図１０】この発明の一つの実施例による図８の切換型調整器の応用を図解する概略図。
【図１１Ａ】この発明の一つの実施例による図８および図９の誤差増幅器の具体化に使用可能な誤差増幅器の回路図の左上部分。
【図１１Ｂ】この発明の一つの実施例による図８および図９の誤差増幅器の具体化に使用可能な誤差増幅器の回路図の右上部分。
【図１１Ｃ】この発明の一つの実施例による図８および図９の誤差増幅器の具体化に使用可能な誤差増幅器の回路図の左下部分。
【図１１Ｄ】この発明の一つの実施例による図８および図９の誤差増幅器の具体化に使用可能な誤差増幅器の回路図の右下部分。
【図１２Ａ】この発明の一つの実施例による零発生回路を図解する回路図の左半分。
【図１２Ｂ】この発明の一つの実施例による零発生回路を図解する回路図の右半分。
【図１３】この発明の一つの実施例による図１２の零発生回路で使用可能なガードリング構造の例を示す図。
【符号の説明】
１０、３３０、６３０、
７３０、８３０、９３０ 切換型調整器コントローラ
１１ ＬＣフィルタ回路
１３、３０２ 出力端子
１５、３０４、６０４、
７０４、８０４、９０４ 帰還（ＦＢ）端子
１８ コンデンサ
２０、３０８、７０８、
８０８、９０８ 誤差増幅器
３１０、６１０、７１０、
８１０、９１０ 零発生回路
３００、６００、７００、
７００、８００、９００ 切換型調整器
３０６ 分圧器出力ノード
３１２ 制御論理ブロック
５０２、５０４ ＰＭＯＳトランジスタ
５０６、５０８ ＮＭＯＳトランジスタ
５２０ 入力ノード
５２１ 出力ノード
８２２、９２２ 加算回路
１３３０ ｐ基板
１３３１ Ｎ＋ソース電極
１３３２ Ｎ＋ドレーン電極
１３３６ ゲート電極
１３３４ ゲート酸化膜
１３４０ ガードリング
【発明の属する技術分野】
本発明はリニア集積回路にラプラス変換零を加える回路および方法に関し、とくに切換型調整器帰還ループにおいて周波数安定化のためにラプラス変換零を加える回路および方法に関する。
【０００２】
【発明が解決しようとする課題】
リニア集積回路デバイスでは閉ループ負帰還システムを一般に用いている。例えば、切換型電圧調整器では電圧調整のための出力電圧監視に帰還ループを用いる。閉ループシステムで安定性を確保するには、Nyquist規準を満たさなければならない。Nyquist規準によると、閉ループ一巡の位相偏移が利得１で180度以下であればその閉ループは安定である。通常は、帰還ループに補償回路を付加してその帰還ループの位相偏移を変調し、それによって安定性を達成している。
【０００３】
リニア回路の周波数応答は「極」状態と「零」状態の有無で特徴づけることができる。「極」とは利得低下の始まる複素周波数を意味する用語である。一方、「零」とは利得上昇の始まる複素周波数を意味する。複素周波数平面、すなわちｓ平面の左半分の平面にある極および零は正常とみなすことができ、補償が可能である。しかし、複素周波数平面の右半分の平面にある極および零は通常は問題を伴っており操作が困難でありこの発明の対象外である。概略的にいうと、極は−90゜の位相偏移を生じさせ、零は＋90゜の位相偏移を生じさせる。上記左半分の平面における零に対して、その零による位相偏移を極は相殺する。補償つきの閉ループシステムの設計においては、極および零の位置を利得１における位相偏移が180゜を超えないように調整する。
【０００４】
リニア回路では、ダイナミックインピーダンスの大きいノードに小容量コンデンサを配置することによって極を形成する。そのコンデンサを利得段に配置すると、その段の利得がその容量に乗算されて、そのコンデンサの効果が高まる。極の各々にはそれに関連する零が伴う。すなわち、上記利得段のダイナミック抵抗値がある点で上記コンデンサにより達成可能な利得損失を制限するのである。このように、利得低下コンデンサと直列に抵抗器を配置することによって零を形成できる。
【０００５】
慣用の電圧モード切換型調整器は、調整ずみ出力電圧をフィルタ処理して相対的に一定のＤＣ出力電圧を生ずるのに、電圧出力端子にＬＣ回路網を用いる。図１は切換型調整器コントローラ１０およびＬＣ回路１１を含む慣用の切換型調整器の概略図である。切換型調整器コントローラ１０は調整ずみの出力電圧ＶＳＷを出力端子１３、すなわちフィルタずみ出力電圧ＶＯＵＴを生ずるためのＬＣ回路１１に接続した出力端子１３に生ずる。上記出力電圧ＶＯＵＴをコントローラ１０の帰還（ＦＢ）端子１５に戻して帰還制御ループを形成する。このＬＣ回路は各々が各素子に関連づけられる二つの極を備える。帰還制御ループに補償をかけない場合は、ＬＣ回路１１だけでこのシステムに−180゜の位相偏移を生じさせ、その結果ループが不安定になり出力電圧に発振を生じさせる。切換型調整器は調整ずみ出力電圧のフィルタ処理にいずれもＬＣフィルタ回路を用いるので、そのＬＣ回路に起因する二つの極の作用を補償するように切換型調整器の帰還ループに補償をかけなければならない。
【０００６】
切換型調整器における慣用の補償手法はラプラス変換零を生ずる回路を帰還ループに直列に付加する。この零を帰還制御ループに付加してＬＣフィルタ回路の二つの極の一つを相殺し、閉ループの安定性を確保するのである。Yamatake名義の米国特許第5,382,918号は、切換型調整器の周波数補償素子として大きい実効容量と抵抗器との直列回路を形成するように容量倍増演算増幅器を用いることを開示している。また、Berg名義の米国特許第5,514,947号は利得１の周波数の近傍で切換型調整器のループ利得に付加位相を提供する位相進み補償回路を開示している。Berg特許の位相進み補償回路は、切換型調整器の帰還制限ループに帯域制限演算増幅器として具体化した周波数依存性付加駆動用のトランスコンダクタンス増幅器を用いている。これらのアプローチは、いずれも具体化の際に大型化および複雑化を避けられない高性能差動増幅器を必要とするので、問題を伴う。差動増幅器は小型化が通常難しく、しかも動作速度が比較的低い。また、差動増幅器は動作速度を上げようとすると、その動作速度に比例した大きさの電流を要する。上述のYamatake特許およびBerg特許に記載してある補償の手法は閉ループ安定性の達成のために動作速度を犠牲にする必要があるので望ましくない。また、補償回路に用いた演算増幅器はそれ自体を安定性確保のために補償する必要があるので回路の具体化が複雑になる。
【０００７】
図１は切換型調整器の帰還制御ループにおける補償の提供のためのもう一つのアプローチを図解している。図１を参照すると、出力電圧ＶＯＵＴを帰還端子１５に接続するとともに、抵抗器Ｒ１およびＲ２を含む分圧器にさらに接続する。コントローラ１０における帰還制御ループの動作はこの技術分野で周知である。上記分圧器は上記出力電圧ＶＯＵＴを分圧し、その分圧出力ＶＲは誤差増幅器２０で基準電圧ＶＲｅｆと比較される。誤差増幅器２０は電圧ＶＲと基準電圧ＶＲｅｆとの間の差を表す誤差出力信号を生ずる。コントローラ１０の帰還制御ループは、誤差増幅器２０の誤差出力に基づきＶＲがＶＲｅｆに等しくなるように出力電圧ＶＯＵＴを調整する。
【０００８】
図２ａは、図１の切換型調整器を補償なしで用いた場合のループ利得の大きさ対周波数特性を対数目盛で示したグラフである。低い周波数増におけるループ利得を、誤差増幅器に関連する極により初めは小さくする。この利得損失を、やはり誤差増幅器と関連する零によって変形する。次に、高い周波数においては、ＬＣフィルタ回路の双極の効果により、ループ利得に大きい損失を生じ、利得１における位相偏移が180゜以上になるようにする。図１に示した補償なしの切換型調整器の帰還制御ループは利得を大幅に下げない場合は不安定になる。
【０００９】
図１の切換型調整器においては、コンデンサ１８（通常は「零コンデンサ」と呼ぶ）を上記分圧器の抵抗器Ｒ１と並列に接続する。コンデンサ１８は帰還ループ内の零−極対を導入する。零−極対の位置（すなわち周波数）は分圧器の抵抗値およびコンデンサ１８の静電容量で決まる。実際的な抵抗値および容量値を得るために、コンデンサ１８の導入した零および極は互いに近接配置して零がそれと関連する近傍の極により迅速に相殺されるようにする。図２ｂは、零コンデンサ１８を含む図１の切換型電圧調整器のループ利得の大きさ対周波数特性を対数目盛で示す。この例では零コンデンサの作用により利得１近傍で180゜以下の位相増を確保している。しかし、零コンデンサ１８による補償は限られており、利得１では十分な位相余裕を提供できないことが多い。例えば、高い周波数では、零コンデンサは抵抗器Ｒ１の両端子間を短絡し、その結果帰還ループ内の利得損失は零または最小になる。すなわち、コンデンサ１８による補償は高い周波数では有効でない。また、抵抗器Ｒ１およびＲ２が構成する分圧器は通常は利得損失３ｄＢを達成するに留まる。この利得損失３ｄＢはコンデンサ１８の極対零角度周波数比を制限し、したがって単一の零コンデンサ１８の利用により達成可能な補償範囲を制限する。補償範囲がこのように限られるために、図１の切換型調整器の帰還ループは、この調整器の付加インピーダンスが変動する場合に不安定になりやすい。
【００１０】
したがって、効率的に極を消去できる補償回路をリニア回路の帰還ループに設けるのが望ましい。
【００１１】
【課題を解決するための手段】
この発明の一つの側面によると、切換型調整器コントローラ回路は調整ずみの出力電圧に対応する信号を生ずる出力端子と、その調整ずみの出力電圧に対応する第１の電圧を受ける帰還端子とを含む。このコントローラ回路は、上記第１の電圧に対応する帰還電圧を受けるように接続した第１の入力ノードと、基準電圧に接続した第２の入力ノードと、上記帰還電圧と基準電圧との間の差を表す誤差電圧を生ずる誤差出力ノードとを含む誤差増幅器をさらに含む。また、このコントローラ回路は、上記誤差電圧を受ける入力ノードと、その誤差電圧に応答して調整ずみの出力電圧対応の信号を生ずる出力ノードとを含み、その信号を出力端子に導く制御回路を含む。
【００１２】
このコントローラ回路は、周波数安定化のために回路に零を導入する補償回路を含む。この補償回路は上記誤差増幅器の第１の入力ノードとそれ自身により帰還電圧のＤＣ成分を阻止する第１のノードとの間に接続した第１のコンデンサと、上記第１のノードと第２のノードとの間に接続した増幅器と、上記第２のノードと誤差増幅器の第１の入力ノードとの間に接続した第２のコンデンサとを含む。この補償回路は誤差増幅器の上記第１の入力ノードに零を導入する。
【００１３】
もう一つの実施例では、補償回路の第２のコンデンサを上記第２のノードと、加算回路に接続した第３のノードとの間に接続する。この補償回路は、零に対応する電圧と誤差増幅器の誤差電圧とを加算する加算回路の加算ノードに零を導入する。
【００１４】
さらにもう一つの実施例では、上記誤差増幅器が第１の利得段と、加算回路と、第２の利得段とを含む。補償回路の第２のコンデンサを、上記第２のノードと、誤差増幅器の加算回路に接続した加算ノードとの間に接続する。このようにして、補償回路は誤差増幅器の加算ノードに零を導入する。
【００１５】
この発明のもう一つの側面によると、閉ループ帰還システムに含まれる第１の回路に零を導入する補償回路を提供できる。その第１の回路は閉ループ帰還システムのための第１の電圧を発生する第１の端子と、閉ループ帰還システムから第２の電圧を受ける帰還端子とを含む。また、この第１の回路は、上記第２の電圧に対応する帰還電圧を受ける入力ノード、すなわち誤差増幅器に接続した入力ノードを含む。
【００１６】
上記補償回路は、第１の回路の入力ノードとそれ自身で帰還電圧のＤＣ成分を阻止する第１のノードとの間に接続した第１のコンデンサと、上記第１のノードと第２のノードとの間に接続した増幅器と、上記第２のノードと誤差増幅器の加算ノードとの間に接続した第２のコンデンサとを含む。その加算ノードは上記第１の回路の中の誤差増幅器の第１の利得段と第２の利得段との間に配置した加算回路に接続する。
【００１７】
この補償回路は第２のコンデンサの容量を実効的に増大させ、閉ループ帰還システム内の極消去に有効な第１の回路への零を導入する。また、この補償回路により導入された零は広い周波数範囲にわたって有効性を示す。
【００１８】
【発明の実施の態様】
同一の構成部分には全図を通じて同一の参照数字を付けて示した図面を参照して、この発明のいくつかの実施例を次に説明する。
【００１９】
この発明によると、リニア回路またはアナログ回路でラプラス変換零を加える零発生回路は、素子コンデンサと零コンデンサの容量を乗算するための零コンデンサに接続した開ループ増幅器とを含む。この零発生回路はリニア回路において周波数安定性の達成のための極消去に適した広帯域および実効的な零をもたらす。この発明の零発生回路は占有面積が小さく電力効率が高い点で有利である。また、この零発生回路は広い周波数範囲にわたる補償を実現できるように高周波動作が可能である。さらに、この零発生回路は、複数極を伴う切換型電圧調整器ほかの閉ループ帰還システムにおいて、実効的「零」補償を導入し周波数安定性を改善するのに応用できる。
【００２０】
この明細書において、用語「零」および「極」は当業者に周知の意味を有する。より詳細に述べると、「零」はリニア回路の周波数応答の振幅が零になる複素周波数を意味し、「極」はリニア回路の周波数応答の振幅が無限大になる複素周波数である。帰還システムでは、極は利得の低下が始まる周波数を意味し、零は利得の増加が始まる周波数を意味する。
【００２１】
図３はこの発明の一つの実施例による零発生回路内蔵の切換型調整器コントローラを含む調整器の概略図である。切換型調整器コントローラ３３０の回路は零発生回路３１０以外は慣用のものと同じである。切換型調整器３３０は調整ずみの出力電圧ＶＳＷを出力端子３０２に生ずる。この調整ずみの出力電圧ＶＳＷを、ほぼ一定の大きさの出力電圧ＶＯＵＴを生ずるようにＬＣフィルタ回路１１に加える。コントローラ３３０とＬＣフィルタ回路１１とを含む切換型調整器３００は出力電圧ＶＳＷの調整、したがって出力電圧ＶＯＵＴの調整のための閉ループ帰還回路を形成する。ＬＣフィルタ回路からの出力電圧ＶＯＵＴを帰還端子３０４経由でコントローラ３３０に帰還する。通常は、抵抗器Ｒ１およびＲ２から成り分圧器出力ノード３０６に帰還電圧ＶＦＢを生ずる分圧器に出力電圧ＶＯＵＴを加える。この分圧器は出力ノード３０６で基準電圧レベルＶＲｅｆと同等になるまで出力電圧ＶＯＵＴを低下させる。分圧出力である帰還電圧ＶＦＢをコントローラ３３０の制御回路に加える。図３にはコントローラ３３０の制御回路を誤差増幅器３０８および制御論理ブロック３１２を含むものとして図示してある。帰還電圧ＶＦＢを誤差増幅器３０８の反転入力端子に加える。基準電圧ＶＲｅｆは誤差増幅器３０８の非反転入力端子に加える。誤差増幅器３０８の発生した誤差出力は、ノード３０２の調整ずみ出力電圧ＶＳＷの調整のために制御論理ブロック３１２に加える。制御論理ブロック３１２は慣用のものであって数多くの回路構成が可能である。通常は制御論理ブロック３１２は論理制御回路と一つ以上のスイッチングトランジスタとを含む。コントローラ３３０がＰＷＭモードで動作している場合は、制御論理ブロック３１２には誤差出力を受けるＰＷＭ比較器をさらに備えることもできる。図３の概略図はこの発明の原理の図解のために単純化してある。実際の具体的な回路ではコントローラ３３０が追加の端子や特定用途向けの回路などをさらに備えることは当業者には明らかであろう。
【００２２】
切換型調整器３００の帰還ループにおいて、誤差増幅器３０８は関連の極と零とを有する。誤差増幅器３０８の極および零は、この増幅器３０８が高インピーダンスノードを備えるので通常は発生させやすい。しかし、増幅器３０８に二つ以上の極または零を発生させるのは難しい。一方、ＬＣフィルタ回路１１は切換型調整器３００の帰還ループに補償を要する二つの極を導入する。この実施例では、誤差増幅器の発生させる零に加えて切換型調整器３００の帰還ループに零を導入するように零発生回路３１０をコントローラ３３０に内蔵する零発生回路３１０は、切換型調整器３００の帰還システムが周波数安定性のためのNyquist規準を確実に満たすように作用する。
【００２３】
この発明の一つの実施例によると、零発生回路３１０は帰還端子３０４とノード３０６（帰還電圧ＶＦＢ）との間に接続した阻止コンデンサＣＢ、増幅器ＡＺおよび零コンデンサＣＺの直列回路を含む。図３では、抵抗器ＲＺ１をコンデンサＣＢと増幅器ＡＺとの間に、抵抗器ＲＺ２を増幅器ＡＺとコンデンサＣＺとの間にそれぞれ点線で表示した形で回路３１０を示してある。これら抵抗器ＲＺ１およびＲＺ２は図解だけを目的として示したものであって、増幅器ＡＺの等価入力インピーダンスおよび等価出力インピーダンスをそれぞれ表す。これら抵抗器ＲＺ１およびＲＺ２は上述のとおり回路３１０の具体的構成における実際の素子または部品を意味するものではないが、増幅器ＡＺの具体的構成または上記以外の目的の場合は必要に応じて抵抗器を実際に付加することもできる。あとで述べるとおり、増幅器ＡＺの一つの具体例は入力抵抗ＲＺ１を備え、その抵抗ＲＺ１は増幅器ＡＺの初段の利得と組み合わされて図３に示した入力インピーダンスＲＺ１を呈する。
【００２４】
動作の段階で、コンデンサＣＢは帰還端子３０４に出力電圧ＶＯＵＴを受け、その出力電圧ＶＯＵＴのＤＣ成分を阻止する。増幅器ＡＺはコンデンサＣＢ経由で供給される出力電圧ＶＯＵＴのＡＣ成分を増幅して、増幅ずみＡＣ信号を零コンデンサＣＺに加える。増幅器ＡＺによる増幅作用は、コンデンサＣＺの容量を小さくしてもこのフィードバックシステムに実効的零を導入できるようにコンデンサＣＺの容量を実効的に増大させる効果をもたらす。また、増幅器ＡＺによるＡＣ信号増幅は、上記零が広い周波数帯域にわたって有効になるように適用範囲の広い零を導入できる。コンデンサＣＺからの零信号はノード３０６で帰還電圧ＶＦＢと加算され、その加算出力はコントローラ３３０の制御回路に加えられる。図３では、この加算出力を誤差増幅器３０８に加えている。
【００２５】
帰還電圧ＶＦＢから誤差出力（電圧ＶＥＯＵＴと表示）への伝達関数は、Ｒ１≫ＲＺ２、ＡＺ≧１およびｒ≒１の条件の下では次式、すなわち
ｒ＝（Ｒ１／Ｒ２）＋１ （式２）
で与えられる。式１から極および零の角周波数が次のとおり得られる。
【００２６】
ωｚ＝１／ＡＺ＊Ｒ１＊ＣＺ （式３）
ωｐ＝１／（Ｒ１／ｒ）＊ＣＺ （式４）
式３から理解されるとおり、コントローラ３３０の分圧器の抵抗器Ｒ１はコンデンサＣＺおよび増幅器ＡＺに帰還システムへの零付加のための抵抗性付加を与える。一方、式４では零発生回路３１０の極の導入のための抵抗性付加の形成に抵抗器Ｒ１およびＲ２の両方を用いているが、抵抗器Ｒ２は極の形成に決定的に重要ではなく、他の実施例では省略できる。抵抗器Ｒ２を省略した場合（すなわち、抵抗器Ｒ２の抵抗値が無限大である場合）は、係数ｒの値は１（式２）となり、極の角周波数ωｐはＲ１の抵抗性付加だけで定まる。
【００２７】
極角周波数（式４）と零角周波数（式３）との比は次式、すなわち
ωｐ／ωｚ＝Ａ Ｚ＊ｒ （式５）
で与えられる。増幅器ＡＺの利得ＡＺを調節することによって、極消去のためのごく有効な広帯域零を切換型調整器３００の帰還システムに発生させることができる。式５を参照すると、「零」増幅なしの慣用の帰還システムでは、すなわち利得ＡＺが１に等しい場合は、極角周波数と零角周波数との比はｒに等しくおよそ２である。一方、零発生回路３１０を備える帰還システムでは、増幅器ＡＺの利得が１０程度の低い値であっても、極角周波数と零角周波数の比を２０にすることができる。すなわち、この発明の零発生回路は、慣用の補償手法による場合よりもずっと広い周波数範囲で零を発生させるのに有効である。
【００２８】
図４は図３の切換型調整器の帰還システムについてのループ利得対周波数特性を対数目盛で示す。図４は、零発生回路３１０が切換型調整器３００の帰還システムに零を導入したことがこの調整器３００のループ利得対周波数特性に及ぼす影響を示す。図４を参照すると、誤差増幅器３０８の極および零は切換型調整器３００の低周波域におけるループ利得を低下させる。周波数ｆ１でＬＣフィルタ回路１１の双極の効果が現れる。高周波数域では、零発生回路３１０の導入した零（「増幅ずみの零」とも呼ぶ）の効果が現れる。増幅ずみの零の効果の始点が双極ＬＣフィルタ回路１１の位置と完全に一致すれば、この増幅ずみの零がそれら二つの極の一方の効果を相殺する。図４に示すとおり、増幅ずみの零の双極の対は、図２ｂに示した慣用の単一零コンデンサ補償回路の場合よりも周波数領域でずっと離れている。回路３１０の零−極対の周波数領域における大きい間隔は補償の最適化またはループ利得のための設計の余裕度を高める。この発明の零発生回路３１０はコンデンサＣＺの零の効果を拡大する。増幅器ＡＺの作用で、広い周波数範囲にわたり効果を表す零を導入できる。したがって、帰還システムにおける零の配置が慣用のシステムの場合のように臨界的ではない。すなわち、零発生回路３１０はコンデンサＣＺの容量値の変動に対して許容度が大きい。これによって、零発生回路３１０は切換調整器３００の総合的性能を改善する。
【００２９】
零発生回路３１０の増幅器ＡＺは開ループ増幅器であり、当業者に周知の慣用の増幅段として実現できる。図５はこの発明の一つの実施例によりＣＭＯＳデバイスを用いて具体化した零発生回路の回路図である。コンデンサＣＢおよびＣＺは任意の慣用の素子で構成でき、この実施例ではＣＭＯＳ素子で構成してある。コンデンサＣＺの容量値は１乃至５ピコファラッドであり、コンデンサＣＢの容量はコンデンサＣＺのそれの約５分の１である。上述のとおり、コンデンサＣＢは入力ノード５２０に供給される出力電圧ＶＯＵＴのＤＣ成分を阻止するように作用する。したがって、コンデンサＣＢのもう一方の端子（ノード５０１）の電圧Ｖ１は出力電圧ＶＯＵＴのＡＣ成分である。この実施例では、増幅器ＡＺはセルフバイアス機能つきの二増幅段利得ブロックとして具体化してある。第１の利得段は、ノード５０１とノード５０５との間に接続した抵抗器ＲＺ１と、電流ミラー抵抗器ＲＺＩでバイアスをかけたＮＭＯＳトランジスタとを含み、その利得によって増幅器ＡＺの実効入力インピーダンスＲＺＩを生ずる。抵抗器ＲＺＩは拡散抵抗器またはポリシリコン抵抗器として具体化できる。この実施例では抵抗器ＲＺＩは抵抗値約４００キロオームの拡散抵抗で構成する。上記第１の利得段の電流ミラーはＰＭＯＳトランジスタ５０２で構成する。トランジスタ５０２のゲート電極は、ドレーン電極（ノード５０５）に基準電流ＩｒｅｆＰを生ずるための基準電圧ＶｒｅｆＰに接続する。トランジスタ５０２のソース電極は電源電圧ＶＤＤを供給するための電源端子５０３に接続する。ＮＭＯＳトランジスタのゲート電極はノード５０１に接続し、ドレーン電極およびソース電極はノード５０５と接地ノード５０９との間に接続する。したがって、トランジスタ５０６は電圧Ｖ１を増幅してノード５０５に出力電圧Ｖ２を生ずる。増幅器ＡＺの第２の利得段は、ＰＭＯＳトランジスタ５０４を含む電流ミラー回路でバイアスをかけたＮＭＯＳトランジスタ５０８を含む。ＰＭＯＳトランジスタ５０４はＰＭＯＳトランジスタ５０２と同様に接続してあり、トランジスタ５０４のドレーン電極（ノード５０７）に基準電流ＩｒｅｆＰを生ずる。ゲート電極をノード５０５に接続したＮＭＯＳトランジスタ５０８は電圧Ｖ２を増幅して出力電圧Ｖ３を出力ノード５０７に生ずる。増幅ずみの電圧Ｖ３は零コンデンサＣＺに供給する。増幅出力電圧Ｖ３および零コンデンサＣＺの作用により、慣用の補償回路による零の導入よりも効果の大きい零を回路出力ノードに導入する。この実施例ではＰＭＯＳトランジスタ５０２および５０４は同じ寸法のもので構成し、ＮＭＯＳトランジスタ５０６および５０８も同様に同じ寸法のもので構成する。一つの実施例では、ＰＭＯＳトランジスタ５０２および５０４の各々を幅１０μm、長さ３μmのものとする。一方、ＮＭＯＳトランジスタ５０６および５０８の各々を幅６μm、長さ２μmのものとする。
【００３０】
この発明の零発生回路は慣用の補償回路では達成不可能な利点を備える。まず、この零発生回路はごく普通の回路部品を用いており具体化が簡単である。零機能に適切な利得および位相の設定に閉ループ増幅器を用いる従来の補償手法と対照的に、この発明の零発生回路は零コンデンサの発生させる零の位置、すなわち配置を変調するだけである。切換型調整器コントローラに応用する場合は、この発明の零発生回路をコントローラ内に既存の分圧器に接続し、コントローラの全体的構成の変形はほとんど必要としない。この発明の回路では、従来技術の場合のように複雑で多大のスペースを要する補償回路を切換型調整器に付加する必要がない。次に、この発明の零発生回路は寸法が小さく、リニア回路に内蔵する際の費用効率が高い。零コンデンサＣＺの容量値が増幅器ＡＺの作用で拡大されるので、小容量のコンデンサでＣＺを構成でき、したがって具体化の際の回路占有面積を小さくできる。ＣＭＯＳデバイスおよび開ループ増幅器ＡＺの利用により、この零発生回路はごく高い周波数で動作できる。さらに、この発明の零発生回路で発生させた零は広い周波数範囲にわたって効果を示し、したがって製造工程における諸変動および付加インピーダンスの変動を許容できる。
【００３１】
上述の実施例では、この零発生回路を内部分圧器つきの固定切換型調整器用のコントローラに含めている。既述のとおり、コントローラ３３０内の分圧器の抵抗器Ｒ１は、実効的零をノード３０６に導入するための零発生回路３１０に抵抗性付加を与えるために用いてある。この発明のもう一つの実施例では、この零発生回路を図６に示した可調整切換型調整器用の切換型調整器コントローラにも含める。図６を参照すると、可調整切換型調整器６００において、抵抗器ＲＥ１およびＲＥ２を含む外部分圧器を出力電圧ＶＯＵＴの分圧に用いている。抵抗器ＲＥ１およびＲＥ２から成る分圧器の出力は、出力電圧ＶＳＷの調整のための帰還回路を構成する帰還端子６０４経由で切換型調整器コントローラ６３０に接続する帰還電圧ＶＦＢを形成する。慣用の切換型調整器コントローラでは、帰還電圧ＶＦＢを誤差増幅器６０８に直接に接続している。しかし、この実施例によると、零発生回路６１０を切換調整器コントローラ６３０内部に備え、可調整切換型調整器６００の帰還システムにおけるＬＣフィルタ回路の双極の補償に有効な零を発生させる。切換型調整器コントローラ６３０では零発生回路６１０を帰還端子６０４とノード６０６、すなわち誤差増幅器６０８の反転入力端子であるノード６０６との間に接続する。零発生回路６１０の構成および動作は上述の回路３１０と同じである。すなわち、コンデンサＣＢが帰還電圧ＶＦＢのＤＣ成分を阻止する一方、増幅器ＡＺがその帰還電圧のＡＣ成分を増幅して増幅出力を零コンデンサＣＺに供給する。可調整切換型調整器の場合は、零発生回路６１０に、零発生回路のコンデンサおよび増幅回路素子と並列に（すなわちノード６０４とノード６０６との間に）接続した抵抗器Ｒ１を備える。抵抗器Ｒ１は、ノード６０６に実効的零を導入する零発生回路６１０に抵抗性の負荷を与えるのに用いる。この実施例では抵抗器Ｒ１の抵抗値は１００キロオームと２００キロオームとの間の値である。一つの実施例では、回路６１０の抵抗器Ｒ１は固定切換型調整器３００の切換型調整器コントローラの分圧器の抵抗器Ｒ１と共通である。すなわち、可調整切換型調整器用のコントローラ６３０は、固定式の切換型調整器用のコントローラ３３０とほぼ同じ回路構成を用いて構成することができ、コントローラ３３０の分圧器の抵抗器Ｒ２がコントローラ６３０におけるノード６０６から除かれていることだけが異なる。零発生器６１０は切換型調整器６００の帰還システムにおける極消去のための広い周波数範囲にわたり有効な零を発生し、この切換型調整器の動作の周波数安定性を確保する。
【００３２】
上述の実施例において、この発明の零発生回路は切換型調整器コントローラの誤差増幅器の入力端子において帰還電圧ＶＦＢと加算される零を発生する。この発明のもう一つの側面によると、上記零を導入する加算ノードは、実効的零補償の達成およびリニア集積回路の周波数安定性の改善のための帰還ループ内の他の位置にすることも可能である。すなわち、図７Ａ乃至図９に示すとおり、この発明の零発生回路を切換型調整器またはそれ以外のリニア回路の中に含める上記以外の構成も可能である。
【００３３】
図７Ａはこの発明による零発生回路を含む切換型調整器の概略図を示す。図７Ａの切換型調整器において、零を導入する加算ノードを誤差増幅器７０８の出力ノードに配置してある。すなわち、零発生回路７１０は零を発生し、この零が誤差増幅器７０８の出力端子でこの増幅器７０８の出力電圧と加算されてノード７１４に誤差出力信号を生ずる。図７Ａの回路構成は誤差増幅回路をバイパスして帰還ループに零を生じさせる利点を有する。ある応用分野では、零発生回路の中の増幅器ＡＺの利得が誤差増幅器を飽和させるほどに大きいことがあり得るので誤差増幅器の入力端子で零を導入するのは望ましくないかもしれない。その場合は、図７Ａの回路構成が好ましい。すなわち、誤差増幅器がバイパスされていて、その増幅器の入力端子でなく出力端子で零が導入されるからである。
【００３４】
図７Ａを参照すると、零発生回路７１０は固定切換型調整器７００用の調整器コントローラ７３０に含めてある。コントローラ７３０は抵抗器Ｒ１およびＲ２で具体化した内部分圧器を含む。分圧器の出力電圧（ノード７０６）が帰還電圧ＶＦＢを構成し、この電圧ＶＦＢはノード７０２における出力電圧ＶＳＷの調整のための帰還ループを形成するように誤差増幅器７０８の反転入力端子に加えられる。調整ずみの出力電圧ＶＳＷをＬＣフィルタ回路１１に加えてほぼ一定の大きさの出力電圧ＶＯＵＴを生ずる。この出力電圧ＶＯＵＴをコントローラ７３０の帰還端子７０４に帰還して閉ループ帰還システムを構成する。
【００３５】
この実施例において、零発生回路７１０を帰還端子７０４とノード７１５との間に接続する。ノード７１５は抵抗器ＲＳ１およびＲＳ２を含む加算回路に接続し、ノード７１４（加算ノードともいう）に加算出力信号を生ずる。零発生回路７１０で発生した零を誤差増幅器７０８からの出力信号と抵抗器ＲＳ１およびＲＳ２経由で加算し、誤差信号を補正する。このようにして、零発生回路７１０は、固定式切換調整器７００の帰還システムの中のＬＣフィルタ回路の双極を補償する実効的零を発生する。
【００３６】
零発生回路７１０は上述の回路３１０および６１０と同様にして具体化できる。帰還端子７０４に接続したコンデンサＣＢを、コントローラ７３０に帰還端子７０４経由で帰還される出力電圧ＶＯＵＴのＤＣ成分の阻止に用いる。コンデンサＣＢに接続した増幅器ＡＺは上記帰還電圧のＡＣ成分を増幅し、増幅出力信号を零コンデンサＣＺに加える。増幅器ＡＺは図５の実施例の場合と同様に具体化できる。零コンデンサＣＺで発生した零を抵抗器ＲＳ１により電圧値に変換する。一方、誤差増幅器７０８の出力信号は抵抗器ＲＳ２により電圧値に変換する。零信号と誤差増幅器出力信号とを加算ノード７１４で加算して誤差出力信号を発生する。誤差出力信号を、ノード７０２の調整ずみ出力電圧ＶＳＷの調整のための制御論理ブロック７１２に加える。
【００３７】
零発生回路７１０では抵抗器ＲＳ１およびＲＳ２の抵抗値がほぼ零に近い小さい値からごく大きい値まで大幅に変動し得る。通常は、抵抗器ＲＳ１は２００キロオームとし、抵抗器ＲＳ２も２００キロオームとする。抵抗器ＲＳ１の抵抗値と抵抗器ＲＳ２の抵抗値の比も零に近い値からごく大きい値まで大幅に変動し得る。通常はＲＳ１／ＲＳ２抵抗値比は１とする。
【００３８】
図７Ａに示した実施例において、零発生回路は、広い周波数範囲にわたって適用可能で帰還システム内のＬＣフィルタ回路の双極の補償に有効な零信号を発生する。また、この零発生回路は、上述の各実施例の零発生回路の利点をすべて保有するとともに、それら実施例には実現不可能な付加的利点をもたらす。この零発生回路の零信号は切換型調整器の誤差増幅器を通過しないので、誤差増幅器入力の飽和の防止など大幅な性能向上を達成できる。
【００３９】
図７Ｂは図７Ａの構成をこの発明のもう一つの実施例により外付け分圧器を用いた可調整切換型調整器に適用したものである。図７Ｂにおいて、図７Ａと共通な構成要素には共通の参照数字を付けて示し、説明を省略する。可調整切換型調整器７５０では零発生回路７１０を帰還電圧ＶＦＢ入力用の帰還端子７０４と加算回路への接続ノード７１５との間に接続する。帰還電圧ＶＦＢは出力電圧ＶＯＵＴの分圧出力電圧であり、抵抗器ＲＥ１およびＲＥ２を含む外付け分圧器で生ずる。上述のとおり、加算回路は抵抗器ＲＳ１およびＲＳ２を含み、ノード７１５の零信号と誤差増幅器７０３からの誤差出力電圧とを加算するように接続してある。切換型調整器コントローラ７８０の中の零発生回路７１０の動作は図７Ａのコントローラ７３０の動作と同じである。コントローラ７８０への分圧器の外付けは零発生回路の動作には何ら影響しない。零発生回路７１０は加算ノードで零を導入し、その零は誤差増幅器７０８からの誤差電圧と加算される。切換型調整器７５０の帰還ループに導入された零は広い周波数範囲にわたって有効である。
【００４０】
図８はこの発明の第２の代替的実施例による零発生回路を含む切換型調整器の概略図である。図８の切換型調整器８００においては、誤差増幅器８０８を二つの利得段（増幅器８２０および８２４）で表示）に分け、零導入用の加算ノードを誤差増幅器のこれら第１の利得段および第２の利得段の間に配置している。すなわち、零発生回路８１０は零を発生し、この零を第１の利得段の出力信号と加算し、その加算出力を第２の利得段でさらに増幅して誤差出力信号を生じている。図８に示す回路構成は後述のとおり多数の利点を備える。
【００４１】
図８を参照すると、零発生回路８１０は固定式切換型調整器８００用の切換型調整器コントローラ８３０に含めてある。抵抗器Ｒ１およびＲ２は帰還ノード８０４への出力電圧ＶＯＵＴの分圧のための内部分圧器である。分圧器の出力電圧（ノード８０６）は帰還電圧ＶＦＢであり、この帰還電圧ＶＦＢは誤差増幅器８０８の反転入力端子に加えられて、ノード８０２の出力電圧の調整のための帰還ループを構成する。調整ずみの出力電圧ＶＳＷはＬＣフィルタ回路１１に加え、ほぼ一定の大きさの出力電圧ＶＯＵＴを発生する。出力電圧ＶＯＵＴを帰還端子８０４からコントローラ８３０に帰還し閉ループ帰還システムを形成する。
【００４２】
上述のとおり、誤差増幅器８０８は増幅器８２０および反転増幅器８２４からそれぞれ成る二つの利得段を含む。この明細書で説明する実施例における切換型調整器コントローラの中の誤差増幅器を出力信号での正しい位相偏移の達成のための回路設計に応じて反転型のものにも非反転型のものにもできることは当業者には認識されよう。誤差増幅器の反転型非反転型の区別はこの発明の原理には重要ではない。誤差増幅器８０８は第１の利得段（増幅器８２０）の出力端子と第２の利得段（増幅器８２４）の入力端子との間に接続した加算回路８２２をさらに含む。
【００４３】
図８に示した構成では零発生回路８１０を分圧器出力ノード８０６と誤差増幅器８０８の加算回路８２２の中の加算ノードとの間に接続する。零発生回路８１０は上述の実施例の場合と同様に構成する。すなわち、零発生回路８１０は、ノード８０６と加算器８２２との間に直列に接続したコンデンサＣ８、増幅器ＡＺおよび零コンデンサＣＺを含む。この零発生回路８１０は切換型調整器８００の帰還ループのための零を上述の実施例の場合と同様の動作により発生する。
【００４４】
切換型調整器コントローラ８３０において、誤差増幅器８０８の増幅器８２０は分圧器から直接に受けた帰還電圧ＶＦＢを基準電圧ＶＲｅｆと比較して誤差信号ＶＥＯＵＴ１を出力端子に生ずる。次に、誤差信号ＶＥＯＵＴ１を零発生回路８１０からの零と加算回路８２２で加算する。加算出力信号を第２の利得段（増幅器８２４）に加えて増幅する。増幅器８２４の出力信号は誤差増幅器８０８の誤差出力信号（ノード８１４）を構成する。この誤差出力信号をノード８０２における調整ずみ出力信号ＶＳＷの調整のための制御論理ブロック８１２に加える。このようにして、零発生回路８１０は固定式切換型調整器８００の帰還システムのＬＣフィルタ回路の双極を補償するのに有効な零を生ずる。
【００４５】
この実施例では、零発生回路８１０からの零は誤差増幅器８０８の第１の利得段をバイパスし、誤差増幅器の加算回路８２２に加えられる。誤差電圧ＶＥＯＵＴ１と加算される零信号を第２の利得段でさらに増幅して誤差増幅器８０８の誤差出力信号を生ずる。図８の零発生回路８１０の構成はいくつかの利点を備える。
【００４６】
まず、図８の構成は誤差増幅器入力における飽和の問題を避けながら高利得で零を発生することを可能にする。上述のとおり、誤差増幅器入力端子で零を導入する実施例では、零信号に対する利得を誤差増幅器の飽和を生じないように慎重に制御する必要がある。一方、図８の構成は零を誤差増幅器の入力端子に導入しないので上記飽和の問題は生じない。
【００４７】
次に、零と誤差電圧ＶＥＯＵＴ１との加算のあとで第２の利得段に加えるので、図８の構成は大きい利得で零を発生できる。図７Ａの構成では零と誤差信号との加算をノード７１４で行う。その場合は加算動作のあとは零の増幅は行われないので零に対する利得は十分でない。これに対して、図８の構成では、加算動作の後続段で増幅を行うので利得を大きくできる。後述のとおり、増幅器８２０は増幅器８２４の入力が加算回路８２２からの加算ずみ信号で飽和しないような利得で出力電圧ＶＥＯＵＴ１を生ずるように設計してある。
【００４８】
さらに、図８の構成では、零発生回路は付加的利得の達成のために誤差増幅器の第２の利得段を用いている。したがって、この零発生回路は、上述の実施例の場合と同様に、抵抗性負荷の形成および付加的利得の達成に抵抗器Ｒ１を用いていない。その結果、図８の回路構成では、零発生回路をコントローラ回路の帰還電圧ノードに直接に接続している。図８の構成は柔軟性がより高く、多様なリニア集積回路に容易に組み入れることができる。例えば、図８には零発生回路８１０を内部抵抗器つきの固定式切換型調整器に含める構成を示しているが、同じ構成を図９に示す抵抗器外付け構成の可調整切換型調整器に適用することもできる。
【００４９】
図９は外付け分圧器を備える可調整切換型調整器９００に零発生回路を適用したこの発明のもう一つの実施例を示す。調整器９００では零発生回路９１０を帰還電圧ＶＦＢ入力用の帰還端子９０４と誤差増幅器９０８の加算回路９２２の中の加算ノードとの間に接続する。零発生回路９１０の動作は図８の零発生回路８１０と同じである。抵抗器ＲＥ１およびＲＥ２から成る分圧器の切換型調整器９３０に対する外付け構成は零発生回路の動作に何ら影響しない。零発生回路９１０は増幅器９２０からの誤差電圧と加算する零を加算ノードに導入する。切換型調整器９００の帰還ループ導入した零は広い周波数範囲にわたって効果を示す。また、零発生回路９１０は利得上昇のための抵抗性付加の形成に内部抵抗器を必要がないので、図６の回路構成の場合のような内部抵抗を用いることなく可調整切換型調整器９００に容易に組み入れることができる。
【００５０】
図８の零発生回路の回路構成は上記以外の応用分野にも適している。図１０はこの発明の一つの実施例による図８の切換型調整器の応用を図解する概略図である。図１０において、切換型調整器コントローラ８３０は帰還電圧ＶＦＢを受けるノード８０６に接続した付加入力端子１００５を備える。入力端子１００５に入力端子１０２１から抵抗器ＲＥ３経由でＤ−Ａ変換器（ＤＡＣ）からの信号を加える。このＤＡＣ信号は帰還電圧ＶＦＢに加えられる。図１０の回路構成による切換型調整器１０００はコンピュータ制御を施した出力電圧を生ずる切換型調整器になる。所望の出力電圧ＶＯＵＴの設定および変更には、コンピュータから入力端子１００５経由で切換型調整器コントローラに信号を送る。
【００５１】
以上要するに、零を導入する加算ノードを帰還ループ内の零付加増幅点に配置することによって、この零増幅回路を帰還電圧ノードに直接に接続でき、リニア集積回路への零発生回路の適用がより容易に可能になる。この零発生回路は、切換型調整器に適用する場合は、外付けまたは内付けの任意の分圧器構成を用いた切換型調整器に適用できる。この回路構成により設計は単純になり具体化に柔軟性を確保できる。
【００５２】
図８に戻ると、切換型調整器８３０は帰還端子８０４と帰還電圧ノード８０６との間に抵抗器Ｒ１と並列に接続した補償コンデンサ８１８を含む。補償コンデンサ８１８は、誤差増幅器８０８の第２の利得段（増幅器８２４）の極の消去のための副次的極の消去の達成を目的とする。コンデンサ８１８はオプションであり、増幅器２４の副次的極の補償に上記以外の方法を用いることもできる。外付け抵抗器による切換型調整器９００などの可調整切換型調整器の場合は、上記副次的極の消去は、図９に示すとおり外部抵抗器ＲＥ１の両端に接続した外付けコンデンサ９１８で達成できる。このコンデンサ９１８もオプションであり、増幅器９２４の副次的な極の補償に上記以外の極消去手段も利用できる。
【００５３】
図８および図９の誤差増幅器８０８および９０８は加算回路８２２を含む任意の慣用の二段誤差増幅器として具体化できる。図１１はこの発明の一つの実施例による図８および図９の誤差増幅器８０８および９０８の具体化に利用可能な誤差増幅器回路を示す。誤差増幅回路１１００は１.２μmＣＭＯＳ製造プロセスを用いて具体化する。図１１において、参照数字の前の表示「ＭＮ」はＮＭＯＳトランジスタを示し、参照数字の前の「ＭＰ」はＰＭＯＳトランジスタを示す。図１１を参照すると、誤差増幅器１１００は第１利得段をカスコード増幅器で構成した二段増幅器である。入力端子ＩＮＮは帰還電圧ＶＦＢを受けるための反転入力端子である。入力端子SOFTSTARTおよびＩＰＰは誤差増幅器に基準電圧ＶＲｅｆを供給する。入力信号SOFTSTARTはＩＰＰと同時並行の基準信号であり、切換型調整器の調整ずみの出力電圧ＶＳＷが立上りで確実に低速度でオンになるように誤差増幅器１１００の立上りに用いる。この切換型調整器コントローラの出力端子はほぼ一定の大きさの調整ずみ出力電圧の発生のためにＬＣフィルタ回路に接続してあるので、コントローラ出力端子の出力電圧が回路立上りで急激に変わると電圧オーバシュートを生ずる。このような電圧オーバシュート状態を防ぐように出力電圧ＶＳＷを低速度でオン状態にするためにSOFTSTART信号を用いる。
【００５４】
トランジスタＭＰ１およびＭＰ２は入力信号SOFTSTARTおよびＩＰＰでアナログＯＲ機能を実現している。トランジスタＭＰ１およびＭＰ２は、ＩＮＮ信号を受けるトランジスタＭＰ３と協動して、入力端子ＩＮＮへの入力信号と入力端子ＩＰＰへの基準信号とを比較する比較回路を構成する。トランジスタＭＮ１およびＭＮ２はこの比較器へのバイアス電流を供給する。比較器の出力信号、すなわち信号ｃｓｃ１およびｃｓｃ２はトランジスタＭＮ２２、ＭＮ２３、ＭＮ３１およびＭＮ３２に加える。これらトランジスタＭＮ２２、ＭＮ２３、ＭＮ３１およびＭＮ３２はトランジスタＭＰ２５およびＭＰ２６と協動して第１の利得段のためのカスコード増幅器を構成する。トランジスタＭＮ２２、ＭＮ２３、ＭＮ３１およびＭＮ３２は、第２利得段への入力の飽和を防ぐように第１利得段利得を減らす交叉接続にしてある。
【００５５】
トランジスタＭＰ２５およびＭＰ２６は第１利得段の差動−シングルエンデット変換器に対して差動素子を構成する。トランジスタＭＰ２５のドレーン電極とトランジスタＭＰ２６のゲート電極との間に接続した抵抗器Ｒ４６は誤差増幅器１１００の中の加算回路として作用する。零発生回路で発生した零（図１１にＺＥＲＯで表示）を抵抗器Ｒ４６の片方の端子に加え、第１利得段の誤差出力電圧ＶＥＯＵＴ１と加算する。トランジスタＭＰ２６は図１１で「ｇａｉｎ」と示した加算出力信号をドレーン電極に生じ、そのｇａｉｎ信号を誤差増幅器１１００の第２の利得段に加える。
【００５６】
トランジスタＭＰ２６で生じたｇａｉｎ信号を増幅器１１００の第２の利得段を構成するトランジスタＭＰ１７のゲート電極に加える。抵抗・コンデンサ（ＲＣ）回路網ＨＳ６をトランジスタＭＰ１７のゲート電極とドレーン電極との間に接続する。このＲＣ回路網は誤差増幅器の極および零をそれぞれ生ずる抵抗器ＲおよびコンデンサＣを含む。図１１に「ｏｕｔ」と示した出力端子から誤差増幅器１１００の誤差出力を生ずる。この実施例において、ＲＣ回路網の抵抗器Ｒは拡散抵抗で構成し、コンデンサＣはＭＯＳコンデンサで構成する。
【００５７】
誤差増幅器１１００には誤差増幅動作の円滑化のために付加的回路素子を含めることができる。例えば、誤差増幅器１１００は誤差増幅動作をオフにするための「ＯＦＦ」信号で制御されるトランジスタＭＮ２４、ＭＮ２５、ＭＮ２６およびＭＮ２７を備える。「ＯＦＦ」信号で制御されるトランジスタＭＰ２８、ＭＰ３０、ＭＰ３１およびＭＰ３２から成る相補トランジスタ組も併せ備える。トランジスタＭＮ１５、ＭＮ２０およびＭＮ２１は誤差増幅器へのバイアス電流供給のための電流ミラー回路を構成する。図１１に示した実施例では誤差増幅器１１００は活性状態ハイ「ｒｅｓｅｔ」信号で制御されるリセットトランジスタＭＰ３４を含む。リセットトランジスタＭＰ３４は、この回路がオン状態になったときＶｄｄ以下の閾値電圧に出力ノード「ｏｕｔ」を引き込むように動作する。このようにして、出力ノードを効率的回路動作のために正しくバイアスする。
【００５８】
図１１に示した具体例では、トランジスタＭＰ３にオフセット電圧を供給するためのオプションのレイアウト特徴を誤差増幅回路１１０に含む。トランジスタＭＰ１、ＭＰ２およびＭＰ３を含む比較回路において、SOFTSTART信号を受けるトランジスタＭＰ２はトランジスタＭＰ１の大きさの半分の大きさを備える。トランジスタＭＰ２の大きさをこのように設定することによって、SOFTSTART信号０ボルトのときトランジスタＭＰ３がわずかにオンになり誤差増幅器がオンになるようなオフセット電圧を生ずる。トランジスタＭＰ３をわずかにオンにすると、SOFTSTART信号のアサートにより誤差増幅器を遅れてオンにする誤差増幅器１１００の正しい立上りが確実になる利点が得られる。
【００５９】
周知のとおり、回路動作の最適化を達成する誤差増幅器１１００の具体化は回路配置ルールおよび手法を適用できる。この実施例では誤差増幅器１１００の中の選ばれたトランジスタ群を誤差増幅器のオフセットの最小化のために回路配置の工程中に整合させる。「トランジスタ整合」配置手法は周知であり、整合すべきトランジスタを指状に組み合わせる手法を通常含む。例えば、トランジスタＡとトランジスタＢとを整合させるには、これら二つのトランジスタの各々を、幅２０μmの二つのトランジスタ部分として描画する。トランジスタＡおよびＢの四つのトランジスタ部分を「ＡＢＢＡ」の形に配置し、トランジスタＡのトランジスタ部をトランジスタＢのトランジスタ部分にボンディングする。この「ＡＢＢＡ」の形状が例示であって、これ以外のトランジスタ整合手法を利用できることはもちろんである。図１１を参照すると、トランジスタＭＰ２５およびＭＰ２６は整合させてあり、ＭＰ１およびＭＰ３も整合させてあり、ＭＮ１およびＭＮ２も、ＭＮ２２、ＭＮ２３、ＭＮ３１およびＭＮ３２もそれぞれ整合させてある。
【００６０】
図７乃至図１０に戻ると、これら図７乃至図１０の各々の零発生回路の増幅器ＡＺは開ループ増幅器であり、周知の利得段として具体化できる。一つの実施例では、図７乃至図１０の零発生回路は図５に示した形に具体化される。図１２はこの発明のもう一つの実施例による零発生回路の回路図である。図１２は性能を高めるように適用できる増幅器ＡＺのもう一つの具体例を図解する。
【００６１】
この実施例において、零発生回路は１.２μmＣＭＯＳプロセスで製造する。図１１の場合と同様に「ＭＰ」はＰＭＯＳトランジスタ、「ＭＮ」はＮＭＯＳトランジスタをそれぞれ表す。図１２を参照すると、零発生回路１２００は阻止コンデンサＣＢとして作用するコンデンサＣ２７と、零コンデンサＣＺとして作用するコンデンサＣ９とを含む。増幅器１２００の増幅器ＡＺはシングルエンデッド−差動変換段、差動増幅段および差動−シングルエンデッド変換段を含む。
【００６２】
シングルエンデッド−差動変換段はトランジスタＭＮ２１と抵抗回路網Ｒ５８、Ｒ６８、Ｒ７４およびＲ７５を含む。このシングルエンデッド−差動変換段は入力信号「ＩＮ」をノード１２０４および１２０６への正極性（＋）および負極性（−）の差動出力信号に変換する。抵抗器Ｒ５０がノード１２０４とトランジスタＭＮ２１のゲート電極との間に形成する帰還経路はノード１２０４の正極性信号をほぼ一定の電圧に保ち、ノード１２０６の負極性信号がトランジスタＭＮ２１のドレーン電極（ノード１２０２）での何らかの変化に強く反応できるようにする。したがって、ノード１２０２に僅かな電圧変動があると、ノード１２０４の正極性電圧の変動は小幅に留まるがノード１２０６の負極性電圧は大幅に変動する。
【００６３】
シングルエンデッド−差動変換段からの差動出力信号をトランジスタＭＮ１５およびＭＮ１６から成る差動増幅器に加える。差動増幅器は動作速度が速くスプリアスな基板雑音を阻止するので図５における単一トランジスタ構成よりもこの差動増幅器による回路構成が有利である。図１２では動作安定化のためにこの差動増幅器にコンデンサＣ５５および抵抗器Ｒ７０を付加している。
【００６４】
最後に差動増幅器からの差動出力信号をトランジスタＭＰ２３の動作によりシングルエンデッド出力信号に逆変換する。このシングルエンデッド出力信号「ｇａｉｎ」（ノード１２０８）は入力信号「ｉｎ」の増幅ずみのＡＣ成分であり、コンデンサＣ９に加えられて図１２に示すとおり出力端子「ＯＵＴ」に零を生ずる。
【００６５】
零発生回路１２００には増幅器の動作の円滑化のために上記以外の補助回路を設けることもできる。例えば、零発生回路１２００にはトランジスタＭＰ２０およびＭＰ２２から成る電流ミラー回路を設けて抵抗器回路網への基準電流を供給している。この実施例では図１２に点線で囲んで示したバイアス帰還回路１２１０を零発生回路１２００にさらに備えている。バイアス帰還回路１２１０は「ｇａｉｎ」ノード（ノード１２０８）の電圧レベルを零発生回路の利得ピーク値が得られる値に保持するように動作する。より詳しくいうと、バイアス帰還回路１２１０は、トランジスタＭＰ２５を通じて「ｇａｉｎ」ノード（ノード１２０８）の電圧レベルを電圧Ｖｄｄよりも低い閾値に維持するように動作する。コンデンサＣ６０は、バイアス帰還回路による零発生回路の動作への影響を避けるために零発生回路１２００中の増幅器に比べてバイアス帰還回路１２１０の動作をずっと低速に保つように設けてある。
【００６６】
バイアス帰還回路１２１０は信号「ＰＯＦＦ」とその成分とを入力信号として受ける。このＰＯＦＦ信号はバイアス帰還回路１２１０の動作モードを「高速」モードまたは「低速」モードにする。ＰＯＦＦ信号のアサート時にはバイアス帰還回路１２１０は高速モードで動作し、増幅器ＡＺを急速に平衡状態にする。ＰＯＦＦ信号のアサート解除時にはバイアス帰還回路は低速動作になりｇａｉｎノード（ノード１２０８）の電圧を調整する。
【００６７】
この実施例において、トランジスタＭＮ１５、ＭＮ１６、ＭＮ２１、ＭＮ２７、ＭＮ２８およびＭＮ３１は予備ガードリング保護つきの形で形成する。この予備ガードリング保護は回路動作の精度を損なう可能性のあるスプリアス基板電流から高利得のトランジスタを保護するためのものである。慣用の諸ガードリング構成を任意に選んで採用できることはもちろんである。図１３はこの発明の実施例による零発生回路１２００に採用できるガードリング構成の例の断面図を示す。すなわち、図１３はＮ＋ソース電極１３３１と、薄いゲート酸化物層によりｐ型基板から分離されたゲート端子１３３６とを含む単一のＮＭＯＳトランジスタの断面図である。ｐ＋拡散領域のリングから成るガードリング構成１３４０でこのＮＭＯＳトランジスタを取り囲む。ガードリンク構成１３４０の長さＬ’は保護すべき長さＬと少なくとも等しくする。長さＬは通常はトランジスタのチャネルからガードリング端までの距離である。ガードリング構成１３４０は基板１３３０内の迷走電流を吸収して、その迷走電流のチャネル領域への到達およびＮＭＯＳトランジスタの動作への悪影響を防止する。この零発生回路１２１０における予備ガードリング保護の採用はオプションである。さらに、図１３に示したガードリング構成は一つの例に留まり、これ以外の構成のガードリング構成を用いて増幅器ＡＺ内の高利得トランジスタを不都合な基板電流から保護することもできる。
【００６８】
この発明の零発生回路の中の増幅器の具体化には図５の増幅回路もそれ以外の慣用の増幅回路も採用できるが、図１２の零発生回路１２００の採用にはいくつかの利点がある。まず、増幅器ＡＺの中に差動増幅器を用いているので基板雑音を消去できる。予備ガードリング構成を併用すると、基板雑音の悪影響はほぼ完全に解消でき増幅器ＡＺの動作精度はずっと高くなる。第２にバイアス帰還回路１２１０を備えているので、零発生回路１２００はプロセスの差異に関わりなく利得最大値を達成できる。図５の回路では、増幅器ＡＺは利得最大値達成のための適正バイアスの発生にＮＭＯＳトランジスタ５０８の出力インピーダンスとＰＭＯＳトランジスタ５０４の出力インピーダンスとの比を利用している。しかし、このトランジスタ間の出力インピーダンス比は製造プロセスの僅かの変動にも影響され、そのために利得が変動して製造時の良品率が下がる。一方、増幅器ＡＺにバイアス帰還回路を用いると、増幅器への適正バイアスが製造プロセスの変動に左右されないので製造時の安定性は高まる。したがって、バイアス帰還回路１２１０付きの零発生回路１２００の採用により利得最大値の実現および良品率の改善を達成できる。
【００６９】
一つの実施例では、図８に示した零発生回路を高効率高周波周期進降切換型調整器（バックコンバータ）の構成に用いる。この発明の零発生回路に組み入れて構成したバックコンバータは周波数５００KHｚ乃至２MHzの範囲で電力変換効率９０％を達成する。この発明の零発生器の上記以外の応用はこの明細書の記載から当業者には自明であろう。
【００７０】
上述の詳細な説明は例示のためのものであって限定を意図するものではない。この発明の技術的範囲を逸脱することなく多数の変形や改変が可能である。例えば、上述の説明ではこの発明の零発生回路を切換型調整器コントローラに組み入れた例を述べたが、この零発生回路は閉ループ帰還システムとして周波数安定性確保のために動作している任意のリニア回路に組み入れ可能である。また、この零発生回路の具体化をＣＭＯＳデバイスによるものとして説明したが、バイポーラデバイスの採用でも同じ周波数安定性を達成できる。さらに、コントローラ３３０の分圧器を二つの抵抗器Ｒ１およびＲ２で構成するものとして説明したが、所望の分圧器出力の発生のために分圧器を構成する抵抗器の数が２以上の任意の数で差し支えないことは当業者には明らかであろう。したがって、この発明の技術的範囲は特許請求の範囲の各請求項の記載によって定められるべきである。
【図面の簡単な説明】
【図１】補償用の零コンデンサを含む慣用の切換型調整器の概略図。
【図２】図２ａは零補償なしの切換型調整器における慣用の帰還システムについてのループ利得対周波数特性図、図２ｂは補償用零コンデンサつきの切換型調整器における帰還システムについてのループ利得対周波数特性図。
【図３】この発明の一つの実施例による零補償回路内蔵の切換型調整器コントローラを含む切換型調整器の概略図。
【図４】図３の切換型調整器の帰還システムについてのループ利得対周波数特性図。
【図５】この発明の一つの実施例によりＣＭＯＳデバイスを用いて具体化した零発生回路の回路図。
【図６】この発明のもう一つの実施例による零発生回路内蔵の切換型調整器コントローラの概略図。
【図７Ａ】この発明の代替的実施例による零発生回路内蔵の切換型調整器コントローラの概略図。
【図７Ｂ】この発明のもう一つの実施例による零発生回路内蔵の切換型調整器コントローラの概略図。
【図８】この発明の第２の代替的実施例による零発生回路内蔵の切換型調整器コントローラの概略図。
【図９】この発明のもう一つの実施例による零発生回路内蔵の切換型調整器コントローラの概略図。
【図１０】この発明の一つの実施例による図８の切換型調整器の応用を図解する概略図。
【図１１Ａ】この発明の一つの実施例による図８および図９の誤差増幅器の具体化に使用可能な誤差増幅器の回路図の左上部分。
【図１１Ｂ】この発明の一つの実施例による図８および図９の誤差増幅器の具体化に使用可能な誤差増幅器の回路図の右上部分。
【図１１Ｃ】この発明の一つの実施例による図８および図９の誤差増幅器の具体化に使用可能な誤差増幅器の回路図の左下部分。
【図１１Ｄ】この発明の一つの実施例による図８および図９の誤差増幅器の具体化に使用可能な誤差増幅器の回路図の右下部分。
【図１２Ａ】この発明の一つの実施例による零発生回路を図解する回路図の左半分。
【図１２Ｂ】この発明の一つの実施例による零発生回路を図解する回路図の右半分。
【図１３】この発明の一つの実施例による図１２の零発生回路で使用可能なガードリング構造の例を示す図。
【符号の説明】
１０、３３０、６３０、
７３０、８３０、９３０ 切換型調整器コントローラ
１１ ＬＣフィルタ回路
１３、３０２ 出力端子
１５、３０４、６０４、
７０４、８０４、９０４ 帰還（ＦＢ）端子
１８ コンデンサ
２０、３０８、７０８、
８０８、９０８ 誤差増幅器
３１０、６１０、７１０、
８１０、９１０ 零発生回路
３００、６００、７００、
７００、８００、９００ 切換型調整器
３０６ 分圧器出力ノード
３１２ 制御論理ブロック
５０２、５０４ ＰＭＯＳトランジスタ
５０６、５０８ ＮＭＯＳトランジスタ
５２０ 入力ノード
５２１ 出力ノード
８２２、９２２ 加算回路
１３３０ ｐ基板
１３３１ Ｎ＋ソース電極
１３３２ Ｎ＋ドレーン電極
１３３６ ゲート電極
１３３４ ゲート酸化膜
１３４０ ガードリング
Claims (28)
- 切換型電圧調整器コントローラ回路であって、
調整ずみの出力電圧に対応する信号を生ずる出力端子と、
前記調整ずみの出力電圧に対応する第１の電圧を受ける帰還端子と、
前記第１の電圧に対応する帰還電圧を受けるように接続した第１の入力ノード、基準電圧源に接続した第２の入力ノード、および前記帰還電圧と前記基準電圧との間の差を表す誤差電圧を生ずる誤差出力ノードを有する誤差増幅器と、
前記誤差電圧を受ける入力ノード、および前記誤差電圧に応答して前記調整ずみの出力電圧対応の前記信号を生ずる出力ノードであって前記出力端子に接続した出力ノードを有し、前記信号を前記出力端子に加える制御回路と、
前記誤差増幅器の前記第１の入力ノードに接続した第１の電極を備えるとともに第２の電極を備え、前記帰還電圧のＤＣ成分を阻止する第１のコンデンサと、
前記第１のコンデンサの前記第２の電極に接続した入力端子を有するとともに出力端子を有する増幅器と、
前記増幅器の前記出力端子に接続した第１の電極と前記誤差増幅器の前記第１の入力ノードに接続した第２の電極とを有する第２のコンデンサと
を含み、前記誤差増幅器の前記第１の入力ノードで零を導入する補償回路と
を含むコントローラ回路。 - 前記第１の電圧が前記調整ずみの出力電圧の分圧出力電圧であり、前記補償回路が前記帰還端子と前記誤差増幅器の前記第１の入力ノードとの間に接続した抵抗器をさらに含む請求項１記載のコントローラ回路。
- 切換型電圧調整器コントローラ回路であって、
調整ずみの出力電圧に対応する信号を生ずる出力端子と、
前記調整ずみの出力電圧に対応する第１の電圧を受ける帰還端子と、
前記第１の電圧に対応する帰還電圧を受けるように接続した第１の入力ノード、基準電圧源に接続した第２の入力ノード、および前記帰還電圧と前記基準電圧との間の差を表す誤差電圧を生ずる誤差出力ノードを有する誤差増幅器と、
前記誤差電圧を受ける入力ノード、および前記誤差電圧に応答して前記調整ずみの出力電圧対応の前記信号を生ずる出力ノードであって前記出力端子に接続した出力ノードを有し、前記信号を前記出力端子に加える制御回路と、
前記誤差増幅器の前記第１の入力ノードに接続した第１の電極を備えるとともに第２の電極を備え、前記帰還電圧のＤＣ成分を阻止する第１のコンデンサと、
前記第１のコンデンサの前記第２の電極に接続した入力端子を有するとともに出力端子を有する増幅器と、
前記増幅器の前記出力端子に接続した第１の電極と加算回路、すなわち前記零に対応する電圧と前記誤差増幅器の前記誤差電圧とを加算して加算ずみの電圧を加算ノードに生ずる加算回路に接続した第２の電極とを有する第２のコンデンサと
を含み、それによって前記加算ノードで零を導入する補償回路と
を含むコントローラ回路。 - 切換型電圧調整器コントローラ回路であって、
調整ずみの出力電圧に対応する信号を生ずる出力端子と、
前記調整ずみの電圧に対応する第１の電圧を受ける帰還端子と、
前記第１の電圧に対応する帰還電圧を受けるように接続した第１の入力ノード、基準電圧源に接続した第２の入力ノード、および前記帰還電圧と前記基準電圧との間の差を表す誤差電圧を生ずる誤差出力ノードを有し、第１の利得段、加算回路および第２の利得段の直列接続回路を含む誤差増幅器と、
前記誤差電圧を受ける入力ノード、および前記出力端子に接続され前記誤差電圧に応答して前記調整ずみの出力電圧対応の前記信号を生ずる出力ノードを有し、前記信号を前記出力端子に加える制御回路と、
前記誤差増幅器の前記第１の入力ノードに接続した第１の電極を備えるとともに第２の電極を備え、前記帰還電圧のＤＣ成分を阻止する第１のコンデンサと、
前記第１のコンデンサの前記第２の電極に接続した入力端子を有するとともに出力端子を有する増幅器と、
前記増幅器の前記出力端子に接続した第１の電極と前記誤差増幅器の前記加算回路に接続した加算ノードに接続した第２の電極とを有する第２のコンデンサと
を含み、前記誤差増幅器の前記加算ノードで零を導入する補償回路と
を含むコントローラ回路。 - 前記第１の利得段がカスコード利得段であって、前記加算回路が抵抗器を含む請求項４記載のコントローラ回路。
- 閉ループ帰還システムに組み入れられた第１の回路であって、前記閉ループ帰還システムへの第１の電圧を生ずる第１の端子と、前記閉ループ帰還システムからの帰還電圧を受ける帰還端子、すなわち前記帰還電圧を前記第１の回路の中の入力ノードに加える帰還端子とを含む第１の回路に零を導入する補償回路において、
前記第１の回路の前記帰還端子と第１のノードとの間に接続され前記帰還電圧のＤＣ成分を阻止する第１のコンデンサと、
前記第１のノードと第２のノードとの間に接続した増幅器と、
前記第２のノードと前記第１の回路の前記入力ノードとの間に接続した第２のコンデンサと、
前記帰還端子と前記第１の回路の前記入力ノードとの間に接続した第１の抵抗器と
を含む補償回路。 - 前記第２のコンデンサが第２の容量値を有し、前記増幅器が前記第１の回路に零を導入するように前記第２のコンデンサの前記第２の容量値を初期値よりも実効的に大きい値にする請求項６記載の回路。
- 前記増幅器が、
前記第１のノードと第３のノードとの間に接続した第２の抵抗器と、
前記第１のノードに接続した制御端子と、前記第３のノードに接続した第１の電流取扱端子と、第１の電源に接続した第２の電流取扱端子とを有する第１のトランジスタと、
第１のバイアス電圧を受けるように接続した入力端子と前記第３のノードに接続した出力端子とを有し前記第１のトランジスタへの第１のバイアス電流を生ずる第１の電流ミラー回路と、
前記第３のノードに接続した制御端子と、前記第２のノードに接続した第１の電流取扱端子と、前記第１の電源に接続した第２の電流取扱端子とを有する第２のトランジスタと、
前記第１のバイアス電圧を受けるように接続した第１の端子と前記第２のノードに接続した出力端子とを有し前記第２のトランジスタへの第２のバイアス電流を生ずる第２の電流ミラー回路と
を含む請求項６記載の回路。 - 前記第１および第２のトランジスタがＮＭＯＳトランジスタであり、前記第１および第２の電流ミラー回路の各々がゲート端子に前記第１のバイアス電圧を受け第１電流取扱端子からバイアス電流を生じ第２の電流取扱端子を第１の電源に接続したＰＭＯＳトランジスタを含み、前記第１の電源が接地電位点であり、前記第２の電源が正極性の電源である請求項８記載の回路。
- 閉ループ帰還システムに組み入れられた第１の回路に零補償を施す方法であって、
前記第１の回路の第１のノードにおける帰還電圧を第１のコンデンサにかける過程と、
前記第１のコンデンサにより前記帰還電圧をフィルタ処理してＤＣ成分を除去する過程と、
前記フィルタ処理ずみの帰還電圧を増幅する過程と、
前記増幅したフィルタ処理ずみの帰還電圧を前記第１の回路の第２のノードに接続した第２のコンデンサに加える過程と、
前記第１のノードと前記第２のノードとの間に抵抗性負荷を接続する過程と、
前記増幅したフィルタ処理ずみの電圧を前記第２のコンデンサに加えた結果により前記第１の回路の中の前記第１のノードに零を導入する過程と
を含む方法。 - 前記増幅したフィルタ処理ずみの帰還電圧を第２のコンデンサに加える過程が前記閉ループ帰還システムにおける極の消去用の零の導入のための前記第２のコンデンサの容量を拡大する作用をもたらす請求項１０記載の方法。
- 閉ループ帰還システムに組み入れられた第１の回路であって、前記閉ループ帰還システムへの第１の電圧を生ずる第１の端子と、前記閉ループ帰還システムからの第２の電圧を受ける帰還端子と、前記第２の電圧に対応する帰還電圧を受ける前記第１の回路の中の入力ノードであって誤差増幅器に接続した入力ノードとを含む第１の回路に零を導入する補償回路において、
前記第１の回路の前記入力ノードと第１のノードとの間に接続され前記帰還電圧のＤＣ成分を阻止する第１のコンデンサと、
前記第１のノードと第２のノードとの間に接続した増幅器と、
前記第２のノードと前記誤差増幅器の中の加算ノード、すなわち第１の回路の中の前記誤差増幅器の第１の利得段と第２の利得段との間に配置した加算回路に接続した加算ノードとの間に接続した第２のコンデンサと
を含む補償回路。 - 前記第２のコンデンサが第２の容量値を有し、前記増幅器が前記第１の回路に零を導入するように前記第２のコンデンサの前記第２の容量値を初期値よりも実効的に大きい値にする請求項１２記載の回路。
- 前記増幅器が前記第１のノードへの入力信号を受けるように接続され前記入力信号と基準電圧との差を表す差動出力信号を生ずるシングルエンデッド−差動変換段と、前記差動出力信号を受けるように接続され利得信号を生ずる差動増幅器と、前記利得信号を増幅して前記第２のノードに出力信号を生ずる差動−シングルエンデッド変換段とを含む請求項１２記載の回路。
- 前記増幅器が前記第２のノードの電圧レベルを前記増幅回路の利得最大値を達成する値、すなわち電源電圧よりも低いトランジスタ閾値電圧の値に設定するバイアス帰還回路をさらに含む請求項１４記載の回路。
- 前記増幅器が、
前記第１のノードと第３のノードとの間に接続した第１の抵抗器と、
前記第１のノードに接続した制御端子と、前記第３のノードに接続した第１の電流取扱端子と、第１の電源に接続した第２の電流取扱端子とを有する第１のトランジスタと、
第１のバイアス電圧を受けるように接続した入力端子と前記第３のノードに接続した出力端子とを有し前記第１のトランジスタへの第１のバイアス電流を生ずる第１の電流ミラー回路と、
前記第３のノードに接続した制御端子と、前記第２のノードに接続した第１の電流取扱端子と、前記第１の電源に接続した第２の電流取扱端子とを有する第２のトランジスタと、
前記第１のバイアス電圧を受けるように接続した第１の端子と前記第２のノードに接続した出力端子とを有し前記第２のトランジスタへの第２のバイアス電流を生ずる第２の電流ミラー回路と
を含む請求項１２記載の回路。 - 前記第および第２のトランジスタがＮＭＯＳトランジスタであり、前記第１および第２の電流ミラー回路の各々がゲート端子に前記第１のバイアス電圧を受け第１電流取扱端子からバイアス電流を生じ第２の電流取扱端子を第１の電源に接続したＰＭＯＳトランジスタを含み、前記第１の電源が接地電位点であり、前記第２の電源が正極性の電源である請求項１６記載の回路。
- 前記第１の回路が、前記帰還端子に接続され前記第２の電圧を分圧し前記帰還電圧を前記入力ノードに生ずる分圧器であって前記第１の回路および前記補償回路と同じ半導体集積回路の中に形成した分圧器をさらに含む請求項１２記載の回路。
- 前記分圧器が、前記帰還端子および前記入力ノードの間に接続した第１の抵抗器と、前記入力ノードおよび第１の電源の間に接続した第２の抵抗器との直列接続回路を含む請求項１８記載の回路。
- 前記第１の回路が、前記第１の抵抗器と並列に接続され前記誤差増幅器に補償をもたらす第３のコンデンサをさらに含む請求項１９記載の回路。
- 前記第１の回路が、前記入力ノードと前記第２の端子に接続した第１の抵抗器、すなわちＤ−Ａ変換器（ＤＡＣ）からの入力信号を前記第２の端子に導く第１の抵抗器とに接続した第２の端子をさらに含む請求項１８記載の回路。
- 前記第２の電圧が前記第１の回路に外付けした分圧器で発生した前記第１の電圧の分圧出力であり前記帰還電圧を形成する請求項１２記載の回路。
- 閉ループ帰還システムに組み入れられた第１の回路に零補償を施す方法であって、
前記第１の回路の第１のノードにおける帰還電圧、すなわち前記閉ループ帰還システムの第１の電圧に対応する帰還電圧を第１のコンデンサにかける過程と、
前記第１のコンデンサにより前記帰還電圧をフィルタ処理してＤＣ成分を除去する過程と、
前記フィルタ処理ずみの帰還電圧を増幅する過程と、
前記増幅したフィルタ処理ずみの帰還電圧を前記第１の回路の第２のノードに接続した第２のコンデンサに加える過程と、
前記増幅したフィルタ処理ずみの電圧を前記第２のコンデンサに加えた結果により前記第１の回路の中の前記第１のノードに零を導入する過程と、
前記第１の回路の中の第２の回路の入力ノードに前記帰還電圧をかける過程と、
前記帰還電圧と前記第２の回路における基準電圧との間の差電圧を算定する過程と、
前記差電圧と前記零に対応する電圧とを前記第２のノードで加算する過程と、
その加算ずみの信号を増幅する過程と
を含む方法。 - 前記増幅したフィルタ処理ずみの帰還電圧を第２のコンデンサに加える過程が前記閉ループ帰還システムにおける極の消去用の零の導入のための前記第２のコンデンサの容量を拡大する作用をもたらす請求項２３記載の方法。
- 前記第２の回路が誤差増幅回路であり、前記差電圧を算定する過程が前記誤差増幅回路の第１の利得段で行われ、前記加算ずみの信号を増幅する過程が前記誤差増幅器の第２の利得段で行われる請求項２３記載の方法。
- 閉ループ帰還システムに組み入れられた第１の回路に零補償を施す方法であって、
前記第１の回路の第１のノードにおける帰還電圧を第１のコンデンサにかける過程と、
前記第１のコンデンサにより前記帰還電圧をフィルタ処理してＤＣ成分を除去する過程と、
前記フィルタ処理ずみの帰還電圧を増幅する過程と、
前記増幅したフィルタ処理ずみの帰還電圧を前記第１の回路の第２のノードに接続した第２のコンデンサに加える過程と、
前記増幅したフィルタ処理ずみの電圧を前記第２のコンデンサに加えた結果により前記第１の回路の中の前記第１のノードに零を導入する過程と、
前記第１の回路の中の第２の回路の入力ノードに前記帰還電圧対応の第１の電圧を加える過程と、
前記帰還電圧と前記第２の回路における基準電圧との間の差電圧を算定する過程と、
前記零に対応する電圧を前記差電圧に加算する過程と
を含む方法。 - 前記増幅したフィルタ処理ずみの帰還電圧を第２の容量値を有する第２のコンデンサに加える過程が前記閉ループ帰還システムにおける極の消去用の零の導入のための前記第２のコンデンサの前記第２の容量値を初期値よりも実効的に大きい値にする作用をもたらす請求項２６記載の方法。
- 前記第２の回路が誤差増幅回路である請求項２６記載の方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/733,863 US6304067B1 (en) | 2000-12-08 | 2000-12-08 | Adding a laplace transform zero to a linear integrated circuit for frequency stability |
| US09/949,148 US6424132B1 (en) | 2000-12-08 | 2001-09-07 | Adding a laplace transform zero to a linear integrated circuit for frequency stability |
| US09/733863 | 2001-09-07 | ||
| US09/949148 | 2001-09-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002278631A JP2002278631A (ja) | 2002-09-27 |
| JP3995927B2 true JP3995927B2 (ja) | 2007-10-24 |
Family
ID=27112634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001374833A Expired - Fee Related JP3995927B2 (ja) | 2000-12-08 | 2001-12-07 | リニア集積回路に周波数安定度改善のためにラプラス変換零を加える方法および回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6424132B1 (ja) |
| EP (1) | EP1215807B1 (ja) |
| JP (1) | JP3995927B2 (ja) |
| DE (1) | DE60120096D1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080162298A1 (en) * | 2000-06-15 | 2008-07-03 | American Express Travel Related Services Company, Inc. | Online ordering system and method |
| US20080306835A1 (en) * | 2000-06-15 | 2008-12-11 | American Express Travel Related Services Company, Inc. | System and method for customizing an email message |
| FR2818761B1 (fr) * | 2000-12-27 | 2003-03-21 | St Microelectronics Sa | Dispositif et procede de regulation de tension |
| US6737841B2 (en) * | 2002-07-31 | 2004-05-18 | Micrel, Inc. | Amplifier circuit for adding a laplace transform zero in a linear integrated circuit |
| US6724257B2 (en) | 2002-07-31 | 2004-04-20 | Micrel, Inc. | Error amplifier circuit |
| EP1387478B1 (en) * | 2002-07-31 | 2006-09-06 | Micrel Incorporated | Adding a Laplace transform zero to a linear integrated circuit for frequency stability |
| US7042207B1 (en) * | 2003-11-07 | 2006-05-09 | National Semiconductor Corporation | Inductive measurement system and method |
| DE102004030840A1 (de) * | 2004-06-25 | 2006-01-19 | Siemens Ag | Schaltregler |
| US7057381B2 (en) * | 2004-07-28 | 2006-06-06 | Semiconductor Components Industries, L.L.C. | Power supply controller and method |
| TW200637118A (en) * | 2004-12-10 | 2006-10-16 | Nupower Semiconductor Inc | Power conversion system |
| US7508183B2 (en) * | 2005-07-21 | 2009-03-24 | Semiconductor Components Industries, L.L.C. | Power supply controller and method therefor |
| JP4863706B2 (ja) * | 2005-12-08 | 2012-01-25 | セイコーインスツル株式会社 | スイッチングレギュレータ |
| US7545134B2 (en) * | 2007-07-12 | 2009-06-09 | Semiconductor Components Industries, L.L.C. | Power supply controller and method therefor |
| US8217637B2 (en) * | 2008-01-07 | 2012-07-10 | The Hong Kong University Of Science And Technology | Frequency compensation based on dual signal paths for voltage-mode switching regulators |
| US8138708B2 (en) * | 2008-11-26 | 2012-03-20 | Allegro Microsystems, Inc. | Closed-loop motor driver compensation |
| JP2010279132A (ja) * | 2009-05-27 | 2010-12-09 | Toshiba Corp | Ｄｃ−ｄｃコンバータ |
| US8570011B2 (en) * | 2010-05-07 | 2013-10-29 | Stmicroelectronics S.R.L. | DC-DC converter circuit |
| JP2013046496A (ja) * | 2011-08-24 | 2013-03-04 | Fujitsu Semiconductor Ltd | 制御回路、電源装置及び電源の制御方法 |
| US9256233B2 (en) * | 2013-06-12 | 2016-02-09 | Stmicroelectronics International N.V. | Generating a root of an open-loop freqency response that tracks an opposite root of the frequency response |
| KR102506436B1 (ko) | 2015-11-30 | 2023-03-07 | 삼성전자주식회사 | 증폭 회로에서 입력 신호를 복원하는 방법 및 이를 이용하는 증폭 회로 |
| JP6940384B2 (ja) * | 2017-11-28 | 2021-09-29 | エイブリック株式会社 | スイッチングレギュレータ |
| CN109149973B (zh) * | 2018-10-08 | 2023-12-01 | 深圳市力生美半导体股份有限公司 | 恒流输出控制电路及其设计方法 |
| US10845834B2 (en) * | 2018-11-15 | 2020-11-24 | Nvidia Corp. | Low area voltage regulator with feedforward noise cancellation of package resonance |
| US11381205B2 (en) * | 2019-09-25 | 2022-07-05 | Semiconductor Components Industries, Llc | Potentiostat circuit |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5382918A (en) * | 1993-02-04 | 1995-01-17 | National Semiconductor Corporation | Capacitance multiplier for the internal frequency compensation of switching regulator integrated circuits |
| US5559423A (en) * | 1994-03-31 | 1996-09-24 | Norhtern Telecom Limited | Voltage regulator including a linear transconductance amplifier |
| US5514947A (en) | 1995-01-31 | 1996-05-07 | National Semiconductor Corporation | Phase lead compensation circuit for an integrated switching regulator |
| US5770940A (en) | 1995-08-09 | 1998-06-23 | Switch Power, Inc. | Switching regulator |
| US5774021A (en) * | 1996-10-03 | 1998-06-30 | Analog Devices, Inc. | Merged transconductance amplifier |
| US5894243A (en) | 1996-12-11 | 1999-04-13 | Micro Linear Corporation | Three-pin buck and four-pin boost converter having open loop output voltage control |
| US5856739A (en) * | 1997-07-31 | 1999-01-05 | Spartec International Corp. | Wide input range step-down DC to DC converter |
| US5889393A (en) | 1997-09-29 | 1999-03-30 | Impala Linear Corporation | Voltage regulator having error and transconductance amplifiers to define multiple poles |
| JPH11262248A (ja) * | 1998-03-09 | 1999-09-24 | Toyota Autom Loom Works Ltd | Ｄｃ／ｄｃコンバ−タ |
| DE19904344A1 (de) | 1999-02-03 | 2000-08-31 | Siemens Ag | Spannungsregler |
| US6232755B1 (en) * | 2000-01-31 | 2001-05-15 | Intel Corporation | Switching voltage regulator that adjusts a timing in response to a load transient |
-
2001
- 2001-09-07 US US09/949,148 patent/US6424132B1/en not_active Expired - Lifetime
- 2001-12-04 EP EP01128846A patent/EP1215807B1/en not_active Expired - Lifetime
- 2001-12-04 DE DE60120096T patent/DE60120096D1/de not_active Expired - Lifetime
- 2001-12-07 JP JP2001374833A patent/JP3995927B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020093321A1 (en) | 2002-07-18 |
| JP2002278631A (ja) | 2002-09-27 |
| US6424132B1 (en) | 2002-07-23 |
| DE60120096D1 (de) | 2006-07-06 |
| EP1215807B1 (en) | 2006-05-31 |
| EP1215807A1 (en) | 2002-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3995927B2 (ja) | リニア集積回路に周波数安定度改善のためにラプラス変換零を加える方法および回路 | |
| US6737841B2 (en) | Amplifier circuit for adding a laplace transform zero in a linear integrated circuit | |
| JP4528394B2 (ja) | アクティブ補償容量性の増加 | |
| TWI546642B (zh) | 二級低壓降線性電源供應系統與方法 | |
| US6975099B2 (en) | Efficient frequency compensation for linear voltage regulators | |
| US6724257B2 (en) | Error amplifier circuit | |
| US20090128110A1 (en) | Compact Frequency Compensation Circuit And Method For A Switching Regulator Using External Zero | |
| US6690147B2 (en) | LDO voltage regulator having efficient current frequency compensation | |
| US7170264B1 (en) | Frequency compensation scheme for a switching regulator using external zero | |
| JP5092009B2 (ja) | 低ドロップアウト線形レギュレータ（ｌｄｏ）、ｌｄｏを提供するための方法、およびｌｄｏを動作させるための方法 | |
| US7402985B2 (en) | Dual path linear voltage regulator | |
| US20040169550A1 (en) | Power management method and structure | |
| US8963639B2 (en) | Frequency compensation techniques for low-power and small-area multistage amplifiers | |
| US11474550B2 (en) | Dual loop voltage regulator utilizing gain and phase shaping | |
| Fordjour et al. | A 175.2-mW 4-stage OTA with wide load range (400 pF–12 nF) using active parallel compensation | |
| KR102138770B1 (ko) | 높은 안정도와 빠른 응답 특성을 갖는 버퍼 회로, 증폭기 및 레귤레이터 | |
| KR20150075460A (ko) | 외부 커패시터 없이 높은 전력 공급 제거 비율을 갖는 저 드롭 아웃 레귤레이터 | |
| JP2018503349A (ja) | 容量的に結合されたハイブリッド並列電源 | |
| CN113672016B (zh) | 一种电源抑制电路、芯片及通信终端 | |
| CN114756083A (zh) | 低压差线性稳压电路及电子设备 | |
| US6304067B1 (en) | Adding a laplace transform zero to a linear integrated circuit for frequency stability | |
| JP2011151637A (ja) | エラーアンプの位相補償回路 | |
| WO2023095462A1 (ja) | 定電圧回路及び電子機器 | |
| EP1387478B1 (en) | Adding a Laplace transform zero to a linear integrated circuit for frequency stability | |
| CN115668092A (zh) | 一种用于ldo的瞬态提升电路、芯片系统及设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070312 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070801 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |