JPS62149256A - イメ−ジセンサ信号読出回路 - Google Patents
イメ−ジセンサ信号読出回路Info
- Publication number
- JPS62149256A JPS62149256A JP61218809A JP21880986A JPS62149256A JP S62149256 A JPS62149256 A JP S62149256A JP 61218809 A JP61218809 A JP 61218809A JP 21880986 A JP21880986 A JP 21880986A JP S62149256 A JPS62149256 A JP S62149256A
- Authority
- JP
- Japan
- Prior art keywords
- current
- image sensor
- diode
- output
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明に密着型イメージセンサの信号続出回路に関する
。
。
本発明は密着型イメージセンサの信号読出回路において
入力部に定電流バイアスしたカレントミラー回路を用い
ることに工９、密着型イメージセンサの大きな出力容量
に対してもプリアンプが安定に動作し、高速な信号続出
ができるというものである。
入力部に定電流バイアスしたカレントミラー回路を用い
ることに工９、密着型イメージセンサの大きな出力容量
に対してもプリアンプが安定に動作し、高速な信号続出
ができるというものである。
従来の密着型イメージセンサの信号読出回路は、たとえ
ば特開昭５９−２２９９６６の第６図に示す工うなもの
であつ九。プリアンプ部は負帰還のかかつ九電流アンプ
、どなっている。
ば特開昭５９−２２９９６６の第６図に示す工うなもの
であつ九。プリアンプ部は負帰還のかかつ九電流アンプ
、どなっている。
一般に密着型イメージセンサのセンサ出力容量は、その
構造の長さの几めかなり大きい。このような問題点を解
決するもので、その目的とするところは、センサ出力容
量の大きい密着型イメージセンサに用いても、安定に動
作し、高速な信号読出７５！ Ｔ キるイメージセンサ
信号続出回路を提供するところにある。
構造の長さの几めかなり大きい。このような問題点を解
決するもので、その目的とするところは、センサ出力容
量の大きい密着型イメージセンサに用いても、安定に動
作し、高速な信号読出７５！ Ｔ キるイメージセンサ
信号続出回路を提供するところにある。
本発明のイメージセンサ信号読出回路は、ダイオードバ
イアスされ比差動入力の正相及逆相入力を定電流バイア
スする手段、正相入力をイメージセンサ出力端子と接続
する手段、プッシュプル出カケバッファ出力する手段か
ら構成されることを特徴とする・ 〔作用〕 本発明の上記のｐｇに工れば、イメージセンサの出力端
子から、信号電荷を高速にカレントミラー回路の入力端
子に導出し、その信号電荷に比例し九出力電流がプッシ
ュプル出力から得られるので外付部品を加えることに１
９、積分器あるいは電流電圧変換アンプとすることがで
きる。
イアスされ比差動入力の正相及逆相入力を定電流バイア
スする手段、正相入力をイメージセンサ出力端子と接続
する手段、プッシュプル出カケバッファ出力する手段か
ら構成されることを特徴とする・ 〔作用〕 本発明の上記のｐｇに工れば、イメージセンサの出力端
子から、信号電荷を高速にカレントミラー回路の入力端
子に導出し、その信号電荷に比例し九出力電流がプッシ
ュプル出力から得られるので外付部品を加えることに１
９、積分器あるいは電流電圧変換アンプとすることがで
きる。
、Ａ１図は本発明の実施例におけるイメージセンサ信号
読出回路の回路図である。第２図は本発明の実施例にお
けるイメージセンサ信号読出回路の動作波形図である。
読出回路の回路図である。第２図は本発明の実施例にお
けるイメージセンサ信号読出回路の動作波形図である。
第３，４因は本発明の実施例ニ用いているトランスコン
ダクタンス増幅器の内部等価回路図である。第５，６，
７，８，９゜１０図に本発明の他の実施例におけるイメ
ージセンサ信号続出回路の回路図である。
ダクタンス増幅器の内部等価回路図である。第５，６，
７，８，９゜１０図に本発明の他の実施例におけるイメ
ージセンサ信号続出回路の回路図である。
第２図を用いて、密着型イメージセンサの動作を説明す
る。りＬに密着型イメージセンサのクロック信号である
。ＯＩＩの半周期ごとに時系列的に信号筒、＃が出力さ
れる。ｔｉｔその際にＯＬのノイズも重畳して出力され
るとい９問題がある。ｋｔＥｉＴは積分器のリセット信
号である。積分器にＯＬの半周期ごとにリセットされる
。Ｖｌｆｌ信号電荷波形あるいに電流電圧変換アンプ出
力波形である。
る。りＬに密着型イメージセンサのクロック信号である
。ＯＩＩの半周期ごとに時系列的に信号筒、＃が出力さ
れる。ｔｉｔその際にＯＬのノイズも重畳して出力され
るとい９問題がある。ｋｔＥｉＴは積分器のリセット信
号である。積分器にＯＬの半周期ごとにリセットされる
。Ｖｌｆｌ信号電荷波形あるいに電流電圧変換アンプ出
力波形である。
■２に積分器出力、波形である。ｖｌにｖｌをＣＴＪの
半周期ごとに積分してＲ８Ｔでリセットし九波形である
。
半周期ごとに積分してＲ８Ｔでリセットし九波形である
。
第３，４図を用いてトランスコンダクタンス増幅器につ
いて説明する。１は正電源、２框正相入力、３はダイオ
ードバイアス端子、４は逆相入力、５は負電源、６はプ
ッシュプル出力、７はアンプバイアス端子である。トラ
ンジスタＱ＋ ｇ Ｑｔ ｓダイオードＤＩ、またトラ
ンジスタＱｓｌ ＋ Ｑｔ、ダイオードＤ４％ま友トラ
ンジスタＱ＠ ｐ Ｑ９、ダイオードＤｓ、またトラン
ジスタＱ＋６．Ｑ＋＋、ダイオードＤ６％それぞれ３素
子ずつで、ウィルソン型力１ノントミラー回路ｔＷ４成
している。トランジスタＱａ 、 Ｑ、ｓでｆＦ動入力
段を構成し、ダイオードＤ ｔ ｓ Ｄ ％あるいはト
うンジスタＱｔｓｓＱ、ｔｓでバイアスしている。
いて説明する。１は正電源、２框正相入力、３はダイオ
ードバイアス端子、４は逆相入力、５は負電源、６はプ
ッシュプル出力、７はアンプバイアス端子である。トラ
ンジスタＱ＋ ｇ Ｑｔ ｓダイオードＤＩ、またトラ
ンジスタＱｓｌ ＋ Ｑｔ、ダイオードＤ４％ま友トラ
ンジスタＱ＠ ｐ Ｑ９、ダイオードＤｓ、またトラン
ジスタＱ＋６．Ｑ＋＋、ダイオードＤ６％それぞれ３素
子ずつで、ウィルソン型力１ノントミラー回路ｔＷ４成
している。トランジスタＱａ 、 Ｑ、ｓでｆＦ動入力
段を構成し、ダイオードＤ ｔ ｓ Ｄ ％あるいはト
うンジスタＱｔｓｓＱ、ｔｓでバイアスしている。
トランスコンダクタンス増幅器内の動作電流は７のアン
プバイアス端子に流入する電流で設定される。差動入力
段がバランスしている状態では、乙のプッシュプル出力
からｆｌ ′ｇＬ流が流れ出さない。
プバイアス端子に流入する電流で設定される。差動入力
段がバランスしている状態では、乙のプッシュプル出力
からｆｌ ′ｇＬ流が流れ出さない。
３のダイオードバイアス端子を接地し、２の正相入力、
４の逆相入力ケ足電流バイアスする。３のダイオードバ
イアス端子のバイアスを流と７のアンプバイアス端子の
バイアス電流の比がトランスコンダクタンス増幅器の電
流増幅率となる。２の正相入力に接続され友、イメージ
センサ出力端子から導出された信号電荷は、６のプッシ
ュプル出力から′亀流増幅率倍して出力される。第４図
に２けるトランジスタＱｔｔｓｌ；Ｌｔｓの接続は相互
結合電流利得段と呼ばれるもので、信号電荷も６のプッ
シュプル出力にｔ畳されるので、第５図のタイプに比べ
、を流増幅率が１大きい。電流増幅率の設定が２つのバ
イアス電流で容易にできんのでイメージセンサに合わせ
た設計が容易にできる。
４の逆相入力ケ足電流バイアスする。３のダイオードバ
イアス端子のバイアスを流と７のアンプバイアス端子の
バイアス電流の比がトランスコンダクタンス増幅器の電
流増幅率となる。２の正相入力に接続され友、イメージ
センサ出力端子から導出された信号電荷は、６のプッシ
ュプル出力から′亀流増幅率倍して出力される。第４図
に２けるトランジスタＱｔｔｓｌ；Ｌｔｓの接続は相互
結合電流利得段と呼ばれるもので、信号電荷も６のプッ
シュプル出力にｔ畳されるので、第５図のタイプに比べ
、を流増幅率が１大きい。電流増幅率の設定が２つのバ
イアス電流で容易にできんのでイメージセンサに合わせ
た設計が容易にできる。
第５図において本発明のイメージセンサ１ｇ号読出回に
６の実施例の基本的説明を行う。ＡＭＰにトランスコン
ダクタンス増幅器である。１２はプリアンプ入力であり
、抵抗Ｒ＋ ＋ Ｒａ ｋ介して負電源１５に接ａされ
、正相入力２にも接続されている。本実施例では定電流
バイアスの代りに抵抗負荷を用いているが、抵抗Ｒ３を
用いてオフセット調整をしている。コンデンサＣ２１ｃ
、ｔｉ負を源１５、正電源１１のバイパスコンデンサで
アル。
６の実施例の基本的説明を行う。ＡＭＰにトランスコン
ダクタンス増幅器である。１２はプリアンプ入力であり
、抵抗Ｒ＋ ＋ Ｒａ ｋ介して負電源１５に接ａされ
、正相入力２にも接続されている。本実施例では定電流
バイアスの代りに抵抗負荷を用いているが、抵抗Ｒ３を
用いてオフセット調整をしている。コンデンサＣ２１ｃ
、ｔｉ負を源１５、正電源１１のバイパスコンデンサで
アル。
逆相入力４も同様に抵抗Ｒｔ ＊ Ｒｓ ’に介して負
電源１５に接続てれている。ダイオードバイアス端子３
に接地されている。これにＬｆ）、正相人力２、逆相入
力４から見た人力インピーダンスはダイオードＤ、、Ｄ
、あるいは、トランジスタＱｔｔｅＱｔｓのエミッタ側
のインピーダンスで決するので、従来の負帰還タイプの
プリアンプに比べ入力インピーダンスを下げられる。
電源１５に接続てれている。ダイオードバイアス端子３
に接地されている。これにＬｆ）、正相人力２、逆相入
力４から見た人力インピーダンスはダイオードＤ、、Ｄ
、あるいは、トランジスタＱｔｔｅＱｔｓのエミッタ側
のインピーダンスで決するので、従来の負帰還タイプの
プリアンプに比べ入力インピーダンスを下げられる。
正相人力２、逆相入力４のバイアス電流で入力インピー
タンスは設定できるので、高速なプリアンプが容易に＊
成できる。抵抗Ｒ４ｕ、７のアンプバイアス端子に流入
する電流全設定する抵抗でめ９、抵抗Ｒ４ｔ ＲＩ ＊
Ｒ１ｐ Ｒ３の比でトランスコンダクタンス増幅器Ａ
ＭＰの電流増幅率が設定きれる。トランジスタＱ ｓｓ
ｅ Ｑ ｒｓ ＋ 抵抗Ｒｓ テエミツタフオロクに
よるインピーダンスバッファを購成し、１６はバッファ
出力である。インピーダンスバッファの入力であるトラ
ンジスタＱｕのペースはプッシュプル出力６に接続され
ている。
タンスは設定できるので、高速なプリアンプが容易に＊
成できる。抵抗Ｒ４ｕ、７のアンプバイアス端子に流入
する電流全設定する抵抗でめ９、抵抗Ｒ４ｔ ＲＩ ＊
Ｒ１ｐ Ｒ３の比でトランスコンダクタンス増幅器Ａ
ＭＰの電流増幅率が設定きれる。トランジスタＱ ｓｓ
ｅ Ｑ ｒｓ ＋ 抵抗Ｒｓ テエミツタフオロクに
よるインピーダンスバッファを購成し、１６はバッファ
出力である。インピーダンスバッファの入力であるトラ
ンジスタＱｕのペースはプッシュプル出力６に接続され
ている。
ここでインピーダンスバッファへの入力電流はほとんど
無視できるので、プリアンプ人力１２に吸込まれ比信号
電荷はトランスコンダクタンス増幅ａｔ Ａ Ｍ Ｐの
電流増幅重信されて、ブツシュグル出力６から流れ出し
、抵抗Ｒ１１に出力電圧全発生させる。バッファ出力１
６に出力される電圧は第２図のｖｌであり、電流′シ圧
変換アンプとなり、第６．７図の実施例も同様である。
無視できるので、プリアンプ人力１２に吸込まれ比信号
電荷はトランスコンダクタンス増幅ａｔ Ａ Ｍ Ｐの
電流増幅重信されて、ブツシュグル出力６から流れ出し
、抵抗Ｒ１１に出力電圧全発生させる。バッファ出力１
６に出力される電圧は第２図のｖｌであり、電流′シ圧
変換アンプとなり、第６．７図の実施例も同様である。
出力電圧は人力信号を流と電流増幅率と抵抗Ｒ１１の積
となる。
となる。
第６，７図は逆用入力４に負帰還をかけた電流電圧変換
アンプである。抵抗Ｒｕ 、 Ｒ１３は負帰還抵抗であ
り、コンデンサＣ＊ｔ＋Ｃｔｓｎ位相補償用として必要
になることがある。第６図のアンプの出力電圧は、電流
増幅率が元号大きければ、入力信号電流と抵抗Ｒ１２の
横となる。また第７図のアンプの出力電圧は、入力信号
電流と抵抗ＲＩ３の積となる。負帰還タイプで框大信号
電流が流入しても直線性が良く、高帯域な出力が得られ
る。
アンプである。抵抗Ｒｕ 、 Ｒ１３は負帰還抵抗であ
り、コンデンサＣ＊ｔ＋Ｃｔｓｎ位相補償用として必要
になることがある。第６図のアンプの出力電圧は、電流
増幅率が元号大きければ、入力信号電流と抵抗Ｒ１２の
横となる。また第７図のアンプの出力電圧は、入力信号
電流と抵抗ＲＩ３の積となる。負帰還タイプで框大信号
電流が流入しても直線性が良く、高帯域な出力が得られ
る。
第８図は本発明のイメージセンサ信号読出回路において
、積分器ｋｌｌｌ［したもので、第１図の実施列の基本
回路となり、合わせて、出力良形は第２図の■２のよう
に得られる。コンデンサＣ１１は積分コンデンサであり
、スイッチｓｗｔＨリセット信号Ｒ８Ｔにより制御され
る。出力電圧は入力信号電荷と電流増幅率の積金コンデ
ンサｅｌｌで割った値となる。
、積分器ｋｌｌｌ［したもので、第１図の実施列の基本
回路となり、合わせて、出力良形は第２図の■２のよう
に得られる。コンデンサＣ１１は積分コンデンサであり
、スイッチｓｗｔＨリセット信号Ｒ８Ｔにより制御され
る。出力電圧は入力信号電荷と電流増幅率の積金コンデ
ンサｅｌｌで割った値となる。
第９，１０噛は逆相入力４に負帰還ｔけた積分器である
。コンデンサ’＋ｔ、Ｏ＋ｓは積分コンデンサである。
。コンデンサ’＋ｔ、Ｏ＋ｓは積分コンデンサである。
第９図のアンプの出力電圧は電流増幅率が充分大きけれ
ば、入力信号電荷のｔｉｔコンデンサＣ１！で割つ比値
となる。１を第１０図のアンプの出力電圧は、入力信号
電荷の値をコンデンサｃｈｉで割つ友値となる。負帰還
タイプでは大信号電流が流入しても直線性が良く、漏帯
域な出力が得られる。
ば、入力信号電荷のｔｉｔコンデンサＣ１！で割つ比値
となる。１を第１０図のアンプの出力電圧は、入力信号
電荷の値をコンデンサｃｈｉで割つ友値となる。負帰還
タイプでは大信号電流が流入しても直線性が良く、漏帯
域な出力が得られる。
最後に第１図の付加回路の説明をする。抛２図の説明の
際にＯＬのノイズが入力信号電流に重畳されるとしたが
、抵抗ＲＨ％ コンデンサＣ３１ｘ スイ７ＳＷ３、Ｓ
Ｗ２、電源ＶＣＪＬ、インバータ工ＮＶ１でクロックノ
イズ抑圧回路ｉ＊ａしている。クロック端子ＯＬは第２
図のＯＬと同じ信号（あるいは逆相の信号）が与えられ
る。抑圧ノイズを積分器に注入して補償しょうというも
ので、補償電荷量はコンデンサＣａｔと電源ｙｃ＋−の
積となり、時定数はコンデンサＣ３１と抵抗Ｒ１ｌ＋の
積となる。
際にＯＬのノイズが入力信号電流に重畳されるとしたが
、抵抗ＲＨ％ コンデンサＣ３１ｘ スイ７ＳＷ３、Ｓ
Ｗ２、電源ＶＣＪＬ、インバータ工ＮＶ１でクロックノ
イズ抑圧回路ｉ＊ａしている。クロック端子ＯＬは第２
図のＯＬと同じ信号（あるいは逆相の信号）が与えられ
る。抑圧ノイズを積分器に注入して補償しょうというも
ので、補償電荷量はコンデンサＣａｔと電源ｙｃ＋−の
積となり、時定数はコンデンサＣ３１と抵抗Ｒ１ｌ＋の
積となる。
以上述べたように本発明によれば、密着型イメージセン
サのセンサ出力容量が大きいという欠点を補って、安定
で、高速な信号読出動作のできるイメージセンサ信号読
出回路を提供することができる。
サのセンサ出力容量が大きいという欠点を補って、安定
で、高速な信号読出動作のできるイメージセンサ信号読
出回路を提供することができる。
第１図は本発明の実施例におけるイメージセンサ信号読
出回路の回路図。 第２図に本発明の実施例におけるイメージセンサ信号読
出回路の動作波形図。 第５，４図に本発明の実施ガに用いているトランスコン
ダクタンス増幅器の内部等唾回路図。 第５．６，７，８，９．１０図は本発明の他の実施例に
おけるイメージセンサ信号読出回路の回路図。 Ｄ？ 、Ｄ３はダイオード ２は正相入力 ４は逆相入力 ６−ブツンユフル出力 Ａ Ｍ Ｐ ｌ−） トランスコンダクタンス増幅器１
６はバッファ出力である。 以上 出願人セイコーエプソン株式公社 代理人弁理士 最 上 務 他１名（、” ”−” ｉｆ１図 第２図 （ン２．→）３． ５れイ２「−ト亀１第３図 第５図 第７図 第８図 第９図 第１０図
出回路の回路図。 第２図に本発明の実施例におけるイメージセンサ信号読
出回路の動作波形図。 第５，４図に本発明の実施ガに用いているトランスコン
ダクタンス増幅器の内部等唾回路図。 第５．６，７，８，９．１０図は本発明の他の実施例に
おけるイメージセンサ信号読出回路の回路図。 Ｄ？ 、Ｄ３はダイオード ２は正相入力 ４は逆相入力 ６−ブツンユフル出力 Ａ Ｍ Ｐ ｌ−） トランスコンダクタンス増幅器１
６はバッファ出力である。 以上 出願人セイコーエプソン株式公社 代理人弁理士 最 上 務 他１名（、” ”−” ｉｆ１図 第２図 （ン２．→）３． ５れイ２「−ト亀１第３図 第５図 第７図 第８図 第９図 第１０図
Claims (1)
- （１）ａ）ダイオードバイアスされた差動入力及プツシ
ユプル出力を有するトランスコンダクタンス増幅器を用
いるイメージセンサ信号読出回路において、 ｂ）正相入力反逆相入力を定電流バイアスする手段、 ｃ）正相入力をイメージセンサ出力端子と接続する手段
、 ｄ）プツシユプル出力をバツフア出力する手段から構成
されることを特徴とするイメージセンサ信号読出回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20708085 | 1985-09-19 | ||
| JP60-207080 | 1985-09-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62149256A true JPS62149256A (ja) | 1987-07-03 |
Family
ID=16533865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61218809A Pending JPS62149256A (ja) | 1985-09-19 | 1986-09-17 | イメ−ジセンサ信号読出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62149256A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01108619U (ja) * | 1988-01-13 | 1989-07-24 | ||
| JPH02226816A (ja) * | 1989-02-28 | 1990-09-10 | Mitsubishi Electric Corp | アナログ・デジタル変換方式 |
| FR2807601A1 (fr) * | 2000-04-10 | 2001-10-12 | Commissariat Energie Atomique | Dispositif de conversion d'un photosignal en tension dans les senseurs d'images a integrateurs deportes |
| CN102495351A (zh) * | 2011-12-23 | 2012-06-13 | 江苏物联网研究发展中心 | 基于斩波技术的传感器阵列读出电路 |
-
1986
- 1986-09-17 JP JP61218809A patent/JPS62149256A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01108619U (ja) * | 1988-01-13 | 1989-07-24 | ||
| JPH0540585Y2 (ja) * | 1988-01-13 | 1993-10-14 | ||
| JPH02226816A (ja) * | 1989-02-28 | 1990-09-10 | Mitsubishi Electric Corp | アナログ・デジタル変換方式 |
| FR2807601A1 (fr) * | 2000-04-10 | 2001-10-12 | Commissariat Energie Atomique | Dispositif de conversion d'un photosignal en tension dans les senseurs d'images a integrateurs deportes |
| EP1146732A1 (fr) * | 2000-04-10 | 2001-10-17 | Commissariat A L'energie Atomique | Dispositif de conversion d'un photosignal en tension dans les senseurs d'images à intégrateurs déportés |
| CN102495351A (zh) * | 2011-12-23 | 2012-06-13 | 江苏物联网研究发展中心 | 基于斩波技术的传感器阵列读出电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63292710A (ja) | 集積回路 | |
| JPH0344447B2 (ja) | ||
| CN114978054A (zh) | 自稳零运算放大器 | |
| KR950005172B1 (ko) | 3-단자 연산증폭기 | |
| JPS62149256A (ja) | イメ−ジセンサ信号読出回路 | |
| JP3053006B2 (ja) | フィルタ回路 | |
| JPS6378612A (ja) | レベルシフト回路 | |
| TW416227B (en) | Level clamp circuit | |
| JPH03293806A (ja) | 出力オフセット補償回路 | |
| JPH03142752A (ja) | 帰還型エンファシス回路 | |
| WO2003091933A1 (en) | Operational amplifier integrator | |
| Brunner et al. | The active feedback amplifier. a versatile analog building block | |
| JPS61140210A (ja) | 信号処理回路 | |
| JPS5942899B2 (ja) | 制御信号発生回路 | |
| JP2024064551A (ja) | 差動入力差動出力型の反転増幅回路および測定装置 | |
| Pourashraf | Low Power High Performance Analog and Mixed-Signal Building Blocks | |
| JPH08146059A (ja) | 容量−電圧変換回路 | |
| JPH04172004A (ja) | 差動回路 | |
| JPH0511526U (ja) | 複合増幅回路 | |
| JPH0543532Y2 (ja) | ||
| JPS6087509A (ja) | 差動増幅回路 | |
| JPH0518677Y2 (ja) | ||
| JPS59183511A (ja) | 差動増幅回路 | |
| JPS63217829A (ja) | スイツチトキヤパシタ回路 | |
| JPH02137408A (ja) | Ｄｃフィードバック回路 |