JPS6087508A - 直流阻止増幅回路 - Google Patents
直流阻止増幅回路Info
- Publication number
- JPS6087508A JPS6087508A JP58195207A JP19520783A JPS6087508A JP S6087508 A JPS6087508 A JP S6087508A JP 58195207 A JP58195207 A JP 58195207A JP 19520783 A JP19520783 A JP 19520783A JP S6087508 A JPS6087508 A JP S6087508A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- differential amplifier
- output
- inverting input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、直流電圧の重畳された入力電圧から、変化成
分のみを抽出して増幅を行なう直流阻止増幅回路に関す
るものである。
分のみを抽出して増幅を行なう直流阻止増幅回路に関す
るものである。
可変インピーダンス素子により各柚の物理Ｉｊｃを検出
する場合等には、可変インピーダンス素子へ直流電流を
通じておき、これの端子電圧ｔこより検出を行なうもの
となっているが、端子電圧には直流電流による直流電圧
が重畳しており、これをそのまま増幅すると、増幅器の
入力ダイナミックレンジを大としなければならず、一般
に、ｊ’ａ ’ｌ’ｒｉｉ器の入力と直列にコンデンサ
を挿入し、これによって直流分を阻止すると共に、増幅
器の入力と並列に放電用の抵抗器を接続し、変化分のみ
を抽出して増幅を行なうものとなっている。
する場合等には、可変インピーダンス素子へ直流電流を
通じておき、これの端子電圧ｔこより検出を行なうもの
となっているが、端子電圧には直流電流による直流電圧
が重畳しており、これをそのまま増幅すると、増幅器の
入力ダイナミックレンジを大としなければならず、一般
に、ｊ’ａ ’ｌ’ｒｉｉ器の入力と直列にコンデンサ
を挿入し、これによって直流分を阻止すると共に、増幅
器の入力と並列に放電用の抵抗器を接続し、変化分のみ
を抽出して増幅を行なうものとなっている。
しかし、コンデンサおよび抵抗器を用いる従来の手段に
おいては、これらが微分回路を構成するため、変化分の
抽出波形に歪を生ずると共に、並列抵抗器により増幅器
の入力インピーダンスが低下し、電圧の検出状況が不正
確になる等の欠点を生じている。
おいては、これらが微分回路を構成するため、変化分の
抽出波形に歪を生ずると共に、並列抵抗器により増幅器
の入力インピーダンスが低下し、電圧の検出状況が不正
確になる等の欠点を生じている。
〔発明の概要」
本発明は、従来のかかる欠点を根本的に解決する目的を
有し、反転入力と出力とのＩ”ｄＪに挿入された帰航抵
抗器を有する差動増幅器を殴り、これの非反転入力−・
直流電圧および、これと変化成分とからなる入力電圧を
１ｒｔ次に与えると共に、差動増幅器の出力電圧に応動
し、直列抵抗器を介して補償電圧を差動増幅器の反転入
力へ与える補償回路を設け、直流電圧が与えられたとき
に操作されるスイッチにより補償回路を応動状態とし、
補償電圧によシ差動増幅器の出力電圧を零としたうえ、
スイッチの複旧後も、補償回路により出力電圧を零とす
る１＋ｌｉ偵電りを継続しで与えるものとした極めて効
果的な、直流阻止増１１ｊ＋ｆ回路を提供するものであ
る。
有し、反転入力と出力とのＩ”ｄＪに挿入された帰航抵
抗器を有する差動増幅器を殴り、これの非反転入力−・
直流電圧および、これと変化成分とからなる入力電圧を
１ｒｔ次に与えると共に、差動増幅器の出力電圧に応動
し、直列抵抗器を介して補償電圧を差動増幅器の反転入
力へ与える補償回路を設け、直流電圧が与えられたとき
に操作されるスイッチにより補償回路を応動状態とし、
補償電圧によシ差動増幅器の出力電圧を零としたうえ、
スイッチの複旧後も、補償回路により出力電圧を零とす
る１＋ｌｉ偵電りを継続しで与えるものとした極めて効
果的な、直流阻止増１１ｊ＋ｆ回路を提供するものであ
る。
し実施例ｊ
以下、実施例を示す回路図により本発明の詳細な説明す
る。
る。
第１図は、全体ヶアナログ回路によシ（１１成した場合
で′Ｊり’）、反転入力と出力との同に帰航抵抗器Ｒｙ
のＪ申入された差動増幅器Ａ！か設けてあシ、これの非
反転入力には、［α流電圧ｅ、）および、これど変化成
分とからなる入力電圧ｅ１が順次に与えられるものとな
っておシ、差動増幅器Ａ１０反転入力に対しては、直列
抵抗器Ｒ２が接続されていると共に、共通電位との間に
は、帰路抵抗器ｒが挿入されている。
で′Ｊり’）、反転入力と出力との同に帰航抵抗器Ｒｙ
のＪ申入された差動増幅器Ａ！か設けてあシ、これの非
反転入力には、［α流電圧ｅ、）および、これど変化成
分とからなる入力電圧ｅ１が順次に与えられるものとな
っておシ、差動増幅器Ａ１０反転入力に対しては、直列
抵抗器Ｒ２が接続されていると共に、共通電位との間に
は、帰路抵抗器ｒが挿入されている。
また、差動増幅器Ａ１の出力には、直流電圧ｅＱが与え
られたときに操作されるスイッチＳが接続され、スイッ
チＳと抵抗器Ｒｚとの間には、差動増幅器Ａ２とコンデ
ンサＣとによる積分回路、および、差動増幅器Ａ３と抵
抗器Ｒ１ｒ Ｒ２とによる増幅回路の縦続接続によシ構
成された補償回路が挿入されておシ、これによって帰還
ループが形成されている。
られたときに操作されるスイッチＳが接続され、スイッ
チＳと抵抗器Ｒｚとの間には、差動増幅器Ａ２とコンデ
ンサＣとによる積分回路、および、差動増幅器Ａ３と抵
抗器Ｒ１ｒ Ｒ２とによる増幅回路の縦続接続によシ構
成された補償回路が挿入されておシ、これによって帰還
ループが形成されている。
このため、スイッチＳがオンとなれば、差動増幅器Ａ、
の出力電圧Ｅｏに応じて差動増幅器Ａ３が直流電圧ｅ、
）と同極性の補償電圧ｇｚを生じ、抵抗器ＲＺを介して
差動増幅器Ａ１の反転入力へ同電圧ＥＺを与えるものと
なり、同増幅器Ａ、において直流電圧ｅｏと補償電圧Ｅ
Ｚとが相殺を行なうため、差動増幅器Ａ２のオフセット
電圧にょる誤差を除けば、出力電圧ＥＯが零に設定され
る。
の出力電圧Ｅｏに応じて差動増幅器Ａ３が直流電圧ｅ、
）と同極性の補償電圧ｇｚを生じ、抵抗器ＲＺを介して
差動増幅器Ａ１の反転入力へ同電圧ＥＺを与えるものと
なり、同増幅器Ａ、において直流電圧ｅｏと補償電圧Ｅ
Ｚとが相殺を行なうため、差動増幅器Ａ２のオフセット
電圧にょる誤差を除けば、出力電圧ＥＯが零に設定され
る。
゛ここｔこおいて、差動増幅器Ａ、の非反転入力へ与え
られる電圧をｅとすれば、帰還抵抗器ＲＦの作用により
反転入力の電圧もほぼｅであシ、各抵抗器Ｒ）、ｒ Ｒ
Ｚ ｌ ｒの？「流１１１Ｆ ＋ ｌｌ（ｚ ＋ Ｉｒ
は次式によシ示される。
られる電圧をｅとすれば、帰還抵抗器ＲＦの作用により
反転入力の電圧もほぼｅであシ、各抵抗器Ｒ）、ｒ Ｒ
Ｚ ｌ ｒの？「流１１１Ｆ ＋ ｌｌ（ｚ ＋ Ｉｒ
は次式によシ示される。
・・・・・（１）
１だ、１肘＝’ Ｉ ＋ｔ ＞：士Ｉｒ であるため、
次式が得られる。。
次式が得られる。。
したがって、（２）式において、Ｅｏ＝Ｏとなる値にＦ
、ｚか定めらｉするため、スイッチＳを復旧させオフと
ずれば、出力１ル川ＥＯ乃至抵抗器Ｒｚの帰還ループが
切１１ノ「されると共に、コンデンサＣの充電１ｂ、荷
により補償電圧ＥＺの送出が継続され、次式の条件が得
られる。
、ｚか定めらｉするため、スイッチＳを復旧させオフと
ずれば、出力１ル川ＥＯ乃至抵抗器Ｒｚの帰還ループが
切１１ノ「されると共に、コンデンサＣの充電１ｂ、荷
により補償電圧ＥＺの送出が継続され、次式の条件が得
られる。
ただし、Δｅ””ｅｉ ｅ６
すなわち、ついで入力電圧ｅｌを与えることにより、変
化分Δｅのみが１＋（Ｒｒ／ｙ）＋（Ｂｙ／Ｒｚ）の利
得によシ増幅されるものとなり、直流分が完全に阻止さ
れ、所望の利得によシ変化分のみの増幅を行なうことが
できる。
化分Δｅのみが１＋（Ｒｒ／ｙ）＋（Ｂｙ／Ｒｚ）の利
得によシ増幅されるものとなり、直流分が完全に阻止さ
れ、所望の利得によシ変化分のみの増幅を行なうことが
できる。
また、差動増幅器ＡＩの非反転入力には、特に並列抵抗
器等を要さず、十分な高入力インピーダンスを得ること
ができると共に、（３）式から明らかなとおり抵抗４直
比により利得が定まるため、抵抗器に特性の良好なもの
を用いれば、利得の安定化が実現する。
器等を要さず、十分な高入力インピーダンスを得ること
ができると共に、（３）式から明らかなとおり抵抗４直
比により利得が定まるため、抵抗器に特性の良好なもの
を用いれば、利得の安定化が実現する。
なお、差動増幅器Ａ、は、直流電圧ｅｏの増幅を行なわ
ず、変化分のみを増幅するため、変化分に対するダイナ
ミックレンジが拡大する。
ず、変化分のみを増幅するため、変化分に対するダイナ
ミックレンジが拡大する。
第２図および第３図は、ディジタル回路を併用した場合
であシ、第２図においては、出力電圧′Ｅ０をアナログ
・ディジタル変換器（以下ＡＤＣ） Ａ／Ｄによりディ
ジタル信号・＼変換のうえ、マイクロプロセッサおよび
メモリ等からなる制御部ＣＮＴへ与えてお９、スイッチ
Ｓの操作に応じて制御部ＣＮｒがディジタル・アナログ
変換器（以下、ＤＡＣ）Ｄ／Ａへのディジタル信号を変
化させ、出力電圧Ｅ。
であシ、第２図においては、出力電圧′Ｅ０をアナログ
・ディジタル変換器（以下ＡＤＣ） Ａ／Ｄによりディ
ジタル信号・＼変換のうえ、マイクロプロセッサおよび
メモリ等からなる制御部ＣＮＴへ与えてお９、スイッチ
Ｓの操作に応じて制御部ＣＮｒがディジタル・アナログ
変換器（以下、ＤＡＣ）Ｄ／Ａへのディジタル信号を変
化させ、出力電圧Ｅ。
が零となったときのディジタル回路をメモリにより保持
し、スイッチＳの復旧に応じては、ＡＤＣ・〜Φの出力
を演算処理のうえ、データＥｄとして送出するものとな
っている。
し、スイッチＳの復旧に応じては、ＡＤＣ・〜Φの出力
を演算処理のうえ、データＥｄとして送出するものとな
っている。
すなわち、第２図においては、ＡＤＣ−Ａ／Φ、制御部
ＣＮＴ 、 ＤＡＣ−Ｄ／Ａが補償回路として用いられ
ている。
ＣＮＴ 、 ＤＡＣ−Ｄ／Ａが補償回路として用いられ
ている。
第３図は、比較器ｃｐ 、カウンタＣＵＴ 、 ＤＡＣ
−Ｄ／Ａを補償回路として用いておシ、比較器ＣＰか出
力電圧ｇｏの極性に応じた出力を生ずるのにしたかい、
加減カウンタを用いたカウンタＣＵＴかスイッチＳの操
作に応じて与えられるクロックツ（ルスＣＬＫのアップ
カウントまたはダウンカウントを行ない、カウント出力
をＤＡＣ−Ｄ／Ａへ与えており、スイッチＳの復旧に応
じ、出力電圧ＥＯが零となったときのカウント出力を保
持するものとなっている。
−Ｄ／Ａを補償回路として用いておシ、比較器ＣＰか出
力電圧ｇｏの極性に応じた出力を生ずるのにしたかい、
加減カウンタを用いたカウンタＣＵＴかスイッチＳの操
作に応じて与えられるクロックツ（ルスＣＬＫのアップ
カウントまたはダウンカウントを行ない、カウント出力
をＤＡＣ−Ｄ／Ａへ与えており、スイッチＳの復旧に応
じ、出力電圧ＥＯが零となったときのカウント出力を保
持するものとなっている。
したがって、第２図および第３図の構成によっても、第
１図と同様の結果が得られると共に、第２図および第３
図においては、直流電圧ｅ□と対応する補償電圧Ｅｚに
応するディジタル信号がメモリまたはカウンタＣＵＴに
よシ保持されるため、これの保持状況が安定かつ正確と
なり、直流電圧ｅ６が変化しない限シ、変化分のみを確
実に増幅することができる。
１図と同様の結果が得られると共に、第２図および第３
図においては、直流電圧ｅ□と対応する補償電圧Ｅｚに
応するディジタル信号がメモリまたはカウンタＣＵＴに
よシ保持されるため、これの保持状況が安定かつ正確と
なり、直流電圧ｅ６が変化しない限シ、変化分のみを確
実に増幅することができる。
ただし、帰路抵抗器ｒは、状況に応じて省略し、または
、無視できる値としてもよく、スイッチＳをゲート回路
等に置換し、別途の制御信号によりオン、オフを制御し
ても同様であり、または、スイッチＳと同等のものを外
部に設け、補償回路の電源、バイアス等を制御する信号
を外部から与えるものとしてもよい。
、無視できる値としてもよく、スイッチＳをゲート回路
等に置換し、別途の制御信号によりオン、オフを制御し
ても同様であり、または、スイッチＳと同等のものを外
部に設け、補償回路の電源、バイアス等を制御する信号
を外部から与えるものとしてもよい。
また、第１図においては、積分回路を他の電圧保持回路
へ置換し、または、積分回路と増幅回路との縦続順位を
入替えてもよい。
へ置換し、または、積分回路と増幅回路との縦続順位を
入替えてもよい。
なお、第２図および第３図においては、制御部ＣＮＴま
たはカウンタＣＵＴが当初ディジタル信号のリセットを
行ない、次第にディジタル信号の値を増加させ、出力電
圧Ｅｏが零となったときに増加を停止するものとし、こ
れに応じて、ＡＤＣ−Ａ／Ｉ）または比較器ｃｐとして
、例えば、出力電圧ＥＯが零以外のとき高レベルの出力
を生じ、出力電圧ｇｏが零のとき低レベルの出力を生ず
るものを用いてもよい等、種々の変形が自在である。
たはカウンタＣＵＴが当初ディジタル信号のリセットを
行ない、次第にディジタル信号の値を増加させ、出力電
圧Ｅｏが零となったときに増加を停止するものとし、こ
れに応じて、ＡＤＣ−Ａ／Ｉ）または比較器ｃｐとして
、例えば、出力電圧ＥＯが零以外のとき高レベルの出力
を生じ、出力電圧ｇｏが零のとき低レベルの出力を生ず
るものを用いてもよい等、種々の変形が自在である。
〔発明の効果」
以上の説明により明らかなとおり本発明によれば、コン
デンサ等を用いずに直流分の阻止がなされ、変化分のみ
を十分な利得およびダイナミックレンジにより増幅でき
ると共に、波形歪を生ずる要因が力く、変化分を忠実に
増幅することができるうえ、高入力インピーダンスを容
易に得ることができる。
デンサ等を用いずに直流分の阻止がなされ、変化分のみ
を十分な利得およびダイナミックレンジにより増幅でき
ると共に、波形歪を生ずる要因が力く、変化分を忠実に
増幅することができるうえ、高入力インピーダンスを容
易に得ることができる。
また、抵抗値比によシ利得が定まるため、これらの抵抗
器に特性の良好なものを用いれば、利得の変化がなく、
安定に増幅を行なうことができるものとなシ、直流分を
阻止して変化分のみを増幅する各種の用途において顕著
な効果か得られる。
器に特性の良好なものを用いれば、利得の変化がなく、
安定に増幅を行なうことができるものとなシ、直流分を
阻止して変化分のみを増幅する各種の用途において顕著
な効果か得られる。
図は本発明の実施例を示し、第１図はアナログ回路によ
る場合の回路図、第２図および第３図はディジタル回路
を併用した場合の回路図である。 ｅ（、・・・・直流電圧、ｅｉ ・・・・入力電圧、Ａ
１−Ａ３・・・・差動増幅器、ＲＦ ・・・・帰還抵抗
器、Ｒｚ ・・・・直列抵抗器、Ｒ１＋ Ｒ２・・＠０
抵抗器、ＣＩＩ・・轡コンデンサ、Ｓ・・・・スイッチ
、ＶＤｌ、・１１・ＡＤＣ（アナログ・ディジタル変換
器）、Ｄ／Ａ−・・−ＤＡＣ（ディジタル・アナログ変
換器）、ＣＮＴ・・・φ制御部、ＣＵＴ・・・・カウン
タ、ＣＰ・・・・比較器、ＥＯ・会・・出力電圧、Ｅｚ
・・・・補償電圧。 特許出願人 山武ノ１ネウエル株式会社代理人 山川政
樹（ほか１名）
る場合の回路図、第２図および第３図はディジタル回路
を併用した場合の回路図である。 ｅ（、・・・・直流電圧、ｅｉ ・・・・入力電圧、Ａ
１−Ａ３・・・・差動増幅器、ＲＦ ・・・・帰還抵抗
器、Ｒｚ ・・・・直列抵抗器、Ｒ１＋ Ｒ２・・＠０
抵抗器、ＣＩＩ・・轡コンデンサ、Ｓ・・・・スイッチ
、ＶＤｌ、・１１・ＡＤＣ（アナログ・ディジタル変換
器）、Ｄ／Ａ−・・−ＤＡＣ（ディジタル・アナログ変
換器）、ＣＮＴ・・・φ制御部、ＣＵＴ・・・・カウン
タ、ＣＰ・・・・比較器、ＥＯ・会・・出力電圧、Ｅｚ
・・・・補償電圧。 特許出願人 山武ノ１ネウエル株式会社代理人 山川政
樹（ほか１名）
Claims (1)
- 直流電圧および該直流電圧と変化成分とからなる入力電
圧が順次に非反転入力へ与えられかつ反転入力と出力と
の間へ挿入されｆｃ、帰還抵抗器を有する差動増幅器と
、前記直流電圧が与えられたときに操作されるスイッチ
の操作によシ前記差動増幅器の出力電圧に応動する状態
となり直列抵抗器° 、を介して前記差動増幅器の反転
入力へ該差動増幅器の出力電圧を零とする補償電圧を与
えかつ前記スイッチの後旧後も該補償電圧を継続して与
える補償回路とを備えたことを特徴とする直流阻止増幅
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58195207A JPS6087508A (ja) | 1983-10-20 | 1983-10-20 | 直流阻止増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58195207A JPS6087508A (ja) | 1983-10-20 | 1983-10-20 | 直流阻止増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6087508A true JPS6087508A (ja) | 1985-05-17 |
Family
ID=16337235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58195207A Pending JPS6087508A (ja) | 1983-10-20 | 1983-10-20 | 直流阻止増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6087508A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5793243A (en) * | 1994-12-22 | 1998-08-11 | Medar, Inc. | Method of stabilizing an electronic signal integrator |
| JP2008252807A (ja) * | 2007-03-30 | 2008-10-16 | Nec Corp | オフセットキャンセル回路、及びオフセットキャンセル方法 |
-
1983
- 1983-10-20 JP JP58195207A patent/JPS6087508A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5793243A (en) * | 1994-12-22 | 1998-08-11 | Medar, Inc. | Method of stabilizing an electronic signal integrator |
| JP2008252807A (ja) * | 2007-03-30 | 2008-10-16 | Nec Corp | オフセットキャンセル回路、及びオフセットキャンセル方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0758525B2 (ja) | 磁気記録検出回路 | |
| US3697870A (en) | Digitally nulled magnetic detection system | |
| JPH03263906A (ja) | 利得可変増幅器 | |
| JPS6232714A (ja) | オフセツト電圧補正回路 | |
| JPS6087508A (ja) | 直流阻止増幅回路 | |
| JP2515070B2 (ja) | 増幅器 | |
| EP0388890B1 (en) | Reactance control circuit with a DC amplifier for minimizing a variation of a reference reactance value | |
| JPS61238111A (ja) | 増幅器 | |
| JPS6087509A (ja) | 差動増幅回路 | |
| JPS5942899B2 (ja) | 制御信号発生回路 | |
| US3171088A (en) | Phase-splitter circuit for use with an audio amplifier | |
| JP3089807B2 (ja) | 温度特性補正回路 | |
| JP2529354B2 (ja) | 電圧変換回路 | |
| JPS63294113A (ja) | ヒステリシスコンパレ−タ | |
| JP2684195B2 (ja) | パルスパターン出力回路 | |
| JPS63171006A (ja) | 利得制御回路 | |
| JPS6149506A (ja) | 増幅器 | |
| KR0135461B1 (ko) | 높은 입력 임피던스를 갖는 증폭회로 | |
| JPH0328579Y2 (ja) | ||
| JPH0419881Y2 (ja) | ||
| JPH03255712A (ja) | 電子ボリューム回路 | |
| JPS59147515A (ja) | 利得制御回路 | |
| JPS6252489B2 (ja) | ||
| JPH04109705A (ja) | 可変利得増幅器 | |
| JPH0375977A (ja) | 乗算回路 |