KR20120121779A - 자기 검출 회로의 오프셋 보상 장치 및 그 방법 - Google Patents

자기 검출 회로의 오프셋 보상 장치 및 그 방법 Download PDF

Info

Publication number
KR20120121779A
KR20120121779A KR1020110039778A KR20110039778A KR20120121779A KR 20120121779 A KR20120121779 A KR 20120121779A KR 1020110039778 A KR1020110039778 A KR 1020110039778A KR 20110039778 A KR20110039778 A KR 20110039778A KR 20120121779 A KR20120121779 A KR 20120121779A
Authority
KR
South Korea
Prior art keywords
offset
output
value
unit
detection state
Prior art date
Application number
KR1020110039778A
Other languages
English (en)
Inventor
표승철
김경욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110039778A priority Critical patent/KR20120121779A/ko
Priority to US13/426,089 priority patent/US8576001B2/en
Publication of KR20120121779A publication Critical patent/KR20120121779A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0023—Electronic aspects, e.g. circuits for stimulation, evaluation, control; Treating the measured signals; calibration
    • G01R33/0029—Treating the measured signals, e.g. removing offset or noise
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices

Abstract

본 발명은 자기 검출 회로의 오프셋 보상 장치 및 그 방법에 관한 것으로, 홀 소자에서 출력되는 제1 검출 상태의 출력 전압과 제2 검출 상태의 출력 전압을 증폭하여 출력하는 증폭부; 상기 증폭부에서 출력되는 제1 검출 상태의 출력 전압과 제2 검출 상태의 출력 전압을 입력받아 오프셋을 검출하여 출력하는 오프셋 검출부; 상기 오프셋 검출부에서 출력되는 오프셋이 양의 기준 설정값보다 크거나 음의 기준 설정값보다 작은지를 판단하여 판단 결과를 출력하는 비교부; 상기 비교부에서 출력되는 판단결과 양의 기준 설정값보다 오프셋이 크면 제1 카운팅값을 1씩 증가시키고, 상기 비교부에서 출력되는 판단결과 음의 기준 설정값보다 오프셋이 작으면 제2 카운팅값을 1씩 증가시키는 카운터부; 및 상기 카운터부의 제1 카운팅값에 비례하는 전류를 상기 증폭부에 제공하여 출력전압을 감소시키고, 상기 카운터부의 제2 카운팅값에 비례하는 전류를 상기 증폭부에서 유출시켜 출력 전압을 증가시키는 전류 공급부를 포함하는 자기 검출 회로의 오프셋 보상 장치 및 그 방법이 제공된다.

Description

자기 검출 회로의 오프셋 보상 장치 및 그 방법{Offset compensation apparatus for the magnetic detection circuit and method thereof}
본 발명은 자기 검출 회로의 오프셋 보상 장치 및 그 방법에 관한 것이다.
홀 소자를 사용한 자기 검출 회로는, 홀 소자의 네 모퉁이에 형성한 전극중의 어느 한쌍의 대향 전극 사이에 전류를 흘리고 자석을 접근시키면, 전류를 흘리지 않은 나머지 대향 전극 사이에서 전위차가 발생하는 현상을 이용하여 자기를 검출한다.
그러나, 대부분의 홀 소자에서는 제조 불균일에 의해, 자석을 접근시키지 않아도, 전류를 흘리지 않은 나머지 대향 전극 사이에 전위차가 발생하여, 마치 자석이 근처에 있는 것처럼 오검출되어 버린다.
이처럼 자석을 접근시키지 않았음에도 불구하고 검출되는 자기량을 자기 오프셋이라고 하며, 이러한 자기 오프셋을 보상하는 것이 자기 검출 회로의 오프셋 보상 장치이다.
이와 같은 자기 검출 회로의 오프셋 보상 장치에 있어서 종래 기술은 스핀 전류(spinning current) 방식을 사용하여 자기 오프셋을 증폭부를 통하여 증폭하고, 샘플 홀드 회로부를 거쳐 샘플링되어 유지되도록 한 후에 가산부를 통해서 오프셋을 제거한다.
하지만, 이와 같은 종래 기술은 자기 오프셋이 증폭부를 통하여 증폭하도록 하고 있어, 증폭부의 이득을 통해서 오프셋이 포화되지 않는 범위 내에서만 오프셋을 제거할 수 있어 그 이상에서는 동작점의 왜곡을 가져오는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 증폭부의 오프셋을 실시간으로 탐지하여 증폭부의 입력에 반영하여 증폭부에 의해 증폭된 오프셋에 따른 출력의 왜곡 현상을 보상할 수 있도록 한 자기 검출 회로의 오프셋 보상 장치 및 그 방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 장치는, 홀 소자에서 출력되는 제1 검출 상태의 출력 전압과 제2 검출 상태의 출력 전압을 증폭하여 출력하는 증폭부; 상기 증폭부에서 출력되는 제1 검출 상태의 출력 전압과 제2 검출 상태의 출력 전압을 입력받아 오프셋을 검출하여 출력하는 오프셋 검출부; 상기 오프셋 검출부에서 출력되는 오프셋이 양의 기준 설정값보다 크거나 음의 기준 설정값보다 작은지를 판단하여 판단 결과를 출력하는 비교부; 상기 비교부에서 출력되는 판단결과 양의 기준 설정값보다 오프셋이 크면 제1 카운팅값을 1씩 증가시키고, 상기 비교부에서 출력되는 판단결과 음의 기준 설정값보다 오프셋이 작으면 제2 카운팅값을 1씩 증가시키는 카운터부; 및 상기 카운터부의 제1 카운팅값에 비례하는 전류를 상기 증폭부에 제공하여 출력전압을 감소시키고, 상기 카운터부의 제2 카운팅값에 비례하는 전류를 상기 증폭부에서 유출시켜 출력 전압을 증가시키는 전류 공급부를 포함한다.
또한, 본 발명의 장치의 상기 오프셋 검출부는, 상기 증폭부의 출력단자에 연결되어 있는 제1 스위치; 상기 제1 스위치와 접지사이에 위치한 제1 커패시터; 상기 제1 커패시터와 상기 비교부 사이에 위치하는 제2 스위치; 상기 증폭부의 출력단자에 연결되어 있는 제3 스위치; 상기 제3 스위치와 접지사이에 위치한 제2 커패시터; 및 상기 제2 커패시터와 상기 비교부 사이에 위치하는 제4 스위치를 포함하며, 제1 검출 상태에서 상기 제1 스위치의 상태는 온되고, 상기 제2 스위치와 상기 제3 스위치가 오프되어 제1 검출상태값이 제1 커패시터에 축적 전하량으로 기억되도록 하고, 제2 검출 상태에서 제1 스위치와 제4 스위치의 상태는 오프되고, 제2 스위치의 상태는 온되어 제2 검출상태값이 제2 커패시터에 축적 전하량으로 기억되도록 한 후에 상기 제1 커패시터의 축적 전하량과 제2 커패시터의 축적 전하량을 평균하여 오프셋을 검출하는 것을 특징으로 한다.
또한, 본 발명의 장치의 상기 비교부는, 상기 오프셋 검출부에서 출력되는 오프셋이 양의 기준 설정값보다 큰지를 판단하는 제1 비교기; 및 상기 오프셋 검출부에서 출력되는 오프셋이 음의 기준 설정값보다 작은지를 판단하는 제2 비교기를 포함한다.
또한, 본 발명의 장치의 상기 카운터부는, 상기 비교부에서 출력되는 판단 결과 양의 기준 설정값보다 오프셋이 크면 제1 카운팅값을 1씩 증가시키는 제1 카운터; 및 상기 비교부에서 출력되는 판단결과 음의 기준 설정값보다 오프셋이 작으면 제2 카운팅값을 1씩 증가시키는 제2 카운터를 포함한다.
또한, 본 발명의 장치의 상기 전류 공급부는, 제1 카운팅값에 비례하는 전류를 증폭부에 제공하여 출력값이 공급되는 전류값에 비례하여 감산된 값이 출력되도록 하는 제1 디지털/아날로그 변환기; 및 제2 카운팅값에 비례하는 전류를 증폭부에서 유출하여 유출되는 전류값에 비례하여 가산된 값이 출력되도록 하는 제2 디지털/아날로그 변환기를 포함한다.
또한, 본 발명의 장치는 상기 증폭부에서 출력되는 제1 검출 상태의 출력 전압과 제2 검출 상태의 출력 전압을 샘플링하여 유지하는 샘플 홀드 회로부; 상기 샘플 홀드 회로부에 의해 샘플링되어 유지된 제1 검출 상태의 출력 전압과 제2 검출 상태의 출력 전압을 입력받아 오프셋 전압을 제거한 홀 전압을 출력하는 가산부; 및 상기 가산부의 출력 단자에서 출력되는 출력 전압을 설정 전압값보다 큰지를 여부를 비교하여 그 판정값을 출력하는 슈미트 트리거를 더 포함한다.
또한, 본 발명의 방법은 (A) 오프셋 검출부가 증폭부에서 출력되는 제1 검출 상태의 출력 전압과 제2 검출 상태의 출력 전압을 입력받아 오프셋을 검출하여 출력하는 단계; (B) 비교부가 상기 오프셋 검출부에서 출력되는 오프셋이 양의 기준 설정값보다 크거나 음의 기준 설정값보다 작은지를 판단하는 단계; (C) 카운터부가 상기 비교부에서 출력되는 판단결과 양의 기준 설정값보다 오프셋이 크면 제1 카운팅값을 1씩 증가시키고, 상기 비교부에서 출력되는 판단결과 음의 기준 설정값보다 오프셋이 작으면 제2 카운팅값을 1씩 증가시키는 단계; 및 (D) 전류 공급부가 상기 카운터부의 제1 카운팅값에 비례하는 전류를 상기 증폭부에 제공하여 출력전압을 감소시키고, 상기 카운터부의 제2 카운팅값에 비례하는 전류를 상기 증폭부에서 유출시켜 출력 전압을 증가시키는 단계를 포함한다.
또한, 본 발명의 방법의 상기 (A) 단계는, (A-1) 제1 검출 상태에서 제1 검출상태값이 상기 오프셋 검출부에 구비된 제1 커패시터에 축적 전하량으로 기억되도록 하는 단계; (A-2) 제2 검출상태값이 상기 오프셋 검출부에 구비된 제2 커패시터에 축적 전하량으로 기억되도록 하는 단계; 및 (A-3) 상기 제1 커패시터의 축적 전하량과 제2 커패시터의 축적 전하량을 평균하여 오프셋을 검출하는 단계를 포함한다.
또한, 본 발명의 방법의 상기 (B) 단계는, (B-1) 상기 비교부에 구비된 제1 비교기가 상기 오프셋 검출부에서 출력되는 오프셋이 양의 기준 설정값보다 큰지를 판단하는 단계; 및 (B-2) 상기 비교부에 구비된 제2 비교기가 상기 오프셋 검출부에서 출력되는 오프셋이 음의 기준 설정값보다 작은지를 판단하는 단계를 포함한다.
또한, 본 발명의 방법의 상기 (C) 단계는, (C-1) 상기 카운터부에 구비된 제1 카운터가 상기 비교부에서 출력되는 판단 결과 양의 기준 설정값보다 오프셋이 크면 제1 카운팅값을 1씩 증가시키는 단계; 및 (C-2) 상기 카운터부에 구비된 제2 카운터가 상기 비교부에서 출력되는 판단결과 음의 기준 설정값보다 오프셋이 작으면 제2 카운팅값을 1씩 증가시키는 단계를 포함한다.
또한, 본 발명의 방법의 상기 (D) 단계는, (D-1) 전류 공급부는 구비된 제1 디지털/아날로그 변환기를 사용하여 제1 카운팅값에 비례하는 전류를 증폭부에 제공하여 출력값이 공급되는 전류값에 비례하여 감산된 값이 출력되도록 하는 단계; 및 (D-2) 전류 공급부는 구비된 제2 디지털/아날로그 변환기를 사용하여 제2 카운팅값에 비례하는 전류를 증폭부에서 유출하여 출력값이 유출되는 전류값에 비례하여 가산된 값이 출력되도록 하는 단계를 포함한다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
상기와 같은 본 발명에 따르면, 증폭부의 오프셋을 실시간으로 탐지하여 증폭부의 입력에 반영하여 증폭부에 의해 증폭된 오프셋에 따른 출력의 왜곡 현상을 보상할 수 있다.
또한, 본 발명에 따르면, 홀 소자에서 큰 오프셋이 발생하더라도 증폭부의 입력 전류(전압)을 증가시켜 제거가 가능하도록 한다.
또한, 본 발명에 따르면, 오토 제로(auto zero) 기법처럼 오프셋을 제거하기 위하여 별도의 주기를 가질 필요없이 홀 전압을 검출하면서 동시에 오프셋을 제거할 수 있어 스위치용 뿐만 아니라 리니어용 홀 IC 구조에서도 적용이 가능하도록 한다.
도 1은 본 발명의 제1 실시예에 따른 자기 검출 회로의 오프셋 보상 장치의 구성도이다.
도 2는 도1의 증폭부의 상세 구성도이다.
도 3은 도1 의 오프셋 검출부, 비교부, 로직 회로부, 카운터부 및 전류 공급부의 상세 구성도이다.
도 4는 본 발명의 제1 실시예에 따른 자기 검출 회로의 오프셋 보상 방법의 흐름도이다.
도 5는 본 발명의 제1 실시예에 따른 자기 검출 회로에 오프셋을 임의로 인가한 경우에 출력값을 나타내는 그래프이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 제1 실시예에 따른 자기 검출 회로의 오프셋 보상 장치의 구성도이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 홀 소자 오프셋 보상 장치는 홀소자(110), 스위치부(120), 증폭부(130), 샘플 홀드 회로부(140), 가산부(150), 슈미트 트리거부(160), 오프셋 검출부(170), 비교부(180), 로직 회로부(190), 카운터부(200) 및 전류 공급부(210)를 포함하고 있다.
상기 홀 소자(110)는 자전 변환 소자로서 제1 단자쌍(A-C)와 제2 단자쌍(B-D)를 갖는다.
상기 스위치부(120)는 홀 소자(110)의 각 단자(A, B, C 및 D)와 접속되는 4 개의 입력 단자와, 제 1 출력 단자 및 제 2 출력 단자를 갖는다. 스위치부(120)는, 홀 소자(110)의 제 1 단자쌍(A - C)에 전원 전압을 입력하고, 제 2 단자쌍(B - D)으로부터 검출 전압을 출력하는 제 1 검출 상태와, 제 2 단자쌍(B - D)에 전원 전압을 입력하고, 제 1 단자쌍(A - C)으로부터 검출 전압을 출력하는 제 2 검출 상태를 전환하는 기능을 갖는다.
그리고, 증폭부(130)는 스위치부(120)의 제 1 출력 단자 및 제 2 출력 단자가 각각 접속되는 제 1 입력 단자 및 제 2 입력 단자와, 제 1 출력 단자 및 제 2 출력 단자를 갖는다.
증폭부(130)는 도 2 에 나타낸 바와 같은 인스트루먼테이션 앰프 구성을 하고 있다. 증폭부(130)는, 차동 증폭기(131, 132)와 저항(R131, R132, R133)을 구비한다.
차동 증폭기(131 및 132)는 각각 비반전 증폭기로서 동작한다. 증폭부(130)의 제 1 입력 단자가 제1 차동 증폭기(131)의 비반전 입력 단자에 접속되고, 제 2 입력 단자가 제2 차동 증폭기(132)의 비반전 입력 단자에 접속되며, 제 1 출력 단자가 제1 차동 증폭기(131)의 출력 단자에 접속되고, 제 2 출력 단자가 제2 차동 증폭기(132)의 출력 단자에 접속된다.
증폭부(130)는 이와 같은 인스트루먼테이션 앰프 구성으로 함으로써, 차동 입력에 있어서의 동상 노이즈의 영향을 억제할 수 있게 된다. 여기에서, 차동 증폭기(131 및 132)의 증폭률이 동일하게 설정되어 있는 것으로 한다.
다음으로, 샘플 홀드 회로부(140)는 증폭부(130)의 제 1 출력 단자 및 제 2 출력 단자가 각각 접속되는 제 1 입력 단자 및 제 2 입력 단자와, 제 1 출력 단자 및 제 2 출력 단자를 갖는다.
상기 샘플 홀드 회로부(140)의 제1 출력 단자는 가산부(150)의 비반전 입력 단자에 입력되고, 제2 출력 단자는 가산부(150)의 반전 입력 단자에 입력된다.
이와 같은 샘플 홀드 회로부(140)는 증폭부(130)에서 출력되는 출력 전압(V3)을 샘플링하여 유지하여 상기 가산부(150)의 비반전 입력 단자에 제공하며, 증폭부(130)에서 출력되는 출력 전압(V4)을 샘플링하여 유지하여 상기 가산부(150)의 반전 입력 단자에 제공한다.
그리고, 가산부(150)는 상기 샘플 홀드 회로부(140)의 제1 출력 단자에 비반전 입력 단자가 연결되고, 상기 샘플 홀드 회로부(140)의 제2 출력 단자에 반전 입력 단자가 연결되어 있다.
이러한, 가산부(150)는 비반전 입력 단자를 통해 상기 샘플 홀드 회로부(140)에 의해 샘플링되고 유지된 증폭부(130)의 출력 전압(V3)를 입력받고, 반전 입력단자를 통하여 상기 샘플 홀드 회로부(140)에 의해 샘플링되고 유지된 증폭부(130)의 출력 전압(V4)를 입력받아 오프셋 전압을 제거한 홀 전압을 출력한다.
상기 슈미트 트리거부(160)는 가산부(150)의 출력 단자에서 출력되는 출력 전압을 설정 전압값보다 큰지를 여부를 비교하여 그 판정값을 출력한다.
한편, 오프셋 검출부(170)는 상기 증폭부(130)의 제1 출력 단자에서 출력되는 제1 상태 검출값과 제2 상태 검출값을 입력받아 평균하여 오프셋을 검출하여 출력한다.
그러면, 비교부(180)는 상기 오프셋 검출부(170)에서 검출한 오프셋 값이 양의 기준 설정값보다 크거나 음의 기준 설정값보다 작은지를 판단하여 양의 설정 기준 설정값보다 크거나 음의 기준 설정값보다 작으면 하이 레벨 신호를 출력한다.
다음으로, 로직 회로부(190)는 비교부(180)의 출력값을 입력받아 오프셋 값이 양의 기준 설정값보다 크면 제1 카운팅값을 1씩 증가시키도록 카운트하고, 오프셋 값이 음의 기준 설정값보다 작으면 제2 카운팅값을 1씩 증가시키도록 카운트한다.
그리고, 카운터부(200)는 로직 회로부(190)의 입력 신호에 따라 제1 카운팅값을 카운트하거나, 제2 카운팅값을 카운트한다.
다음으로, 전류 공급부(210)는 제1 카운팅값에 비례하는 전류를 증폭부(130)의 제1 차동 증폭기(131)의 반전단자에 제공하여 제1 차동 증폭기(131)에서 출력되는 출력값이 공급되는 전류값에 비례하여 감산된 값이 출력되도록 한다.
또한, 전류 공급부(210)는 제2 카운팅값에 비례하는 전류를 증폭부(130)의 제2 차동 증폭기(132)에서 유출하여 제2 차동 증폭기(132)에서 출력되는 출력값이 유출되는 전류값에 비례하여 가산된 값이 출력되도록 한다.
이와 같은 본 발명의 제1 실시예에 따른 자기 검출 회로의 오프셋 보상 장치의 동작을 살펴보면 다음과 같다.
상기 홀 소자(110)는, 단자 A와 C 및 단자 B와 D에 관해서 기하학적으로 등가인 형상으로 형성되어 있다. 이와 같은 홀 소자(110)의 단자(A－C)간에 전압 Vdd를 인가했을 때에 단자(B－D)간에 발생하는 출력 전압(V1)과 단자(B－D)간에 전압 Vdd를 인가했을 때에 단자(A－C)간에 발생하는 출력 전압(V2)은 자계의 강함에 따른 유효신호 성분인 홀 전압(이하, Vh로 한다)은 역상이 되고, 홀 소자(110) 자신의 오프셋 전압(이하, Vof로 한다)은 동상이 된다.
따라서, 이들 2개의 홀 소자(110)의 출력 전압을 증폭부(130)에 의해 증폭하고, 샘플 홀드 회로부(140)를 통하여 샘플링하여 유지한 다음, 가산부(150)의 비반전 단자에 출력 전압 V3을 인가하고, 가산부(150)의 반전 단자에 출력 전압 V4를 인가하여 오프셋 전압을 배제하고 홀 전압에 대하여 평균을 취함으로써, 홀 소자(110)의 오프셋이 제거된 홀 전압을 얻을 수 있다.
이후에, 슈미트 트리거부(160)는 가산부(150)에서 출력되는 홀 전압이 설정값보다 크면 하이 레벨 신호를 출력하고, 설정값보다 작으면 로 레벨 신호를 출력하여 홀 전압의 크기에 대한 정보를 제공한다.
한편, 오프셋 검출부(170)는 증폭부(130)의 제1 출력 단자에서 출력되는 제1 검출 상태값과 제2 검출 상태값을 평균하여 오프셋을 검출하여 출력한다. 이를 좀더 상세히 살펴보면 다음과 같다.
먼저, 상기 증폭부(130)가 제1 출력 단자를 통해서 출력하는 제1 검출 상태값(V3)은 동상 전압을 Vcc(=Vdd/2)라 하고, 홀 전압을 Vh라 하며, 오프셋을 Vof라 할때, 이득이 A인 경우에 V3=Vcc+AVh/2+AVof/2가 된다.
이후에, 증폭부(130)가 제1 출력 단자를 통해서 출력하는 제2 검출 상태값(V3)은 상기 제1 검출 상태값과 홀 전압이 역상이 되고, 오프셋이 동상이 되어 V3=Vcc-AVh/2+AVof/2가 된다.
따라서, 상기 오프셋 검출부(170)는 제1 출력 단자에서 출력되는 제1 검출상태값(V3=Vcc+AVh/2+AVof/2)과 제2 검출 상태값(V3=Vcc-AVh/2+AVof/2)을 평균하여 오프셋(실제는 동상 전압 Vcc이 포함된 Vcc+AVof/2이 된다)을 검출하여 출력한다.
한편, 비교부(180)는 상기 오프셋 검출부(170)에서 오프셋이 양의 기준 설정값보다 큰지를 판단하여 양의 기준 설정값보다 크면 하이 레벨 신호를 출력하고 양의 기준 설정값보다 작으면 로 레벨 신호를 출력한다.
또한, 상기 비교부(180)는 상기 오프셋 검출부(170)에서 오프셋이 음의 기준 설정값보다 작은지를 판단하여 음의 기준 설정값보다 작으면 하이 레벨 신호를 출력하고 음의 기준 설정값보다 크면 로 레벨 신호를 출력한다.
그러면, 로직 회로부(190)는 비교부(180)의 출력값을 입력받아 오프셋이 양의 기준 설정값보다 크면 제1 카운팅값을 1씩 증가시키도록 카운트하고, 오프셋이 음의 기준 설정값보다 작으면 제2 카운팅값을 1씩 증가시키도록 카운트한다.
이에 따라, 전류 공급부(210)는 제1 카운팅값의 크기에 비례하는 전류를 증폭부(130)의 제1 차동 증폭기(131)의 반전단자에 제공하여 제1 차동 증폭기(131)에서 출력되는 출력값이 공급되는 전류값만큼 감산된 값이 출력되도록 한다.
또한, 전류 공급부(210)는 제2 카운팅값의 크기에 비례하는 전류를 증폭부(130)의 제2 차동 증폭기(132)로부터 유출되도록 하여 제2 차동 증폭기(132)에서 출력되는 출력값이 유출되는 전류값만큼 감산된 값이 출력되도록 한다.
이와 같이 본 발명에 따르면, 증폭부(130)의 오프셋을 실시간으로 탐지하여 증폭부(130)의 입력에 반영하여 증폭부(130)에 의해 증폭된 오프셋에 따른 출력의 왜곡 현상을 보상할 수 있다.
또한, 본 발명에 따르면, 홀 소자(110)에서 큰 오프셋이 발생하더라도 증폭부(130)의 입력 전류을 증가시켜거나 감소시켜 제거가 가능하도록 한다.
또한, 본 발명에 따르면, 오토 제로(auto zero) 기법처럼 오프셋을 제거하기 위하여 별도의 주기를 가질 필요없이 홀 전압을 검출하면서 동시에 오프셋을 제거할 수 있어 스위치용 뿐만 아니라 리니어용 홀 IC 구조에서도 적용이 가능하도록 한다.
도 3은 도1 의 오프셋 검출부, 비교부, 로직 회로부, 카운터부 및 전류 공급부의 상세 구성도이다.
도 3을 참조하면, 도 1의 오프셋 검출부(170)는 스위치(171~175)와, 커패시터(176,177)로 구성되어 있고, 비교부(180)는 제1 비교기(181)와 제2 비교기(182)로 구성되어 있으며, 카운터부(200)는 제1 카운터(201)와 제2 카운터(202)로 구성되어 있고, 전류 공급부(210)는 제1 디지털/아날로그 변환기(211)와, 제2 아날로그/디지털 변환기(212)로 구성되어 있다.
상기 오프셋 검출부(170)의 제1 출력 단자는 제1 비교기(181)의 비반전 입력단자에 연결되어 있고, 오프셋 검출부(170)의 제2 출력 단자는 제2 비교기(182)의 반전 입력 단자에 연결되어 있다.
그리고, 제1 비교기(181)의 반전 단자에는 양의 기준전압을 제공하기 위한 전압원(183)이 연결되어 있고, 제2 비교기(182)의 비반전 단자에는 음의 기준 전압을 제공하기 위한 전압원(184)가 연결되어 있다.
이와 같은 구성에서 상기 오프셋 검출부(170)는 제1 검출 상태에서 스위치(171)의 상태는 온되고, 스위치(172)와 스위치(175)의 상태는 오프되며, 제2 검출 상태에서 스위치(171)와 스위치(175)의 상태는 오프되고, 스위치(172)의 상태는 온된다.
따라서, 증폭부(130)에 이해 증폭된 상술한 제1 검출상태값과 제2 검출 상태값은 각각 기억회로인 커패시터(176,177)에 크기에 상당하는 축적 전하량으로 기억된다.
이후에, 스위치(173)와 스위치(174)가 온되면 커패시터(176, 177)에 축전된 전하량이 평균화되어 오프셋이 검출되며, 검출된 오프셋은 스위치(175)가 온되면 제1 출력단자를 통하여 제1 비교기(181)의 비반전 입력단자에 제공되고, 제2 출력 단자를 통하여 제2 비교기(182)의 반전 입력단자에 제공된다.
그러면, 제1 비교기(181)는 오프셋 검출부(170)에서 출력되는 오프셋값이 양의 기준 전압보다 높으면 하이 레벨 신호를 출력하고, 양의 기준 전압보다 낮으면 로 레벨 신호를 출력한다.
또한, 제2 비교기(182)는 오프셋 검출부(170)에서 출력되는 오프셋값이 음의 기준 전압보다 낮으면 하이 레벨 신호를 출력하고, 음의 기준 전압보다 높으면 로 레벨 신호를 출력한다.
한편, 비교부(180)의 제1 비교기(181)가 하이 레벨 신호를 출력하면, 로직 회로(190)는 제1 카운터(201)의 제1 카운팅값을 증가시킨다.
또한, 비교부(180)의 제2 비교기(182)가 하이 레벨 신호를 출력하면, 로직 회로(190)는 제2 카운터(202)의 제2 카운팅값을 증가시킨다.
다음으로, 전류 공급부(210)의 제1 디지털/아날로그 변환기(211)는 제1 카운팅값에 비례하는 전류를 증폭부(130)의 제1 차동 증폭기(131)의 반전단자에 제공하여 제1 차동 증폭기(131)에서 출력되는 출력값이 공급되는 전류값에 비례하여 감산된 값이 출력되도록 한다.
또한, 전류 공급부(210)의 제2 디지털/아날로그 변환기(212)는 제2 카운팅값에 비례하는 전류를 증폭부(130)의 제2 차동 증폭기(132)에 제공하여 제2 차동 증폭기(132)에서 출력되는 출력값이 공급되는 전류값에 비례하여 가산된 값이 출력되도록 한다.
이와 같이 본 발명에 따르면, 증폭부(130)의 오프셋을 실시간으로 탐지하여 증폭부(130)의 입력에 반영하여 증폭부(130)에 의해 증폭된 오프셋에 따른 출력의 왜곡 현상을 보상할 수 있다.
또한, 본 발명에 따르면, 홀 소자(110)에서 큰 오프셋이 발생하더라도 증폭부(130)의 입력 전류을 증가시켜거나 감소시켜 제거가 가능하도록 한다.
또한, 본 발명에 따르면, 오토 제로(auto zero) 기법처럼 오프셋을 제거하기 위하여 별도의 주기를 가질 필요없이 홀 전압을 검출하면서 동시에 오프셋을 제거할 수 있어 스위치용 뿐만 아니라 리니어용 홀 IC 구조에서도 적용이 가능하도록 한다.
도 4는 본 발명의 제1 실시예에 따른 자기 검출 회로의 오프셋 보상 방법의 흐름도이다.
도 4를 참조하면, 본 발명의 제1 실시예에 따른 자기 검출 회로의 오프셋 보상 방법은, 먼저 오프셋 검출부가 증폭부의 제1 출력 단자에서 출력되는 제1 검출 상태값과 제2 검출 상태값을 평균하여 오프셋을 검출하여 출력한다(S100).
특히, 상기 오프셋 검출부는 제1 커패시터와 제2 커패시터를 구비하여, 제1 검출 상태에서 제1 검출상태값이 제1 커패시터에 축적 전하량으로 기억되도록 하고, 제2 검출상태값이 제2 커패시터에 축적 전하량으로 기억되도록 한후에 상기 제1 커패시터의 축적 전하량과 제2 커패시터의 축적 전하량을 평균하여 오프셋을 검출하는 것을 특징으로 한다.
다음으로, 비교부는 상기 오프셋 검출부에서 검출한 오프셋이 양의 기준 설정값(Vref1)보다 큰지를 판단하여(S110) 양의 기준 설정값보다 크면 하이 레벨 신호를 출력하고(S120) 양의 기준 설정값보다 작으면 로 레벨 신호를 출력한다(S130).
즉, 상기 비교부는 구비된 제1 비교기를 사용하여 상기 오프셋 검출부에서 출력되는 오프셋이 양의 기준 설정값보다 큰지를 판단하여 양의 기준 설정값보다 크면 하이 레벨 신호를 출력하고, 양의 기준 설정값보다 작으면 로 레벨 신호를 출력한다.
또한, 상기 비교부는 상기 오프셋 검출부에서 검출한 오프셋이 음의 기준 설정값보다 작은지를 판단하여(S110) 음의 기준 설정값보다 작으면 하이 레벨 신호를 출력하고(S140) 음의 기준 설정값보다 크면 로 레벨 신호를 출력한다(S142).
즉, 상기 비교부는 구비된 제2 비교기를 사용하여 상기 오프셋 검출부에서 출력되는 오프셋이 음의 기준 설정값보다 작은지를 판단하여, 음의 기준 설정값보다 작으면 하이 레벨 신호를 출력하고 음의 기준 설정값보다 크면 로 레벨 신호를 출력한다.
그러면, 로직 회로부는 비교부의 출력값을 입력받아 오프셋이 양의 기준 설정값보다 크면 카운터부의 제1 카운터의 제1 카운팅값을 1씩 증가시키도록 카운트하고(S122), 오프셋이 음의 기준 설정값보다 작으면 카운터부의 제2 카운터의 제2 카운팅값을 1씩 증가시키도록 카운트한다(S142).
이에 따라, 전류 공급부는 제1 카운팅값의 크기에 비례하는 전류를 증폭부의 제1 차동 증폭기의 반전단자에 제공하여 제1 차동 증폭기에서 출력되는 출력값이 공급되는 전류값만큼 감산된 값이 출력되도록 한다(S124).
특히, 전류 공급부는 구비된 제1 디지털/아날로그 변환기를 사용하여 제1 카운팅값에 비례하는 전류를 증폭부에 제공하여 출력값이 공급되는 전류값에 비례하여 감산된 값이 출력되도록 한다.
또한, 전류 공급부는 제2 카운팅값의 크기에 비례하는 전류를 증폭부의 제2 차동 증폭기로부터 유출되도록 하여 제2 차동 증폭기에서 출력되는 출력값이 유출되는 전류값만큼 감산된 값이 출력되도록 한다(S144).
특히, 전류 공급부는 구비된 제2 디지털/아날로그 변환기를 사용하여 제2 카운팅값에 비례하는 전류를 증폭부에서 유출되도록 하여 출력값이 유출되는 전류값에 비례하여 가산된 값이 출력되도록 한다.
이와 같이 본 발명의 방법에 따르면, 증폭부의 오프셋을 실시간으로 탐지하여 증폭부(130)의 입력에 반영하여 증폭부에 의해 증폭된 오프셋에 따른 출력의 왜곡 현상을 보상할 수 있다.
도 5는 본 발명의 제1 실시예에 따른 자기 검출 회로의 오프셋 보상 장치에 오프셋을 임의로 인가한 경우에 출력값을 나타내는 그래프이다.
상기 자기 검출 회로의 오프셋 보상 장치에 오프셋을 임의로 -14mV~14mV로 인가하였을 때, 자계가 -60G~60G의 범위로 천이되는 동안 슈미트 트리거 전단에서의 출력값은 오프셋에 따라 20mV정도의 잔류 오프셋을 가지게 된다.
좀더 정밀한 오프셋을 제거하기를 원한다면 비교기의 추가와 제어 전류량의 조절을 통해서 가능하다.
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.
110 : 홀 소자 120 : 스위치부
130 : 증폭부 131, 132 : 차동 증폭기
140 : 샘플 홀드 회로부 150 : 가산부
160 : 슈미트 트리거부 170 : 오프셋 검출부
180 : 비교부 190 : 로직 회로부
200 : 카운터부 210 : 전류 공급부

Claims (11)

  1. 홀 소자에서 출력되는 제1 검출 상태의 출력 전압과 제2 검출 상태의 출력 전압을 증폭하여 출력하는 증폭부;
    상기 증폭부에서 출력되는 제1 검출 상태의 출력 전압과 제2 검출 상태의 출력 전압을 입력받아 오프셋을 검출하여 출력하는 오프셋 검출부;
    상기 오프셋 검출부에서 출력되는 오프셋이 양의 기준 설정값보다 크거나 음의 기준 설정값보다 작은지를 판단하여 판단 결과를 출력하는 비교부;
    상기 비교부에서 출력되는 판단결과 양의 기준 설정값보다 오프셋이 크면 제1 카운팅값을 1씩 증가시키고, 상기 비교부에서 출력되는 판단결과 음의 기준 설정값보다 오프셋이 작으면 제2 카운팅값을 1씩 증가시키는 카운터부; 및
    상기 카운터부의 제1 카운팅값에 비례하는 전류를 상기 증폭부에 제공하여 출력전압을 감소시키고, 상기 카운터부의 제2 카운팅값에 비례하는 전류를 상기 증폭부에서 유출시켜 출력 전압을 증가시키는 전류 공급부를 포함하는 자기 검출 회로의 오프셋 보상 장치.
  2. 청구항 1에 있어서,
    상기 오프셋 검출부는,
    상기 증폭부의 출력단자에 연결되어 있는 제1 스위치;
    상기 제1 스위치와 접지사이에 위치한 제1 커패시터;
    상기 제1 커패시터와 상기 비교부 사이에 위치하는 제2 스위치;
    상기 증폭부의 출력단자에 연결되어 있는 제3 스위치;
    상기 제3 스위치와 접지사이에 위치한 제2 커패시터; 및
    상기 제2 커패시터와 상기 비교부 사이에 위치하는 제4 스위치를 포함하며,
    제1 검출 상태에서 상기 제1 스위치의 상태는 온되고, 상기 제2 스위치와 상기 제3 스위치가 오프되어 제1 검출상태값이 제1 커패시터에 축적 전하량으로 기억되도록 하고, 제2 검출 상태에서 제1 스위치와 제4 스위치의 상태는 오프되고, 제2 스위치의 상태는 온되어 제2 검출상태값이 제2 커패시터에 축적 전하량으로 기억되도록 한후에 상기 제1 커패시터의 축적 전하량과 제2 커패시터의 축적 전하량을 평균하여 오프셋을 검출하는 것을 특징으로 하는 자기 검출 회로의 오프셋 보상 장치.
  3. 청구항 1항에 있어서,
    상기 비교부는,
    상기 오프셋 검출부에서 출력되는 오프셋이 양의 기준 설정값보다 큰지를 판단하는 제1 비교기; 및
    상기 오프셋 검출부에서 출력되는 오프셋이 음의 기준 설정값보다 작은지를 판단하는 제2 비교기를 포함하는 자기 검출 회로의 오프셋 보상 장치.
  4. 청구항 1항에 있어서,
    상기 카운터부는,
    상기 비교부에서 출력되는 판단 결과 양의 기준 설정값보다 오프셋이 크면 제1 카운팅값을 1씩 증가시키는 제1 카운터; 및
    상기 비교부에서 출력되는 판단결과 음의 기준 설정값보다 오프셋이 작으면 제2 카운팅값을 1씩 증가시키는 제2 카운터를 포함하는 자기 검출 회로의 오프셋 보상 장치.
  5. 청구항 1항에 있어서,
    상기 전류 공급부는,
    제1 카운팅값에 비례하는 전류를 증폭부에 제공하여 출력값이 공급되는 전류값에 비례하여 감산된 값이 출력되도록 하는 제1 디지털/아날로그 변환기; 및
    제2 카운팅값에 비례하는 전류를 증폭부에서 유출하여 유출되는 전류값에 비례하여 가산된 값이 출력되도록 하는 제2 디지털/아날로그 변환기를 포함하는 자기 검출 회로의 오프셋 보상 장치.
  6. 청구항 1에 있어서,
    상기 증폭부에서 출력되는 제1 검출 상태의 출력 전압과 제2 검출 상태의 출력 전압을 샘플링하여 유지하는 샘플 홀드 회로부;
    상기 샘플 홀드 회로부에 의해 샘플링되어 유지된 제1 검출 상태의 출력 전압과 제2 검출 상태의 출력 전압을 입력받아 오프셋 전압을 제거한 홀 전압을 출력하는 가산부; 및
    상기 가산부의 출력 단자에서 출력되는 출력 전압을 설정 전압값보다 큰지를 여부를 비교하여 그 판정값을 출력하는 슈미트 트리거를 더 포함하는 자기 검출 회로의 오프셋 보상 장치.
  7. (A) 오프셋 검출부가 증폭부에서 출력되는 제1 검출 상태의 출력 전압과 제2 검출 상태의 출력 전압을 입력받아 오프셋을 검출하여 출력하는 단계;
    (B) 비교부가 상기 오프셋 검출부에서 출력되는 오프셋이 양의 기준 설정값보다 크거나 음의 기준 설정값보다 작은지를 판단하는 단계;
    (C) 카운터부가 상기 비교부에서 출력되는 판단결과 양의 기준 설정값보다 오프셋이 크면 제1 카운팅값을 1씩 증가시키고, 상기 비교부에서 출력되는 판단결과 음의 기준 설정값보다 오프셋이 작으면 제2 카운팅값을 1씩 증가시키는 단계; 및
    (D) 전류 공급부가 상기 카운터부의 제1 카운팅값에 비례하는 전류를 상기 증폭부에 제공하여 출력전압을 감소시키고, 상기 카운터부의 제2 카운팅값에 비례하는 전류를 상기 증폭부에서 유출시켜 출력 전압을 증가시키는 단계를 포함하는 자기 검출 회로의 오프셋 보상 방법.
  8. 청구항 7에 있어서,
    상기 (A) 단계는,
    (A-1) 제1 검출 상태에서 제1 검출상태값이 상기 오프셋 검출부에 구비된 제1 커패시터에 축적 전하량으로 기억되도록 하는 단계;
    (A-2) 제2 검출상태값이 상기 오프셋 검출부에 구비된 제2 커패시터에 축적 전하량으로 기억되도록 하는 단계; 및
    (A-3) 상기 제1 커패시터의 축적 전하량과 제2 커패시터의 축적 전하량을 평균하여 오프셋을 검출하는 단계를 포함하는 자기 검출 회로의 오프셋 보상 방법.
  9. 청구항 7에 있어서,
    상기 (B) 단계는,
    (B-1) 상기 비교부에 구비된 제1 비교기가 상기 오프셋 검출부에서 출력되는 오프셋이 양의 기준 설정값보다 큰지를 판단하는 단계; 및
    (B-2) 상기 비교부에 구비된 제2 비교기가 상기 오프셋 검출부에서 출력되는 오프셋이 음의 기준 설정값보다 작은지를 판단하는 단계를 포함하는 자기 검출 회로의 오프셋 보상 방법.
  10. 청구항 7에 있어서,
    상기 (C) 단계는,
    (C-1) 상기 카운터부에 구비된 제1 카운터가 상기 비교부에서 출력되는 판단 결과 양의 기준 설정값보다 오프셋이 크면 제1 카운팅값을 1씩 증가시키는 단계; 및
    (C-2) 상기 카운터부에 구비된 제2 카운터가 상기 비교부에서 출력되는 판단결과 음의 기준 설정값보다 오프셋이 작으면 제2 카운팅값을 1씩 증가시키는 단계를 포함하는 자기 검출 회로의 오프셋 보상 방법.
  11. 청구항 7에 있어서,
    상기 (D) 단계는,
    (D-1) 전류 공급부는 구비된 제1 디지털/아날로그 변환기를 사용하여 제1 카운팅값에 비례하는 전류를 증폭부에 제공하여 출력값이 공급되는 전류값에 비례하여 감산된 값이 출력되도록 하는 단계; 및
    (D-2) 전류 공급부는 구비된 제2 디지털/아날로그 변환기를 사용하여 제2 카운팅값에 비례하는 전류를 증폭부에서 유출하여 출력값이 유출되는 전류값에 비례하여 가산된 값이 출력되도록 하는 단계를 포함하는 자기 검출 회로의 오프셋 보상 방법.
KR1020110039778A 2011-04-27 2011-04-27 자기 검출 회로의 오프셋 보상 장치 및 그 방법 KR20120121779A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110039778A KR20120121779A (ko) 2011-04-27 2011-04-27 자기 검출 회로의 오프셋 보상 장치 및 그 방법
US13/426,089 US8576001B2 (en) 2011-04-27 2012-03-21 Offset compensation apparatus for magnetic detection circuit and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110039778A KR20120121779A (ko) 2011-04-27 2011-04-27 자기 검출 회로의 오프셋 보상 장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR20120121779A true KR20120121779A (ko) 2012-11-06

Family

ID=47067433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110039778A KR20120121779A (ko) 2011-04-27 2011-04-27 자기 검출 회로의 오프셋 보상 장치 및 그 방법

Country Status (2)

Country Link
US (1) US8576001B2 (ko)
KR (1) KR20120121779A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150125851A (ko) * 2014-04-30 2015-11-10 매그나칩 반도체 유한회사 복수의 홀 센서그룹을 이용한 센싱 시스템 및 이를 이용한 장치
US10466311B2 (en) 2014-09-04 2019-11-05 The Timken Company Hall effect sensor circuit with offset compensation

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385673B2 (en) * 2014-02-14 2016-07-05 Analog Devices Global Amplifier with offset compensation
DE102015212934A1 (de) * 2015-07-10 2017-01-12 Festo Ag & Co. Kg Signalwandlerschaltung und Verfahren zur Bewertung eines Sensorsignals einer sicherheitsgerichteten Einrichtung
US10050635B2 (en) * 2016-05-23 2018-08-14 Qualcomm Incorporated Amplifier calibration
JP6767219B2 (ja) * 2016-09-21 2020-10-14 株式会社東芝 オフセット検出回路
US10651797B2 (en) * 2018-04-09 2020-05-12 Infineon Technologies Austria Ag Amplifier offset and compensation
EP3866338B1 (en) * 2020-02-12 2024-03-06 TE Connectivity Sensors Germany GmbH Amplifier circuit and method for offset compensation

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3244876A (en) * 1962-08-25 1966-04-05 Hitachi Ltd Mass spectrometric apparatus having a detector comprising two hall effect devices connected in tandem
WO2003077248A1 (fr) * 2002-03-11 2003-09-18 Matsushita Electric Industrial Co., Ltd. Appareil de traitement de signal et procede de traitement de signal
WO2009001521A1 (ja) * 2007-06-27 2008-12-31 Panasonic Corporation 信号処理装置
US7698077B2 (en) * 2007-11-09 2010-04-13 Applied Micro Circuits Corporation System and method for signal level detection
CN102741659B (zh) * 2010-02-23 2015-04-01 三菱电机株式会社 检测信号处理用2值化电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150125851A (ko) * 2014-04-30 2015-11-10 매그나칩 반도체 유한회사 복수의 홀 센서그룹을 이용한 센싱 시스템 및 이를 이용한 장치
US10466311B2 (en) 2014-09-04 2019-11-05 The Timken Company Hall effect sensor circuit with offset compensation

Also Published As

Publication number Publication date
US20120274381A1 (en) 2012-11-01
US8576001B2 (en) 2013-11-05

Similar Documents

Publication Publication Date Title
KR20120121779A (ko) 자기 검출 회로의 오프셋 보상 장치 및 그 방법
US8274281B2 (en) Magnetic sensor circuit for detecting and monitoring a magnetic field
US7102365B1 (en) Apparatus for current sensing
JP4881819B2 (ja) 電池電圧検出回路
US9261569B2 (en) Sensor device
US9128127B2 (en) Sensor device
EP1118865A1 (en) Circuit and method for detecting load impedance
US9453888B2 (en) Sensor device
US9837997B2 (en) Comparison circuit and sensor device
US20060071660A1 (en) Magnetism detecting device and electronic azimuth meter using the same
US10908193B2 (en) Zero cross detection circuit and sensor device
TWI439046B (zh) 自動調零放大器及相關的偵測模組
US20220278660A1 (en) Amplifier circuitry and current sensor having the same

Legal Events

Date Code Title Description
A201 Request for examination
WITB Written withdrawal of application