CN109639249B - 合成电阻电路及可变增益放大电路 - Google Patents

合成电阻电路及可变增益放大电路 Download PDF

Info

Publication number
CN109639249B
CN109639249B CN201811121814.5A CN201811121814A CN109639249B CN 109639249 B CN109639249 B CN 109639249B CN 201811121814 A CN201811121814 A CN 201811121814A CN 109639249 B CN109639249 B CN 109639249B
Authority
CN
China
Prior art keywords
node
resistor
circuit
switch
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811121814.5A
Other languages
English (en)
Other versions
CN109639249A (zh
Inventor
源代裕治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Publication of CN109639249A publication Critical patent/CN109639249A/zh
Application granted granted Critical
Publication of CN109639249B publication Critical patent/CN109639249B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/001—Digital control of analog signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Attenuators (AREA)

Abstract

提供合成电阻电路及可变增益放大电路。合成电阻电路(2A)具有设置在第1端(2a)与第2端(2b)之间的第1电路网(20A)。第1电路网(20A)包括：设置在节点(N11)与节点(N12)之间的电阻器(R1)；设置在节点(N12)与节点(N13)之间的电阻器(R2)；设置在节点(N13)与节点(N14)之间的电阻器(R3)；设置在节点(N14)与节点(N11)之间的电阻器(R4)；设置在节点(N11)与节点(N13)之间的电阻器(R5)；在节点(N14)与节点(N11)之间与电阻器(R4)串联设置的开关(SW0)；以及在节点(N12)与节点(N13)之间与电阻器(R2)串联设置的开关(SW1)。节点(N12)与第1端连接，节点(N14)与第2端连接。

Description

合成电阻电路及可变增益放大电路
技术领域
本发明涉及合成电阻电路、及具有该合成电阻电路的可变增益放大电路。
背景技术
可变增益放大电路具有电阻值可变的合成电阻电路，能够输出与输入的电信号的值以及合成电阻电路的电阻值相应的值的电信号。可变增益放大电路包括对输入的电压信号进行放大并输出该放大后的电压信号的电压放大电路、将输入的电压信号转换为电流信号并输出该电流信号的VI转换电路、以及将输入的电流信号转换为电压信号并输出该电压信号的IV转换电路等。
在下面的专利文献1、2中公开了这种可变增益放大电路的发明。具有专利文献1中公开的可变增益放大电路的合成电阻电路具有如下结构：即，将串联连接了电阻器和开关而成的结构作为结构单元，该合成电阻电路具有将多个结构单元并联连接而成的结构(以下，称为“并联型结构”)。具有专利文献2中公开的可变增益放大电路的合成电阻电路具有如下结构：即，将并联连接了电阻器和开关而成的结构作为结构单元，该合成电阻电路具有将多个结构单元串联连接而成的结构(以下，称为“串联型结构”)。
专利文献1：日本特开2008-205560号公报
专利文献2：日本特开2011-091572号公报
发明内容
一般情况下，在并联型结构和串联型结构中的任意一种结构中使用的开关都是由MOS晶体管构成的模拟开关。合成电阻电路具有与被数字控制的多个开关各自的导通/截止的状态相应的电阻值。如果将并联连接或者串联连接的结构单元的个数设为n，n个开关各自的导通/截止的状态的组合有2n种。但是，要设定n个电阻器各自的电阻值以使合成电阻电路能够具有2n种期望的电阻值并不容易。因此，以往，在并联型结构和串联型结构中的任意一种结构中，为了使合成电阻电路能够具有期望的各电阻值，都需要并联连接或串联连接许多的结构单元。
本发明是为了解决上述问题而完成的，目的在于提供一种使用少数的开关就能够具有许多种期望的电阻值的合成电阻电路。此外，本发明的目的在于提供一种具有这种合成电阻电路的可变增益放大电路。
本发明的合成电阻电路具有设置在第1端与第2端之间的第1电路网，第1电路网包括：电阻器R1，其设置在节点N11与节点N12之间；电阻器R2，其设置在节点N12与节点N13之间；电阻器R3，其设置在节点N13与节点N14之间；电阻器R4，其设置在节点N14与节点N11之间；电阻器R5，其设置在节点N11与节点N13之间；开关SW0，其在节点N14与节点N11之间与电阻器R4串联设置；以及开关SW1，其在节点N12与节点N13之间与电阻器R2串联设置，节点N12与第1端连接，节点N14与第2端连接。
本发明的合成电阻电路优选在设电阻器R1的电阻值为r1，设电阻器R2的电阻值为r2，设电阻器R3的电阻值为r3，设电阻器R4的电阻值为r4时，电阻比(r3/r1)和电阻比(r4/r2)彼此相等。
本发明的合成电阻电路优选还具有在第1端与第2端之间与第1电路网并联设置的第2电路网，第2电路网包括：电阻器R6，其设置在节点N21与节点N22之间；电阻器R7，其设置在节点N22与节点N23之间；电阻器R8，其设置在节点N23与节点N24之间；电阻器R9，其设置在节点N24与节点N21之间；电阻器R10，其设置在节点N21与节点N23之间；开关SW2，其在节点N21与节点N22之间与电阻器R6串联设置；开关SW3，其在节点N24与节点N21之间与电阻器R9串联设置；以及开关SW4，其在节点N22与节点N23之间与电阻器R7串联设置，节点N22与第1端连接，节点N24与第2端连接。
本发明的合成电阻电路优选还具有在第1端与第2端之间与第1电路网并联设置的第3电路网，第3电路网包括：电阻器R6，其设置在节点N21与节点N22之间；电阻器R7，其设置在节点N22与节点N23之间；电阻器R8，其设置在节点N23与节点N24之间；电阻器R9，其设置在节点N24与节点N21之间；电阻器R10，其设置在节点N21与节点N23之间；开关SW2，其在节点N21与节点N23之间与电阻器R10串联设置；开关SW3，其在节点N24与节点N21之间与电阻器R9串联设置；以及开关SW4，其在节点N22与节点N23之间与电阻器R7串联设置，节点N22与第1端连接，节点N24与第2端连接。
本发明的合成电阻电路优选还具有在第1端与第2端之间与第1电路网并联设置的第4电路网，第4电路网包括：电阻器R6，其设置在节点N21与节点N22之间；电阻器R7，其设置在节点N22与节点N23之间；电阻器R8，其设置在节点N23与节点N24之间；电阻器R9，其设置在节点N24与节点N21之间；电阻器R10，其设置在节点N21与节点N23之间；开关SW2，其设置在节点N24与第2端之间；开关SW3，其在节点N24与节点N21之间与电阻器R9串联设置；以及开关SW4，其在节点N22与节点N23之间与电阻器R7串联设置，节点N22与第1端连接。
本发明的可变增益放大电路具有上述本发明的合成电阻电路，输出与输入的电信号的值以及合成电阻电路的合成电阻值相应的值的电信号。
发明效果
本发明的合成电阻电路能够使用少数的开关而具有许多期望的电阻值。
附图说明
图1是第1结构例的合成电阻电路2A的电路图。
图2是对针对第1结构例的合成电阻电路2A中的控制信号的各值的合成电阻值进行总结得到的表。
图3是第2结构例的合成电阻电路2B的电路图。
图4是对针对第2结构例的合成电阻电路2B的控制信号的各值的合成电阻值进行总结得到的表。
图5是第3结构例的合成电阻电路2C的电路图。
图6是第4结构例的合成电阻电路2D的电路图。
图7是对针对第4结构例的合成电阻电路2D中的控制信号的各值的合成电阻值进行总结得到的表。
图8是第1结构例的可变增益放大电路1A的电路图。
图9是第2结构例的可变增益放大电路1B的电路图。
图10是第3结构例的可变增益放大电路1C的电路图。
图11是第4结构例的可变增益放大电路1D的电路图。
具体实施方式
下面，参照附图，对用于实施本发明的方式进行详细说明。另外，在附图说明中，对相同的要素赋予相同的标号，省略重复的说明。本发明不限于这些示例，旨在于包括在具有与权利要求书等同的含义及范围内的所有的变更。
下面，对合成电阻电路的第1～第4结构例及变形例进行说明，之后，对具有该合成电阻电路的可变增益放大电路的第1～第4结构例及变形例进行说明。
(合成电阻电路的第1结构例)
图1是第1结构例的合成电阻电路2A的电路图。合成电阻电路2A在第1端2a与第2端2b之间具有第1电路网20A。第1电路网20A包括电阻器R1～R5以及开关SW0、SW1。
电阻器R1设置在节点N11与节点N12之间。电阻器R2和开关SW1彼此串联连接，设置在节点N12与节点N13之间。电阻器R3设置在节点N13与节点N14之间。电阻器R4和开关SW0彼此串联连接，设置在节点N14与节点N11之间。电阻器R5设置在节点N11与节点N13之间。节点N12与第1端2a连接。节点N14与第2端2b连接。合成电阻电路2A能够在第1端2a与第2端2b之间具有与2个开关SW0，SW1各自的导通/截止状态相应的合成电阻值。
可以通过2比特的二进制数(b1、b0)表示对2个开关SW0、SW1各自的导通/截止进行控制的控制信号。开关SW0在b0＝0时为断开状态，在b0＝1时为导通状态。开关SW1在b1＝0时为断开状态，在b1＝1时为导通状态。在该示例中，不需要对控制信号进行解码的电路。
将电阻器R1的电阻值设为r1。将电阻器R2的电阻值设为r2。将电阻器R3的电阻值设为r3。将电阻器R4的电阻值设为r4。将电阻器R5的电阻值设为r5。在控制信号为值00b时，开关SW1和开关SW0双方为断开状态，通过下述的(1)式表示合成电阻电路2A的合成电阻值r00b。在控制信号为值01b时，开关SW1为断开状态，开关SW0为导通状态，通过下述的(2)式表示合成电阻电路2A的合成电阻值r01b。在控制信号为值10b时，开关SW1为导通状态，开关SW0为断开状态，通过下述的(3)式表示合成电阻电路2A的合成电阻值r10b。在控制信号为值11b时，开关SW1和开关SW0双方为导通状态，通过下述的(4)式表示合成电阻电路2A的合成电阻值r11b。在(2)式和(3)式中，运算符//表示根据数式x//y＝xy/(x+y)，求出电阻值x的电阻器与电阻值y的电阻器并联连接的电阻电路的合成电阻值的运算。
r00b＝r1+r5+r3 (1)
r01b＝r1+(r5+r3)//r4 (2)
r10b＝(r1+r5)//r2+r3 (3)
将电阻器R1～R5的电阻值r1～r5设定成使这些合成电阻值r00b、r01b、r10b、r11b成为期望的值即可。例如，如下述(5a)、(5b)、(5c)式所示，能够将电阻器R1～R5的电阻值r1～r5设定成使合成电阻值r00b、r01b、r10b、r11b成为公比为m的等比数列。
r01b＝mr00b (5a)
r10b＝m2r00b (5b)
r11b＝m3r00b (5c)
未知数(电阻值r1～r5)为5个，而方程式(上述(1)式～(4)式)为4个，因此存在不能唯一地确定电阻值r1～r5的情况。因此，优选设置电阻比(r3/r1)与电阻比(r4/r2)彼此相等这样的限制，即设置满足通过下述(6a)、(6b)式表示的关系的限制。通过设置这种限制，从而能够将未知数设为4个。另外，在确定电阻值r1～r5时，可以使用公式处理软件。
r3＝kr1 (6a)
r4＝kr2 (6b)
电阻器R1～R5的电阻值r1～r5的一例如下所示。
r1＝3842.04Ω
r2＝7670.18Ω
r3＝1200.54Ω
r4＝2399.02Ω
r5＝906.028Ω
图2是对针对使用了具有这些电阻值的电阻器R1～R5时的控制信号的各值的合成电阻值进行总结得到的表。该图也示出了开关SW0、SW1相对于控制信号的各值的导通/截止的状态。另外，该图中所记载的合成电阻值与等比数列稍微不同，但这是因为在将合成电阻电路应用于实际的可变增益放大电路的情况下，对各电阻值进行校正，以使增益准确地成为等比数列。优选按照每个电路进行这种校正。
另外，当在2节点之间串联设置电阻器和开关，且能够忽略开关的导通电阻值时，优选将电阻器的电阻值设定成使电阻器的电阻值与开关的导通电阻值的和成为上述值。
本结构例的合成电阻电路2A能够使用2个开关而具有4种期望的合成电阻值。由于开关的个数较少，因此能够减小寄生电容的影响。由于不需要解码电路，并且电阻矩阵较小，因此当在半导体基板上形成合成电阻电路2A时，能够减小布局面积。
(合成电阻电路的第2结构例)
图3是第2结构例的合成电阻电路2B的电路图。合成电阻电路2B在第1端2a与第2端2b之间具有第1电路网20A和第2电路网20B。与图1所示的第1结构例的合成电阻电路2A的结构相比，不同点在于，图3所示的第2结构例的合成电阻电路2B在第1端2a与第2端2b之间还具有第2电路网20B。第2电路网20B与第1电路网20A并联设置。第2电路网20B包括电阻器R6～R10以及开关SW2～SW4。
电阻器R6和开关SW2彼此串联连接，设置在节点N21与节点N22之间。电阻器R7和开关SW4彼此串联连接，设置在节点N22与节点N23之间。电阻器R8设置在节点N23与节点N24之间。电阻器R9和开关SW3彼此串联连接，设置在节点N24与节点N21之间。电阻器R10设置在节点N21与节点N23之间。节点N22与第1端2a连接。节点N24与第2端2b连接。合成电阻电路2B可以在第1端2a与第2端2b之间具有与5个开关SW0～SW4各自的导通/截止状态相应的合成电阻值。
作为一例，可以通过3比特的二进制数(b2、b1、b0)表示对5个开关SW0～SW4各自的导通/截止进行控制的控制信号。开关SW0在b0＝0时为断开状态，在b0＝1时为导通状态。开关SW1在b1＝0时为断开状态，在b1＝1时为导通状态。开关SW2在b2＝0时为断开状态，在b2＝1时为导通状态。开关SW3在b0&b2＝0时为断开状态，在b0&b2＝1时为导通状态。开关SW4在b1&b2＝0时为断开状态，在b1&b2＝1时为导通状态。运算符&表示求出逻辑与的运算。
在该示例中，使用了解码电路。解码电路输入利用3比特的二进制数(b2、b1、b0)所表示的控制信号。并且，该解码电路输出比特b0与比特b2的逻辑与的值并提供给开关SW3，此外，输出比特b1与比特b2的逻辑与的值并提供给开关SW4。
在b2＝0时，由于第2电路网20B内的3个开关SW2～SW4均为断开状态，因此合成电阻电路2B的合成电阻值与第1结构例的情况同样地，成为与比特b1、b0的各值相应的第1电路网20A的合成电阻值。在b2＝1时，合成电阻电路2B的合成电阻值为并联连接的第1电路网20A与第2电路网20B的合成电阻值。b2＝1时的第2电路网20B的合成电阻值为与比特b1、b0的各值相应的值。可以以与第1结构例中的第1电路网20A的电阻值r1～r5的设定方法同样的方法，设定第2电路网20B的电阻器R6～R10的电阻值r6～r10。
作为电阻器R1～R10的电阻值r1～r10的一例，如下所示。
r1＝3842.04Ω
r2＝7670.18Ω
r3＝1200.54Ω
r4＝2399.02Ω
r5＝906.028Ω
r6＝3497.20Ω
r7＝5948.26Ω
r8＝1172.25Ω
r9＝1993.024Ω
r10＝797.874Ω
如上所述，在将电阻器R1的电阻值设为r1，将电阻器R2的电阻值设为r2，将电阻器R3的电阻值设为r3，将电阻器R4的电阻值设为r4时，电阻比(r3/r1)与电阻比(r4/r2)彼此相等((r3/r1)×(r2/r4)＝1)。同样地，在将电阻器R6的电阻值设为r6，将电阻器R7的电阻值设为r7，将电阻器R8的电阻值设为r8，将电阻器R9的电阻值设为r9时，电阻比(r8/r6)与电阻比(r9/r7)彼此相等((r8/r6)×(r7/r9)＝1)。另外，电阻比相等是指实质上相等的意思。在上述情况下，一致度S＝(r3/r1)×(r2/r4)＝0.99904819582≒1、一致度S＝(r8/r6)×(r7/r9)＝1.00040807041≒1。因此，可以说如果在一致度S＝1±0.001的范围内，则上述电阻比实质上相等。
图4是对针对使用具有这些电阻值的电阻器R1～R10时的控制信号的各值的合成电阻值进行总结得到的表。该图也示出了开关SW0～SW4相对于控制信号的各值的导通/截止的状态。
另外，当在2节点之间串联设置电阻器和开关，并且能够忽略开关的导通电阻值时，优选将电阻器的电阻值设定成使电阻器的电阻值与开关的导通电阻值的和成为上述值。
本结构例的合成电阻电路2B能够使用5个开关而至少具有8种期望的合成电阻值。由于开关的个数较少，因此能够减小寄生电容的影响。由于解码电路的结构简单，并且电阻矩阵较小，因此当在半导体基板上形成合成电阻电路2B时，能够减小布局面积。
(合成电阻电路的第3结构例)
图5是第3结构例的合成电阻电路2C的电路图。合成电阻电路2C在第1端2a与第2端2b之间具有第1电路网20A和第3电路网20C。与图3所示的第2结构例的合成电阻电路2B的结构相比，不同点在于，图5所示的第3结构例的合成电阻电路2C代替第2电路网20B而具有第3电路网20C。第3电路网20C与第1电路网20A并联设置。第3电路网20C包括电阻器R6～R10以及开关SW2～SW4。
在第2结构例的第2电路网20B中，开关SW2与电阻器R6串联连接，设置在节点N21与节点N22之间。与此相对，在第3结构例的第3电路网20C中，开关SW2与电阻器R10串联连接，设置在节点N21与节点N23之间。合成电阻电路2C可以在第1端2a与第2端2b之间具有与5个开关SW0～SW4各自的导通/截止状态相应的合成电阻值。
与第2结构例的合成电阻电路2B同样地，如图4所示，作为一例，第3结构例的合成电阻电路2C可以利用3比特的二进制数(b2、b1、b0)表示对5个开关SW0～SW4各自的导通/截止进行控制的控制信号，可以通过设定电阻器R1～R10的各电阻值，从而设定相对于控制信号的各值的合成电阻值。
本结构例的合成电阻电路2C也能够使用5个开关而至少具有8种期望的合成电阻值。由于开关的个数较少，因此能够减小寄生电容的影响。由于解码电路的结构简单，并且电阻矩阵较小，因此当在半导体基板上形成合成电阻电路2C时，能够减小布局面积。
(合成电阻电路的第4结构例)
图6是第4结构例的合成电阻电路2D的电路图。合成电阻电路2D在第1端2a与第2端2b之间具有第1电路网20A和第4电路网20D。与图3所示的第2结构例的合成电阻电路2B的结构相比，具有如下区别：图6所示的第4结构例的合成电阻电路2D代替第2电路网20B而具有第4电路网20D。第4电路网20D与第1电路网20A并联设置。第4电路网20D包括电阻器R6～R10以及开关SW2～SW4。
在第2结构例的第2电路网20B中，开关SW2与电阻器R6串联连接，设置在节点N21与节点N22之间。与此相对，在第4结构例的第4电路网20D中，开关SW2设置在节点N24与第2端2b之间。合成电阻电路2D能够在第1端2a与第2端2b之间具有与5个开关SW0～SW4各自的导通/截止状态相应的合成电阻值。
作为一例，可以利用3比特的二进制数(b2、b1、b0)表示对5个开关SW0～SW4各自的导通/截止进行控制的控制信号。开关SW0和开关SW3在b0＝0时为断开状态，在b0＝1时为导通状态。开关SW1和开关SW4在b1＝0时为断开状态，在b1＝1时为导通状态。开关SW2在b2＝0时为断开状态，在b2＝1时为导通状态。在该示例中，不需要对控制信号进行解码的电路。
在b2＝0时，由于第4电路网20D内的开关SW2为断开状态，因此与第1结构例的情况同样地，合成电阻电路2D的合成电阻值为与比特b1、b0的各值相应的第1电路网20A的合成电阻值。在b2＝1时，合成电阻电路2D的合成电阻值为并联连接的第1电路网20A和第4电路网20D的合成电阻值。b2＝1时的第4电路网20D的合成电阻值为与比特b1、b0的各值相应的值。
与第2结构例的合成电阻电路2B同样地，第4结构例的合成电阻电路2D能够利用3比特的二进制数(b2、b1、b0)表示对5个开关SW0～SW4各自的导通/截止进行控制的控制信号，可以通过设定电阻器R1～R10的各电阻值，从而设定相对于控制信号的各值的合成电阻值。图7是对针对使用具有这些电阻值的电阻器R1～R10时的控制信号的各值的合成电阻值进行总结得到的表。该图也示出了开关SW0～SW4相对于控制信号的各值的导通/截止的状态。
另外，当在2节点之间串联设置电阻器和开关，并且能够忽略开关的导通电阻值时，优选将电阻器的电阻值设定成使电阻器的电阻值与开关的导通电阻值的和成为上述值。在能够忽略开关SW2的导通电阻值的情况下，优选将电阻器R6～R10的电阻值r6～r10设定成使节点N22、N24之间的合成电阻值与开关SW2的导通电阻值的和成为期望值。
本结构例的合成电阻电路2D可以使用5个开关而至少具有8种期望的合成电阻值。由于开关的个数较少，因此能够减小寄生电容的影响。由于不需要解码电路，并且电阻矩阵较小，因此当在半导体基板上形成合成电阻电路2D时，能够减小布局面积。
(合成电阻电路的变形例)
本发明的合成电阻电路不限于上述第1～第4结构例的合成电阻电路2A～2D，能够进行各种的变形。例如，在第2结构例中，代替在节点N21与节点N22之间设置开关SW2的结构，可以是在节点N23与节点N24之间设置开关SW2的结构，即使这种结构，也具有等同的效果。此外，在第4结构例中，代替在节点N24与第2端2b之间设置开关SW2的结构，可以是在节点N22与第1端2a之间设置开关SW2的结构，即使这种结构，也具有等同的效果。
本发明的合成电阻电路可以是与第1电路网20A并列设置第2电路网20B、第3电路网20C和第4电路网20D中的任意的同种类或者不同种类的2个以上的电路网的结构。本发明的合成电阻电路可以是与第1电路网20A串联或并联设置电阻器的结构。另外，本发明的合成电阻电路可以是与第1电路网20A并联设置彼此串联或并联连接的电阻器和开关的结构。
电阻器R1～R10可以是单一的电阻器，也可以是串联或并联连接多个电阻器的结构。当在半导体基板上形成电阻器时，由于具有容易实现的电阻值的范围，因此当实现脱离该范围的电阻值时，优选串联或并联连接具有该范围内的电阻值的多个电阻器的结构。
(可变增益放大电路的第1结构例)
图8是第1结构例的可变增益放大电路1A的电路图。可变增益放大电路1A具有运算放大器30以及电阻器31、32。运算放大器30的非反相输入端子与接地电位输入端连接。电阻器31设置在运算放大器30的反相输入端子与可变增益放大电路1A的输入端之间。电阻器32设置在运算放大器30的反相输入端子与运算放大器30的输出端子之间。运算放大器30的输出端子与可变增益放大电路1A的输出端连接。
从输出端输出的电压信号的值V0是与输入到输入端的电压信号的值Vi、电阻器31的电阻值r31以及电阻器32的电阻值r32相应的值。通过下述(7)式表示输出电压值V0。
电阻器31和电阻器32双方或者任意一方具有上述的合成电阻电路的结构。由此，可变增益放大电路1A成为增益被设定为可变的反相放大电路。
(可变增益放大电路的第2结构例)
图9是第2结构例的可变增益放大电路1B的电路图。可变增益放大电路1B具有运算放大器40以及电阻器41、42。运算放大器40的非反相输入端子与可变增益放大电路1B的输入端连接。电阻器41设置在运算放大器40的反相输入端子与接地电位输入端之间。电阻器42设置在运算放大器40的反相输入端子与运算放大器40的输出端子之间。运算放大器40的输出端子与可变增益放大电路1B的输出端连接。
从输出端输出的电压信号的值V0是与输入到输入端的电压信号的值Vi、电阻器41的电阻值r41以及电阻器42的电阻值r42相应的值。通过下述(8)式表示输出电压值V0。
电阻器41和电阻器42双方或任意一方具有上述的合成电阻电路的结构。由此，可变增益放大电路1B成为增益被设定为可变的非反相放大电路。
(可变增益放大电路的第3结构例)
图10是第3结构例的可变增益放大电路1C的电路图。可变增益放大电路1C具有运算放大器50、电阻器51、52以及电容器部53。运算放大器50的非反相输入端子被输入基准电位Vref2。电阻器51设置在运算放大器50的反相输入端子与可变增益放大电路1C的输入端之间。电阻器52和电容器部53彼此并联连接，设置在运算放大器50的反相输入端子与运算放大器50的输出端子之间。运算放大器50的输出端子与可变增益放大电路1C的输出端连接。
从输出端输出的电压信号的值V0是与输入到输入端的电压信号的值Vi、电阻器51的电阻值r51、电阻器52的电阻值r52以及电容器部53的电容值C53相应的值。利用下述(9)式表示输出电压值V0。j为虚数单位，ω为角频率。输出电压值为对输入电压值相对于时间进行积分得到的结果的值。
电阻器51和电阻器52双方或任意一方具有上述的合成电阻电路的结构。由此，可变增益放大电路1C成为增益被设定为可变的积分电路。
(可变增益放大电路的第4结构例)
图11是第4结构例的可变增益放大电路1D的电路图。可变增益放大电路1D具有PMOS晶体管MP1～MP7、NMOS晶体管MN1～MN4以及电阻器Rr。
PMOS晶体管MP1的栅极被输入电压值Vm。PMOS晶体管MP1的源极与PMOS晶体管MP6的漏极连接。PMOS晶体管MP1的漏极与NMOS晶体管MN1的漏极连接。PMOS晶体管MP2的栅极被输入电压值Vp。PMOS晶体管MP2的源极与PMOS晶体管MP7的漏极连接。PMOS晶体管MP2的漏极与NMOS晶体管MN2的漏极连接。
PMOS晶体管MP3～MP7的各源极被输入电源电位Vdd。PMOS晶体管MP3的栅极及PMOS晶体管MP4的栅极与PMOS晶体管MP3的漏极连接。PMOS晶体管MP3的漏极与NMOS晶体管MN3的漏极连接。PMOS晶体管MP4的漏极与NMOS晶体管MN4的漏极连接。PMOS晶体管MP5～MP7的各栅极及PMOS晶体管MP5的漏极被输入偏置电流Ibias。
NMOS晶体管MN1～MN4的各源极被输入接地电位Vss。NMOS晶体管MN1、MN3的各栅极与NMOS晶体管MN1的漏极连接。NMOS晶体管MN2、MN4的各栅极与NMOS晶体管MN2的漏极连接。
电阻器Rr设置在PMOS晶体管MP1的源极与PMOS晶体管MP2的源极之间。可变增益放大电路1D的输出端是PMOS晶体管MP4的漏极与NMOS晶体管MN4的漏极之间的连接点。
流过电阻器Rr的电流量Ir是与其两端的电位差成比例的值。由于流过PMOS晶体管MP6、MP7各自的电流量彼此相同，因此流过PMOS晶体管MP1的电流量增加Ir，流过PMOS晶体管MP2的电流量减少Ir。在电流量Ir较小的期间，由此引起的PMOS晶体管MP1、MP2的栅极－源极间的电位差Vgs的变化很小。在输入电压值的差(Vp－Vm)较小的期间，PMOS晶体管MP1、MP2的各源极的电位比栅极电压高大致相同的Vgs。因此，电阻器Rr的两端的电位差为Vp－Vm，利用下述(10)式表示流过电阻器Rr的电流量Ir。
Ir＝(Vp-Vm)/Rr (10)
PMOS晶体管MP3、MP4构成电流镜电路。NMOS晶体管MN1、MN3构成电流镜电路。NMOS晶体管MN2、MN4构成电流镜电路。流过NMOS晶体管MN1的电流量与流过PMOS晶体管MP1的电流量相同，增加Ir。流过NMOS晶体管MN2的电流量与流过PMOS晶体管MP2的电流量相同，减少Ir。流过NMOS晶体管MN1的电流在电流镜电路中折返，成为直接注入PMOS晶体管MP4的电流。从输出端输出的电流信号的值Iout是注入到该PMOS晶体管MP4的电流与NMOS晶体管MN4吸入的电流之差。在电流镜电路中的镜像比为B的情况下，利用下述(11)式表示Iout。
Iout＝2B·Ir (11)
电阻器Rr具有上述的合成电阻电路的结构。由此，可变增益放大电路1D成为增益被设定为可变的VI转换电路。
(可变增益放大电路的变形例)
本发明的可变增益放大电路不限于上述第1～第4结构例的可变增益放大电路1A～1D，能够进行各种变形。可变增益放大电路具有各种各样的结构，但许多可变增益放大电路具有运算放大器以及电阻器，输出与所输入的电信号的值以及电阻器的电阻值相应的值的电信号。可以在任意的可变增益放大电路的结构中使用本发明的合成电阻电路。
另外，在上述实施方式中，对于节点、电阻器等各要素，可以赋予第1、第2...等编号进行称呼。在该情况下，具有第1电路网的上述合成电阻电路具有设置在第1端与第2端之间的第1电路网，所述第1电路网包括：设置在第1节点(N11)与第2节点(N12)之间的第1电阻器(R1)；设置在所述第2节点(N12)与第3节点(N13)之间的第2电阻器(R2)；设置在所述第3节点(N13)与第4节点(N14)之间的第3电阻器(R3)；设置在所述第4节点(N14)与所述第1节点(N11)之间的第4电阻器(R4)；设置在所述第1节点(N11)与所述第3节点(N13)之间的第5电阻器(R5)；在所述第4节点(N14)与所述第1节点(N11)之间与所述第4电阻器(R4)串联设置的第1开关(SW0)；以及在所述第2节点(N12)与所述第3节点(N13)之间与所述第2电阻器(R2)串联设置的第2开关(SW1)，所述第2节点(N12)与所述第1端连接，所述第4节点(N14)与所述第2端连接。在第2～4电路网中，也同样依次赋予编号进行称呼。

Claims (6)

1.一种合成电阻电路，其具有设置在第1端与第2端之间的第1电路网，
所述第1电路网包括：
电阻器R1，其设置在节点N11与节点N12之间；
电阻器R2，其设置在所述节点N12与节点N13之间；
电阻器R3，其设置在所述节点N13与节点N14之间；
电阻器R4，其设置在所述节点N14与所述节点N11之间；
电阻器R5，其设置在所述节点N11与所述节点N13之间；
开关SW0，其在所述节点N14与所述节点N11之间与所述电阻器R4串联设置；以及
开关SW1，其在所述节点N12与所述节点N13之间与所述电阻器R2串联设置，
所述开关SW0对所述节点N14与所述节点N11之间的连接进行导通/截止，
所述开关SW1对所述节点N12与所述节点N13之间的连接进行导通/截止，
所述节点N12与所述第1端连接，
所述节点N14与所述第2端连接。
2.根据权利要求1所述的合成电阻电路，其中，
在设所述电阻器R1的电阻值为r1，设所述电阻器R2的电阻值为r2，设所述电阻器R3的电阻值为r3，设所述电阻器R4的电阻值为r4时，电阻比(r3/r1)和电阻比(r4/r2)彼此相等。
3.根据权利要求1或2所述的合成电阻电路，其中，所述合成电阻电路还具有在所述第1端与所述第2端之间与所述第1电路网并联设置的第2电路网，
所述第2电路网包括：
电阻器R6，其设置在节点N21与节点N22之间；
电阻器R7，其设置在所述节点N22与节点N23之间；
电阻器R8，其设置在所述节点N23与节点N24之间；
电阻器R9，其设置在所述节点N24与所述节点N21之间；
电阻器R10，其设置在所述节点N21与所述节点N23之间；
开关SW2，其在所述节点N21与所述节点N22之间与所述电阻器R6串联设置；
开关SW3，其在所述节点N24与所述节点N21之间与所述电阻器R9串联设置；以及
开关SW4，其在所述节点N22与所述节点N23之间与所述电阻器R7串联设置，
在所述第2电路网中，
所述开关SW2对所述节点N21与所述节点N22之间的连接进行导通/截止，
所述开关SW3对所述节点N24与所述节点N21之间的连接进行导通/截止，
所述开关SW4对所述节点N22与所述节点N23之间的连接进行导通/截止，
所述节点N22与所述第1端连接，
所述节点N24与所述第2端连接。
4.根据权利要求1或2所述的合成电阻电路，其中，所述合成电阻电路还具有在所述第1端与所述第2端之间与所述第1电路网并联设置的第3电路网，
所述第3电路网包括：
电阻器R6，其设置在节点N21与节点N22之间；
电阻器R7，其设置在所述节点N22与节点N23之间；
电阻器R8，其设置在所述节点N23与节点N24之间；
电阻器R9，其设置在所述节点N24与所述节点N21之间；
电阻器R10，其设置在所述节点N21与所述节点N23之间；
开关SW2，其在所述节点N21与所述节点N23之间与所述电阻器R10串联设置；
开关SW3，其在所述节点N24与所述节点N21之间与所述电阻器R9串联设置；以及
开关SW4，其在所述节点N22与所述节点N23之间与所述电阻器R7串联设置，
在所述第3电路网中，
所述开关SW2对所述节点N21与所述节点N23之间的连接进行导通/截止，
所述开关SW3对所述节点N24与所述节点N21之间的连接进行导通/截止，
所述开关SW4对所述节点N22与所述节点N23之间的连接进行导通/截止，
所述节点N22与所述第1端连接，
所述节点N24与所述第2端连接。
5.根据权利要求1或2所述的合成电阻电路，其中，所述合成电阻电路还具有在所述第1端与所述第2端之间与所述第1电路网并联设置的第4电路网，
所述第4电路网包括：
电阻器R6，其设置在节点N21与节点N22之间；
电阻器R7，其设置在所述节点N22与节点N23之间；
电阻器R8，其设置在所述节点N23与节点N24之间；
电阻器R9，其设置在所述节点N24与所述节点N21之间；
电阻器R10，其设置在所述节点N21与所述节点N23之间；
开关SW2，其设置在所述节点N24与所述第2端之间；
开关SW3，其在所述节点N24与所述节点N21之间与所述电阻器R9串联设置；以及
开关SW4，其在所述节点N22与所述节点N23之间与所述电阻器R7串联设置，
在所述第4电路网中，
所述开关SW2对所述节点N24与所述第2端之间的连接进行导通/截止，
所述开关SW3对所述节点N24与所述节点N21之间的连接进行导通/截止，
所述开关SW4对所述节点N22与所述节点N23之间的连接进行导通/截止，
所述节点N22与所述第1端连接。
6.一种可变增益放大电路，其具有权利要求1至5中的任一项所述的合成电阻电路，
所述可变增益放大电路输出与所输入的电信号的值以及所述合成电阻电路的合成电阻值相应的值的电信号。
CN201811121814.5A 2017-10-06 2018-09-26 合成电阻电路及可变增益放大电路 Active CN109639249B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017196100A JP7262090B2 (ja) 2017-10-06 2017-10-06 合成抵抗回路および可変利得増幅回路
JP2017-196100 2017-10-06

Publications (2)

Publication Number Publication Date
CN109639249A CN109639249A (zh) 2019-04-16
CN109639249B true CN109639249B (zh) 2023-09-08

Family

ID=65993467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811121814.5A Active CN109639249B (zh) 2017-10-06 2018-09-26 合成电阻电路及可变增益放大电路

Country Status (3)

Country Link
US (1) US10826451B2 (zh)
JP (1) JP7262090B2 (zh)
CN (1) CN109639249B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004194060A (ja) * 2002-12-12 2004-07-08 Akio Funaki 定インピーダンス可変抵抗減衰回路
CN201846315U (zh) * 2010-09-20 2011-05-25 东南大学 一种数字可变增益放大器
JP2013009155A (ja) * 2011-06-24 2013-01-10 Mitsumi Electric Co Ltd 半導体集積回路、受信モジュール及び受信装置、並びに半導体集積回路の調整方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5816311Y2 (ja) * 1976-02-06 1983-04-02 ソニー株式会社 制御電圧調整回路
JPS55115124U (zh) * 1979-02-09 1980-08-14
US5157323A (en) * 1990-08-28 1992-10-20 Pacific Monolithics Switched low-loss attenuator
US5440280A (en) * 1993-09-17 1995-08-08 Mpr Teltech Ltd. Digital microwave multi-bit attenuator
JPH0832395A (ja) * 1994-07-11 1996-02-02 Shimada Phys & Chem Ind Co Ltd 可変減衰器
JP2007174268A (ja) * 2005-12-22 2007-07-05 D & M Holdings Inc オーディオアンプ
JP2008205560A (ja) 2007-02-16 2008-09-04 Fujitsu Ltd 可変利得増幅回路、フィルタ回路、及び半導体装置
JP4818224B2 (ja) * 2007-08-09 2011-11-16 株式会社東芝 可変抵抗器及びこれを用いたフィルタ、可変利得増幅器及び集積回路
JP6112767B2 (ja) 2009-09-17 2017-04-12 大正製薬株式会社 血液中の尿酸値を低下させるための組成物
JP2011091572A (ja) 2009-10-21 2011-05-06 Sanyo Electric Co Ltd 可変利得増幅回路
CN102693796B (zh) * 2012-05-28 2014-11-05 上海丽恒光微电子科技有限公司 数字可调电阻及其调节方法
JP2014241554A (ja) * 2013-06-12 2014-12-25 旭化成エレクトロニクス株式会社 減衰器
KR102130452B1 (ko) * 2013-07-26 2020-07-06 삼성전자주식회사 멀티모드 멀티밴드 무선 송수신기를 위한 아날로그 기저대역 필터 장치 및 그 제어 방법
EP3018451B1 (en) * 2014-11-05 2017-08-02 Nokia Technologies OY An apparatus and method for sensing
US9531359B1 (en) * 2015-10-08 2016-12-27 Peregrine Semiconductor Corporation Multi-state attenuator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004194060A (ja) * 2002-12-12 2004-07-08 Akio Funaki 定インピーダンス可変抵抗減衰回路
CN201846315U (zh) * 2010-09-20 2011-05-25 东南大学 一种数字可变增益放大器
JP2013009155A (ja) * 2011-06-24 2013-01-10 Mitsumi Electric Co Ltd 半導体集積回路、受信モジュール及び受信装置、並びに半導体集積回路の調整方法

Also Published As

Publication number Publication date
CN109639249A (zh) 2019-04-16
US10826451B2 (en) 2020-11-03
US20190109571A1 (en) 2019-04-11
JP7262090B2 (ja) 2023-04-21
JP2019071526A (ja) 2019-05-09

Similar Documents

Publication Publication Date Title
US7088180B2 (en) Programmable gain current amplifier
KR101739290B1 (ko) 차동 증폭 회로 및 시리즈 레귤레이터
US20090108936A1 (en) Combination trim and CMFB circuit and method for differential amplifiers
US6118340A (en) Low noise differential input, differential output amplifier and method
US7417499B2 (en) Gain controlled amplifier and cascoded gain controlled amplifier based on the same
US7187223B2 (en) Comparator with hysteresis
US6522280B2 (en) Adjustable digital-to-analog converter
JP2007174029A (ja) 利得可変回路及びそれを用いた自動利得制御増幅器
US7317358B2 (en) Differential amplifier circuit
JP2003198345A (ja) 集積アナログマルチプレクサ
KR100825769B1 (ko) 온-칩 기준전류 발생회로 및 기준전압 발생회로
TWI590594B (zh) 具有電阻梯之數位至類比轉換器
JP4718271B2 (ja) Ｄ／ａコンバータ
CN109639249B (zh) 合成电阻电路及可变增益放大电路
US6300752B1 (en) Common mode bias voltage generator
US20030076163A1 (en) Differential amplifying method and apparatus capable of responding to a wide input voltage range
JP5440143B2 (ja) 電圧加算回路およびｄ／ａ変換回路
US20060001471A1 (en) Linear multiplier circuit
KR20180071989A (ko) 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어
US10425043B1 (en) Operational amplifier with constant transconductance bias circuit and method using the same
US7095271B2 (en) Bias circuit
JP3245914B2 (ja) 差動電圧比較回路
JP5536508B2 (ja) 電源回路
JP2001177349A (ja) ２個のｍｏｓトランジスタのゲート・ソース電圧間の差を補償する回路
JP2009031987A (ja) バイアス発生回路及び半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant