JP2014241554A - 減衰器 - Google Patents

減衰器 Download PDF

Info

Publication number
JP2014241554A
JP2014241554A JP2013124020A JP2013124020A JP2014241554A JP 2014241554 A JP2014241554 A JP 2014241554A JP 2013124020 A JP2013124020 A JP 2013124020A JP 2013124020 A JP2013124020 A JP 2013124020A JP 2014241554 A JP2014241554 A JP 2014241554A
Authority
JP
Japan
Prior art keywords
resistor
resistance
mos transistor
attenuator
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013124020A
Other languages
English (en)
Inventor
徳将 平岡
Tokumasa Hiraoka
徳将 平岡
ナウタ ブラム
Nauta Bram
ナウタ ブラム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP2013124020A priority Critical patent/JP2014241554A/ja
Publication of JP2014241554A publication Critical patent/JP2014241554A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Reversible Transmitting Devices (AREA)
  • Attenuators (AREA)
  • Networks Using Active Elements (AREA)

Abstract

【課題】より高い線形性で周波数特性の良好な減衰器を提供する。【解決手段】入力端子IN−出力端子OUT間に、直列に接続された抵抗R11およびMOSトランジスタM11を含む抵抗群11と、抵抗群11と並列に接続された並列抵抗R14とからなる合成抵抗群14を備える。また、入力端子IN−基準GND電位の間に、直列に接続された抵抗R12およびMOSトランジスタM12を含む抵抗群12と、出力端子OUT−基準GND電位の間に、直列に接続された抵抗R13およびMOSトランジスタM13を含む抵抗群13とを備える。所望の減衰量に応じて各MOSトランジスタのオン抵抗値が、信号ライン上あるいは短絡ライン上の合成抵抗において占める割合が小さくなるように並列抵抗R14を配置した上で、信号ライン上における歪み成分と短絡ライン上における歪み成分とが互いに打ち消しあうようにMOSトランジスタを制御する。【選択図】図1

Description

本発明は、減衰器に関し、特に歪みの低減を図るようにした減衰器に関する。
従来、歪み特性の改善を図るようにした減衰器として、例えば、ゲート幅の異なる2つの電界効果トランジスタにより可変抵抗器を構成することにより、3次混変調歪みを改善するようにした可変減衰器(例えば、特許文献1参照)、また、信号ライン上のMOSトランジスタのオン抵抗値と、基準GND短絡ライン上のMOSトランジスタのオン抵抗値を、所望の減衰量に応じて最適化することで、双方で生じる歪み成分を打ち消すことで、線形性の高い減衰器を実現するようにした方法なども提案されている。(例えば、非特許文献1参照)。
図7は、MOSトランジスタに対して抵抗やダイオードなどを接続することで線形性の高い減衰器を実現するようにした可変減衰器の一例を示す回路図である。
図7に示すように、この可変減衰器90は、可変減衰器90の入力端子INおよび出力端子OUT間に並列に接続される単位減衰器94と、この単位減衰器94と同一構成を有し且つ異なる減衰量を有する単位減衰器95とを備える。
単位減衰器94は、ソース端子、ドレイン端子、ゲート端子、さらにバルク端子を有する、例えばNチャネル型MOS電界効果トランジスタ(以下、MOSトランジスタともいう。)M91および抵抗R91が直列に接続され、入力端子INおよび出力端子OUTをむすぶ信号ライン上に接続される抵抗群91と、信号ラインおよび基準GND電位間の短絡ライン(以下、基準GND短絡ラインともいう。)上に接続される、MOSトランジスタM92および抵抗R92を直列に接続した抵抗群92と、MOSトランジスタM93および抵抗R93を直列に接続した抵抗群93と、を備える。
なお、ここでは、MOSトランジスタとは、Nチャネル型MOS電界効果トランジスタを意味し、Nチャネル型MOS電界効果トランジスタを用いる場合について説明するが、Pチャネル型MOS電界効果トランジスタを用いることも可能である。
このとき、図7に示すように、各MOSトランジスタM91〜M93のゲート端子と制御端子との間、およびバルク端子と適切な電位にバイアスされた基準GND電位との間に、ゲート端子およびソース端子間、あるいはゲート端子およびドレイン端子間、バルク端子およびソース端子間、バルク端子およびドレイン端子間の寄生容量よりも十分インピーダンスの高い抵抗RG91、RG92、RG93、RG94、RG95、RG96、RB91、RB92、RB93、RB94、RB95、RB96やダイオードなどの素子が接続されていると、より高い線形性の減衰器を構成することができることが、非特許文献1に、開示されている。
図7に示す可変減衰器90は、所望の減衰量を有する単位減衰器94に含まれるMOSトランジスタM91〜M93をオン状態にし、単位減衰器95を構成しているMOSトランジスタM94〜M96をオフ状態にすることで、所望の減衰量の減衰器を実現することができる。逆に、単位減衰器94に含まれるMOSトランジスタM91〜M93をオフ状態にし、単位減衰器95を構成しているMOSトランジスタM94〜M96をオン状態にすることで、単位減衰器95が有する減衰量の減衰器を実現することができる。
ここで、一般的にMOSトランジスタはオン抵抗を持ち、そのオン抵抗が入力電圧に少なからず依存するため、減衰器の歪み特性が劣化する。MOSトランジスタのサイズを大きくしオン抵抗を小さくすれば歪み特性は良くなるが、その一方で寄生容量成分が増加するために高周波での減衰量が低周波での減衰量と大きく異なってしまい、周波数特性が劣化してしまう。
しかしながら、図7の可変減衰器90は信号ライン上のMOSトランジスタM91、M94のオン抵抗値と、基準GND短絡ライン上のMOSトランジスタM92、M93、M95、M96のオン抵抗値を、所望の減衰量に応じて最適化することで、双方で生じる歪み成分を打ち消すことが可能である。そのため、MOSトランジスタのサイズを大きくしオン抵抗値を小さくせずとも、高い線形性を得ることが可能である。これにより、高い線形性で且つ良好な周波数特性を有する可変減衰器を実現することができる。
特開平6−69754号公報
W. Cheng, M. S. Oude Alink, A. J. Annema, G. Wienk and B. Nauta, "A Wideband IM3 cancellation technique for CMOS attenuators," IEEE Int. Solid-State Circuits Conf. (ISSCC) Dig. Tech. Papers, San Francisco, CA, 2012 , pp.78-79
しかしながら、上述のMOSトランジスタからなるスイッチと抵抗とを直列に接続した抵抗群91〜93で構成した単位減衰器94では、ある程度低い減衰量、もしくは非常に高い減衰量の減衰器の場合に上記の利点を生かすことができない。
すなわち、ある程度減衰量が低い減衰器の場合、信号ライン上の抵抗群91の合成抵抗値をある程度小さくせざるを得ないため、結局はMOSトランジスタM91のオン抵抗を小さくしなければならない。そのためMOSトランジスタM11のサイズが大きくなり寄生容量成分が増加することにより、高い線形性でかつ良好な周波数特性を有する可変減衰器を実現することができない。
また、非常に減衰量が高い減衰器の場合、基準GND短絡ライン上の抵抗群92、93の合成抵抗値を、ある程度小さくせざるを得ないため、結局はMOSトランジスタM92、M93のオン抵抗を小さくしなければならず、そのためMOSトランジスタM92、M93のサイズが大きくなり、寄生容量成分が増加するため、高い線形性でかつ良好な周波数特性を有する可変減衰器を実現することができない。
本発明は、上述したような問題点を解決するためになされたものであり、より高い線形性で周波数特性の良好な減衰器を提供することを目的としている。
本発明の一態様は、信号ライン上および前記信号ラインと基準ラインとを短絡する短絡ライン上に、トランジスタを少なくとも1つ含む可変抵抗をそれぞれ有する減衰器であって、前記信号ライン上および前記短絡ライン上の可変抵抗のうち少なくとも1つの可変抵抗と並列に接続された並列抵抗(例えば図1に示す並列抵抗R14)を有し、前記信号ライン上における歪み成分と前記短絡ライン上における歪み成分とが互いに打ち消しあうように、所望の減衰量に応じて前記トランジスタを制御することを特徴とする減衰器、である。
前記並列抵抗(例えば図1に示す並列抵抗R14)と並列に接続された可変抵抗を有する前記信号ライン上および前記短絡ライン上のトランジスタ(例えば図1に示すMOSトランジスタM11)のサイズは、前記信号ライン上における歪み成分と前記短絡ライン上における歪み成分とが互いに打ち消しあうサイズに設定されていてよい。
本発明の一態様によれば、信号ライン上および、この信号ラインと基準ラインとを短絡する短絡ライン上の可変抵抗のうち、少なくとも1つの可変抵抗と並列に並列抵抗を設けたため、その分、この並列抵抗と並列な可変抵抗に含まれるトランジスタのサイズを小さくすることができる。そのため、寄生容量成分の増加を抑制し、高い線形性で且つ良好な周波数特性を有する減衰器を実現することができる。
本発明の第1実施形態における単位減衰器の一例を示す構成図である。 第2実施形態における減衰器の一例を示す構成図である。 第3実施形態における減衰器の一例を示す構成図である。 本発明を適用可能な減衰器の種類の一例である。 可変抵抗器の一例である。 第4実施形態における減衰器の一例を示す構成図である。 従来の減衰器の一例を示す構成図である。
以下、図面を参照して、本発明の実施形態を説明する。
(第1実施形態)
まず、本発明の第1実施形態を説明する。
図1は、第1実施形態における単位減衰器10の一例を示す回路図である。
この単位減衰器10は、図7に示す従来の単位減衰器94において、抵抗群91と並列にさらに並列抵抗を接続したものである。
すなわち、単位減衰器10は、抵抗群11〜13と、抵抗群11と並列に接続された並列抵抗R14とを備え、抵抗群11と並列抵抗R14とで合成抵抗群14が形成される。
抵抗群11は、直列に接続された抵抗R11およびMOSトランジスタM11と、MOSトランジスタM11のゲート端子と制御端子CG11との間に介挿された抵抗RG11と、MOSトランジスタM11のバルク端子と適切な電位にバイアスされたGND電位(以下、基準GND電位ともいう。ただし、基準GND電位とはAC的に接地された電位のことであり、DC的には異なった電位でも良い。)との間に接続される抵抗RB11と、を備える。
なお、本明細書でいうMOSトランジスタとはNチャネル型MOSトランジスタを表す。また、ここでは、Nチャネル型MOSトランジスタとして説明するが、Pチャネル型MOSトランジスタを用いることも可能である。
そして、図1に示すように、直列に接続された抵抗R11およびMOSトランジスタM11の、抵抗R11側の端部が入力端子INに接続され、MOSトランジスタM11側の端部が出力端子OUTに接続される。
つまり、抵抗群11は入力端子INと出力端子OUTとの間の信号入力ライン上に接続される。さらに、入力端子INと出力端子OUTとの間に、抵抗群11と並列に並列抵抗R14が接続されて合成抵抗群14が形成される。
なお、並列抵抗R14は、MOSトランジスタM11のオン抵抗で生成する歪みと比較して十分小さな歪みしか生成しない、回路素子としての抵抗器や抵抗素子からなる。
抵抗群12および13は抵抗群11と同一構成を有する。すなわち、抵抗群12は、直列に接続された抵抗R12およびMOSトランジスタM12と、MOSトランジスタM12のゲート端子と制御端子CG12との間に接続される抵抗RG12と、MOSトランジスタM12のバルク端子と基準GND電位との間に接続される抵抗RB12とを備え、直列に接続された抵抗R12およびMOSトランジスタM12の、抵抗R12側の端部が入力端子INに接続され、MOSトランジスタM12側の端部が基準GND電位に接続される。
抵抗群13は、直列に接続された抵抗R13およびMOSトランジスタM13と、MOSトランジスタM13のゲート端子と制御端子CG13との間に接続される抵抗RG13と、MOSトランジスタM13のバルク端子と基準GND電位との間に接続される抵抗RB13とを備え、直列に接続された抵抗R13およびMOSトランジスタM13の、抵抗R13側の端部が出力端子OUTに接続され、MOSトランジスタM13側の端部が基準GND電位に接続される。
なお、図1では、並列抵抗R14を、入力端子INと出力端子OUTとの間の信号入力ライン上に挿入しているが、入力端子INまたは出力端子OUTと基準GND電位との間の、基準GND短絡ライン上に挿入してもよい。すなわち、入力端子INと基準GND電位との間に、抵抗群12と並列に並列抵抗R14を接続してもよく、同様に、出力端子OUTと基準GND電位との間に、抵抗群13と並列に並列抵抗R14を接続してもよい。また、並列抵抗R14は、抵抗群11〜13のいずれか1つと並列に挿入してもよく、あるいは2以上の抵抗群それぞれと並列に挿入してもよい。
つまり、図7に示す従来の単位減衰器94では、抵抗R91とMOSトランジスタM91とを直列に接続した抵抗群91を信号ライン上に配置し、入力端子IN側および出力端子OUT側の基準GND短絡ライン上に抵抗群92、93をそれぞれ配置し、所望の減衰量に応じて各抵抗群91〜93のMOSトランジスタM91〜M93のオン抵抗値を最適化して歪みを打ち消していた。
これに対し、図1の単位減衰器10では、抵抗R11とMOSトランジスタM11とを直列に接続した抵抗群11に加え、さらにその抵抗群11と並列に並列抵抗R14を付け加えた合成抵抗群14を、信号ライン上、入力端子IN側および出力端子OUT側の基準GND短絡ライン上のいずれか1つまたは複数上に配置し、所望の減衰量に応じて、信号ライン上のMOSトランジスタM11と基準GND短絡ライン上のMOSトランジスタM12、M13のオン抵抗値を最適化して歪み成分を打ち消す。
そのため、並列抵抗R14を、例えば図1に示すように、抵抗群11と並列に配置することによって、信号ライン上の合成抵抗のうち、MOSトランジスタM11のオン抵抗の占める割合を減らすことができる。
その結果、ある減衰量の減衰器を実現する場合、図7に示す従来の単位減衰器94を構成する、MOSトランジスタM91と抵抗R91とを直列に接続した抵抗群91の構成と比べて、図1の単位減衰器10は、並列抵抗R14を付け加えることによってMOSトランジスタM11のオン抵抗の割合をより小さくすることができる。
MOSトランジスタのオン抵抗の割合が小さければこのMOSトランジスタによる歪み成分も小さくなるため、図1の単位減衰器10のMOSトランジスタM11による歪み成分を、図7の単位減衰器94のMOSトランジスタM91による歪み成分と同等とするには、図7に示す従来の単位減衰器94を構成する、MOSトランジスタM91と抵抗R91とを直列に接続した抵抗群91の構成と比べて、図1の単位減衰器10は、並列抵抗R14が設けられている分、MOSトランジスタM11のオン抵抗値は大きくてよい。言い換えれば、MOSトランジスタM11のサイズはより小さくてよい。そのため、寄生容量を減らすことができ、周波数特性の劣化を防ぐことができる。
同様に、例えば、並列抵抗R14を、入力端子INと基準GND電位との間に、抵抗群12と並列に介挿することによって、基準GND短絡ライン上の合成抵抗のうち、MOSトランジスタM12のオン抵抗の占める割合を減らすことができる。
その結果、図7に示す従来の単位減衰器94を構成する、MOSトランジスタM92と抵抗R92とを直列に接続した抵抗群92の構成と比べて、図1の単位減衰器10は、並列抵抗R14を抵抗群12と並列に付け加えることによって、MOSトランジスタM12のオン抵抗の割合をより小さくすることができる。
そのため、図1の単位減衰器10のMOSトランジスタM12による歪み成分を、図7の単位減衰器94のMOSトランジスタM92による歪み成分と同等とするには、図7に示す従来の単位減衰器94を構成する、MOSトランジスタM92と抵抗R92とを直列に接続した抵抗群92の構成と比べて、図1の単位減衰器10は、MOSトランジスタM12のオン抵抗値は大きくてよい。そのため、MOSトランジスタM12のサイズを小さくすることができるため、寄生容量を減らすことができ、周波数特性の劣化を防ぐことができる。
なお、上述のように、単位減衰器10では、信号ライン上のMOSトランジスタM11を含む合成抵抗と基準GND短絡ライン上のMOSトランジスタM12、M13を含む合成抵抗とにより、信号ライン上の歪み成分と基準GND短絡ライン上の歪み成分とを打ち消すようにしているため、各抵抗群11〜13に含まれる抵抗の抵抗値およびMOSトランジスタMのオン抵抗値は、信号ライン上の歪み成分と基準GND短絡ライン上の歪み成分とが打ち消され、且つ、所望の減衰量を得られるように設定すればよい。
以上から、ある程度低い減衰量もしくは非常に高い減衰量の減衰器においても、高い線形性でかつ良好な周波数特性を有する可変減衰器を実現することができる。
また、ある程度低い減衰量もしくは非常に高い減衰量に限らずとも、図1の単位減衰器10を用いることで、いかなる減衰量においても従来の可変減衰器に比較して高い線形性を有し、且つ良好な周波数特性を有する可変減衰器を実現することができる。
(第2実施形態)
次に、本発明の第2実施形態を説明する。
図2は、第2実施形態における減衰器20の一例を示す回路図である。
減衰器20は、図2に示すように入力端子INと出力端子OUTとの間に、減衰量が互いに異なる単位減衰器20aと20bとを並列に接続した可変減衰器である。
単位減衰器20aは、図1に示す単位減衰器10と同一構成を有する。
すなわち、単位減衰器20aは、入力端子INと出力端子OUTとを結ぶ信号ライン上に、抵抗R21とMOSトランジスタM21とを直列に接続した抵抗群21に対してさらに抵抗R21と並列に並列抵抗R24を付け加えてなる抵抗群24を備える。さらに、入力端子INと基準GND電位との間の基準短絡ラインに抵抗群22が配置され、且つ出力端子OUTと基準GND電位との間の基準GND短絡ラインに抵抗群23が配置されている。なお、並列抵抗R24は、上記第1実施形態における並列抵抗R14と同様の機能を有する抵抗であって、MOSトランジスタM21のオン抵抗で生成する歪みと比較して十分小さな歪みしか生成しない、回路素子としての抵抗器や抵抗素子からなる。
つまり、並列抵抗R24は、図1に示す合成抵抗群14の並列抵抗R14と同様に、信号ライン上の合成抵抗のうちMOSトランジスタのオン抵抗が占める割合を減らすための抵抗として機能する。
単位減衰器20bは、単位減衰器20aにおいて、並列抵抗R24を除去した構成を有する。
すなわち、単位減衰器20bは、単位減衰器20aの抵抗群21〜23に対応する、抵抗群26〜28を有する。
なお、抵抗群26において、抵抗群21に含まれる各素子に対応する素子には符号に「26」を付している。また、抵抗群27において、抵抗群22に含まれる各素子に対応する素子には符号に「27」を付し、同様に抵抗群28において、抵抗群23に含まれる各素子に対応する素子には符号に「28」を付している。
このような構成を有する減衰器20は、減衰させる目的に応じて、単位減衰器20a、20bの各制御端子CG21、CG22、CG23、CG26、CG27、CG28にH(Highレベル)/L(Lowレベル)又は適宜レベルの制御信号を入力することにより、減衰レベルを適宜制御することが可能である。
この減衰器20の回路において、制御端子CG21、CG22、CG23にHレベル、制御端子CG26、CG27、CG28にLレベルの制御信号を入力すれば、単位減衰器20aに含まれるMOSトランジスタM21、M22、M23がオン状態となり、単位減衰器20bに含まれるMOSトランジスタM26、M27、M28がオフ状態となる。そのため、減衰器20を、単位減衰器20aの有する減衰量で信号を通過させる減衰器として動作させることができる。
ここで、MOSトランジスタM22、M23を含む、基準GND短絡ライン上の抵抗群22、23の合成抵抗に起因する歪み成分によって、信号ライン上の抵抗群21の合成抵抗に起因する歪み成分を打ち消すことで高い線形性を実現することが可能である。
つまり、図2に示す構成の減衰器20では、図1の単位減衰器10で説明したように、信号ライン上に並列抵抗R24があることにより、基準GND短絡ライン上の抵抗群22、23の合成抵抗に起因する歪み成分を、MOSトランジスタM21のサイズを大きく(オン抵抗を小さく)せずとも打ち消すことができる。そのため、寄生容量を低減することができるため、周波数特性の良好な減衰状態を実現することができる。
なお、単位減衰器20aの各抵抗の抵抗値およびMOSトランジスタのオン抵抗値は、図1の単位減衰器10で説明したように、信号ライン上の歪み成分と基準GND短絡ライン上の歪み成分とが打ち消され、且つ、所望の減衰量を得られるように設定すればよい。
逆に、減衰器20の回路において、制御端子CG21、CG22、CG23にLレベル、制御端子CG26、CG27、CG28にHレベルの制御信号を入力すれば、単位減衰器20aに含まれるMOSトランジスタM21、M22、M23がオフ状態となり、単位減衰器20bに含まれるMOSトランジスタM26、M27、M28がオン状態となる。そのため、減衰器20を、単位減衰器20bと単位減衰器20aに含まれる並列抵抗R24とからなる減衰量で信号を通過させる減衰器として動作させることができる。
ここで、MOSトランジスタM27、M28を含む、基準GND短絡ライン上の抵抗群27、28の合成抵抗に起因する歪み成分により信号ライン上の抵抗群26および並列抵抗R24の合成抵抗に起因する歪み成分を打ち消すことで高い線形性を実現することが可能である。
つまり、図2に示す構成の減衰器20では、単位減衰器20aに、信号ライン上に並列抵抗R24があることにより、上述のように、基準GND短絡ライン上の抵抗群27、28に起因する歪み成分を、MOSトランジスタM26のサイズを大きく(オン抵抗を小さく)せずとも打ち消すことができる。そのため、寄生容量を低減することができるため、周波数特性の良好な減衰状態を実現することができる。
なお、単位減衰器20bの各抵抗の抵抗値およびMOSトランジスタのオン抵抗値は、信号ライン上の抵抗群26および並列抵抗R24の合成抵抗に起因する歪み成分と基準GND短絡ライン上の歪み成分とが打ち消され、且つ、単位減衰器20bおよび並列抵抗R24からなる減衰器により得られる所望の減衰量が所望の減衰量となるように設定すればよい。
つまり、単位減衰器20aは並列抵抗R24を含んでなる減衰器であり、一方、単位減衰器20bは、単位減衰器20bと並列抵抗R24とからなる減衰器として動作するため、並列抵抗R24の抵抗値、また、単位減衰器20bの各抵抗の抵抗値やMOSトランジスタのオン抵抗値は、並列抵抗R24の抵抗値を考慮して設定すればよい。
また、各抵抗の抵抗値やMOSトランジスタのオン抵抗値は予め決定しておき、減衰器20を作製するとき、例えば半導体基板上に減衰器20を作製する際に、決定した抵抗値やオン抵抗値となるように各素子を作製すればよい。
以上の通り、MOSトランジスタと抵抗とを直列に接続した抵抗群21に加えさらにその抵抗群21と並列に並列抵抗R24を付け加えることにより、信号ライン上の合成抵抗のうちMOSトランジスタのオン抵抗が占める割合を減らすことができる。そのため、MOSトランジスタのサイズを変更(大きく)することなく、従来よりも高い線形性を得ることができる。言い換えれば、MOSトランジスタのサイズをその分小さくし寄生容量を減らした、高線形で周波数特性の良好な可変減衰器、またはより高線形な減衰器を実現することができる。
なお、図2では、減衰量の異なる単位減衰器20aと20bとの2つの単位減衰器を並列に接続してなる減衰器について説明したが、これに限るものではなく、単位減衰器20aのみからなる減衰器を構成することも可能であり、或いは、2以上の単位減衰器20bを並列に接続し、単位減衰器20aと、2以上の単位減衰器20bとからなる減衰器を構成することも可能である。単位減衰器20bを2以上含む減衰器の場合には、いずれかの単位減衰器20bを動作させると、図2に示す減衰器20の場合と同様に、単位減衰器20aに含まれる並列抵抗R24と動作させた単位減衰器20bとからなる減衰器として動作する。したがって、この場合も、各単位減衰器20bの各抵抗の抵抗値およびMOSトランジスタのオン抵抗値は、信号ライン上の抵抗群26および並列抵抗R24の合成抵抗に起因する歪み成分と基準GND短絡ライン上の歪み成分とが打ち消され、且つ、単位減衰器20bおよび並列抵抗R24からなる減衰器により得られる所望の減衰量が所望の減衰量となるように、並列抵抗R24の抵抗値を考慮して設定すればよい。
(第3実施形態)
次に、本発明の第3実施形態を説明する。
図3は、第3実施形態における減衰器30の一例を示す回路図である。
この減衰器30は、Bridged−T型の可変減衰器である。
なお、ここでは、Bridged−T型の可変減衰器に適用した場合について説明するが、これに限るものではなく、任意の可変減衰器に適用することができる。
例えば、可変減衰器の一般的な構成としては、図4に示すPI型、T型、Bridged−T型、L型などがあげられる。
図4(a)はPI型の可変減衰器101であって、可変減衰器101の入力端子INと出力端子OUTとの間に接続された可変抵抗R102と、入力端子INと基準GND電位との間に接続された可変抵抗R101と、出力端子OUTと基準GND電位との間に接続された可変抵抗R103と、を備える。
図4(b)はT型の可変減衰器102であって、可変減衰器102の入力端子INと出力端子OUTとの間に、直列に接続された可変抵抗R104およびR106と、可変抵抗R104およびR106の接続部と、基準GND電位との間に接続された可変抵抗R105とを備える。
図4(c)は、Bridged−T型の可変減衰器103であって、可変減衰器103の入力端子INと出力端子OUTとの間に接続された可変抵抗R107と、入力端子INと、基準GND電位との間に接続された固定抵抗R108と、出力端子OUTと、基準GND電位との間に接続された固定抵抗R109と、固定抵抗R108およびR109と基準GND電位との間に接続された可変抵抗R110と、を備える。
図4(d)は、L型の可変減衰器104であって、可変減衰器104の入力端子INと出力端子OUTとの間に接続された可変抵抗111と、可変抵抗111と出力端子OUTとの接続部と、基準GND電位との間に接続される可変抵抗R112と、を備える。
図4(e)は、L型の可変減衰器のその他の例であって、可変減衰器105の入力端子INと出力端子OUTとの間に接続された可変抵抗R114と、入力端子INと可変抵抗R114との接続部と、基準GND電位との間に接続される可変抵抗R113とを備える。
これら可変減衰器において、可変抵抗R101、R102、R103、R104、R105、R106、R107、R110、R111、R112、R113、R114の抵抗値を適宜変えることで、減衰量を変化させることができる。
これら可変抵抗R101、R102、R103、R104、R105、R106、R107、R110、R111、R112、R113、R114の構成としては、例えば図5の(a)〜(c)に示す構成およびこれらを直列または並列に接続した構成が挙げられる。
図5(a)は、可変抵抗の一端T1と他端T2との間に、抵抗R201とMOSトランジスタM201とを直列に接続し、さらにMOSトランジスタM201のゲート端子と制御端子CG201との間に接続された抵抗RG201と、MOSトランジスタM201のバルク端子と、基準GND電位との間に接続された抵抗RB201とを備える抵抗群201である。
図5(b)は、可変抵抗の一端T1と他端T2との間に、MOSトランジスタM202と抵抗R202とを並列に接続し、さらに、MOSトランジスタM202のゲート端子と制御端子CG202との間に接続された抵抗RG202と、MOSトランジスタM202のバルク端子と、基準GND電位との間に接続された抵抗RB202とを備える抵抗群202である。
図5(c)は、MOSトランジスタM203と、直列に接続された抵抗R203とMOSトランジスタM204とが、可変抵抗の一端T1と他端T2との間に並列に接続され、さらに、可変抵抗の一端T1とMOSトランジスタM203および抵抗R203との間に介挿された抵抗R204を有する抵抗群203である。抵抗群203は、さらに、MOSトランジスタM203のゲート端子と制御端子CG203との間に接続された抵抗RG203と、MOSトランジスタM203のバルク端子と、基準GND電位との間に接続された抵抗RB203と、MOSトランジスタM204のゲート端子と制御端子CG204との間に接続された抵抗RG204と、MOSトランジスタM204のバルク端子と、基準GND電位との間に接続された抵抗RB204と、を備える。
なお、これら抵抗群201〜203は、それぞれ少なくとも1個以上のMOSトランジスタが含まれていれば良く、その直列または並列接続段数は適宜増加しても構わない。
図3に戻って、第3実施形態における減衰器30は、減衰器30の入力端子INと出力端子OUTとの間に接続された直列可変抵抗群31と、固定抵抗R33およびR34と、可変抵抗群32とを備える。固定抵抗R33、R34は通常入出力のインピーダンス制御として動作し、入力端子INと基準GND電位との間、また出力端子OUTと基準GND電位との間をそれぞれ短絡可能に、固定抵抗R33、R34と可変抵抗群32とが直列に接続されている。
直列可変抵抗群31は、MOSトランジスタM31と抵抗群31aとが入力端子INと出力端子OUTとの間に並列に接続されてなる。また、MOSトランジスタM31のゲート端子と制御端子CG31との間に接続された抵抗RG31と、MOSトランジスタM31のバルク端子と、基準GND電位との間に接続された抵抗RB31とを備える。
抵抗群31aは、直列に接続された抵抗R32およびMOSトランジスタM32と、MOSトランジスタM32のゲート端子と制御端子CG32との間に介挿された抵抗RG32と、MOSトランジスタM32のバルク端子と適切な電位にバイアスされたGND電位(以下、基準GND電位ともいう。ただし、基準GND電位とはAC的に接地された電位のことであり、DC的には異なった電位でも良い。)との間に接続される抵抗RB32と、を備える。
そして、図3に示すように、直列に接続された抵抗R32およびMOSトランジスタM32の、抵抗R32側の端部が入力端子INに接続され、MOSトランジスタM32側の端部が出力端子OUTに接続される。
さらに、入力端子INと出力端子OUTとの間に、直列に接続された抵抗R32およびMOSトランジスタM32と並列に、並列抵抗R32aが接続されて抵抗群31aが形成される。
なお、並列抵抗R32aは、上記第1実施形態における並列抵抗R14と同様の機能を有する抵抗であって、MOSトランジスタM32のオン抵抗で生成する歪みと比較して十分小さな歪みしか生成しない、回路素子としての抵抗器や抵抗素子からなる。
つまり、並列抵抗R32aは、図1に示す合成抵抗群14の並列抵抗R14と同様に、信号ライン上の合成抵抗のうちMOSトランジスタのオン抵抗が占める割合を減らすための抵抗として機能する。
固定抵抗R33は一端が入力端子INと並列抵抗R32aとの接続部に接続される。固定抵抗R34は一端が出力端子OUTと並列抵抗R32aとの接続部に接続される。固定抵抗R33およびR34の他端は、共通に接続される。
可変抵抗群32は、抵抗群35と抵抗群36と、を備える。
抵抗群35は、直列に接続された抵抗R35およびMOSトランジスタM35と、MOSトランジスタM35のゲート端子と制御端子CG35との間に接続される抵抗RG35と、MOSトランジスタM35のバルク端子と基準GND電位との間に接続される抵抗RB35とを備え、直列に接続された抵抗R35およびMOSトランジスタM35の、抵抗R35側の端部が固定抵抗R33および固定抵抗R34に共通に接続され、MOSトランジスタM35側の端部が基準GND電位に接続される。
抵抗群36は、直列に接続された抵抗R36およびMOSトランジスタM36と、MOSトランジスタM36のゲート端子と制御端子CG36との間に接続される抵抗RG36と、MOSトランジスタM36のバルク端子と基準GND電位との間に接続される抵抗RB36とを備え、直列に接続された抵抗R36およびMOSトランジスタM36の、抵抗R36側の端部が固定抵抗R33および固定抵抗R34に共通に接続され、MOSトランジスタM36側の端部が基準GND電位に接続される。
このような構成の減衰器30において、極力小さな減衰量を実現する場合には、直列に接続する抵抗を含まないMOSトランジスタM31のみのパスを形成することが好ましい。
減衰器30は、減衰させる目的に応じて、制御端子CG31、CG32、CG35、CG36にH(Highレベル)/L(Lowレベル)又は適宜レベルの制御信号を入力することにより、減衰レベルを適宜制御することが可能である。
この減衰器30の回路において、制御端子CG31、CG32、CG35にHレベル、制御端子CG36にLレベルの制御信号を入力すれば、MOSトランジスタM31、M32、M35がオン状態となり、MOSトランジスタM36はオフ状態となる。そのため、MOSトランジスタM31およびM32のオン抵抗、また抵抗R32、R32aの信号ライン上の合成抵抗値とMOSトランジスタM35のオン抵抗および抵抗R35の基準GND短絡ライン上の合成抵抗値との比で決まる減衰量で信号レベルを通過させる。
ここで、基準GND短絡ライン上の抵抗群35に起因する歪み成分により信号ライン上の抵抗群31に起因する歪み成分を打ち消すことで高い線形性を実現することが可能である。
ただし、MOSトランジスタM31のオン抵抗が、抵抗R32およびMOSトランジスタM32のオン抵抗とこれらに並列に挿入した並列抵抗R32aとの合成抵抗値に比べて十分小さければ制御端子CG32への制御信号はHレベルでもLレベルでも良く、その制御の仕方によらずMOSトランジスタM32で発生する歪み成分は信号ライン上で発生する歪み成分に対して十分小さい。
逆にMOSトランジスタM31のオン抵抗が、抵抗R32およびMOSトランジスタM32のオン抵抗とこれらに並列に挿入した並列抵抗R32aとの合成抵抗値に比べて十分小さくなく、MOSトランジスタM32のオン抵抗の割合が大きければ、制御端子CG32への制御信号がHレベルであるときにはMOSトランジスタM32で発生する歪み成分が信号ライン上で発生する歪み成分に大きく加算され、制御端子CG32に入力される制御信号がLレベルであるときには、MOSトランジスタM32で発生する歪み成分は信号ライン上で発生する歪み成分に対して十分小さい。
逆に、制御端子CG31、CG35にLレベル、制御端子CG32、CG36にHレベルの制御信号を入力すれば、MOSトランジスタM31、M35がオフ状態となり、MOSトランジスタM32およびM36がオン状態となるので、MOSトランジスタM32のオン抵抗と抵抗R32およびR32aを含む信号ライン上の抵抗群31aとMOSトランジスタM36のオン抵抗および抵抗R36を含む基準GND短絡ライン上の可変抵抗群32(つまり、抵抗群36)の合成抵抗値との比で決まる減衰量で信号レベルを通過させる。
ここで、基準GND短絡ライン上の可変抵抗群32(つまり、抵抗群36)の合成抵抗に起因する歪み成分により信号ライン上の抵抗群31に起因する歪み成分を打ち消すことで高い線形性を実現することが可能である。ただしMOSトランジスタM35のオン抵抗と抵抗R35の合成抵抗値がMOSトランジスタM36のオン抵抗と抵抗R36との合成抵抗値に比べて十分大きければ制御端子CG35に入力される制御信号はHレベルでもLレベルでもよく、その制御の仕方によらずMOSトランジスタM35で発生する歪み成分は基準GND短絡ライン上で発生する歪み成分に対して十分小さい。
逆にMOSトランジスタM35のオン抵抗と抵抗R35との合成抵抗値がMOSトランジスタM36のオン抵抗と抵抗R36との合成抵抗値に比べて十分大きくなく、MOSトランジスタM35のオン抵抗の割合が大きければ、制御端子CG35への制御信号がHレベルであるときにはMOSトランジスタM35で発生する歪み成分が基準GND短絡ライン上で発生する歪み成分に大きく加算され、制御端子CG35への制御信号がLレベルであるときには、MOSトランジスタM35で発生する歪み成分は、基準GND短絡ライン上で発生する歪み成分に対して十分小さい。
以上の通り、MOSトランジスタM32と抵抗R32とを直列に接続した抵抗群に加え、さらにその抵抗群と並列に並列抵抗R32aを付け加えることにより、信号ライン上のMOSトランジスタM32のオン抵抗の占める割合を減らすことができる。その結果、MOSトランジスタM32のサイズをその分小さくし、寄生容量を減らした高線形で周波数特性の良好な可変減衰器、またはより高線形な減衰器を実現することができる。
なお、この減衰器30の場合も、入力端子INと出力端子OUTとの間に並列抵抗R32aが設けられているため、各MOSトランジスタを制御することにより形成される減衰器と並列抵抗R32aとからなる減衰器の減衰量が所望の減衰量となり、且つ、並列抵抗R32aを含む信号ライン上の合成抵抗に起因する歪み成分と基準GND短絡ライン上の合成抵抗に起因する歪み成分とが打ち消しあうように、各抵抗の抵抗値やMOSトランジスタのオン抵抗値を設定すればよい。
(第4実施形態)
次に、本発明の第4実施形態を説明する。
図6は、第4実施形態における減衰器40の一例を示す回路図である。
この減衰器40は、PI型の可変減衰器である。
なお、ここでは、PI型の可変減衰器に適用した場合について説明するが、これに限らず、他の形式の可変減衰器であっても適用することができる。
減衰器40は、入力端子INと出力端子OUTとの間に接続される直列可変抵抗群41と、入力端子INと基準GND電位との間、および出力端子OUTと基準GND電位との間を短絡可能に介挿された可変抵抗群43および45を備える。
直列可変抵抗群41は、極力小さな減衰量を実現するために、MOSトランジスタM41だけのパスと抵抗群42とが、入力端子INと出力端子OUTとの間に並列に接続されてなる。
MOSトランジスタM41は、ゲート端子と制御端子CG41との間に接続された抵抗RG41と、MOSトランジスタM41のバルク端子と、基準GND電位との間に接続された抵抗RB41とを備える。
抵抗群42は、直列に接続された抵抗R42およびMOSトランジスタM42と、MOSトランジスタM42のゲート端子と制御端子CG42との間に介挿された抵抗RG42と、MOSトランジスタM42のバルク端子と適切な電位にバイアスされたGND電位(以下、基準GND電位ともいう。ただし、基準GND電位とはAC的に接地された電位のことであり、DC的には異なった電位でも良い。)との間に接続される抵抗RB42と、を備える。
そして、図6に示すように、直列に接続された抵抗R42およびMOSトランジスタM42の、抵抗R42側の端部が入力端子INに接続され、MOSトランジスタM42側の端部が出力端子OUTに接続される。
さらに、入力端子INと出力端子OUTとの間に、直列に接続された抵抗R42およびMOSトランジスタM42と並列に、並列抵抗R42aが接続されて抵抗群42が形成される。
なお、並列抵抗R42aは、上記第1実施形態における並列抵抗R14と同様の機能を有する抵抗であって、MOSトランジスタM42のオン抵抗で生成する歪みと比較して十分小さな歪みしか生成しない、回路素子としての抵抗器や抵抗素子からなる。
つまり、並列抵抗R42aは、図1に示す合成抵抗群14の並列抵抗R14と同様に、信号ライン上の合成抵抗のうちMOSトランジスタのオン抵抗が占める割合を減らすための抵抗として機能する。
可変抵抗群43および45はそれぞれ、図5(a)で示す、抵抗とMOSトランジスタとを直列に接続した2つの合成抵抗を並列に並べ、図5(c)に示すように、一方の合成抵抗に含まれる抵抗を、2つの合成抵抗において共通の抵抗として配置したものである。
すなわち、図6に示すように、可変抵抗群43は、直列に接続された抵抗R43およびMOSトランジスタM43と、MOSトランジスタM43のゲート端子および制御端子CG43との間に接続された抵抗RG43と、MOSトランジスタM43のバルク端子と基準GND電位との間に接続された抵抗RB43を備える。また、直列に接続された抵抗R44およびMOSトランジスタM44と、MOSトランジスタM44のゲート端子および制御端子CG44との間に接続された抵抗RG44と、MOSトランジスタM44のバルク端子と基準GND電位との間に接続された抵抗RB44を備える。そして、抵抗R43のMOSトランジスタM43とは逆側の端部が、抵抗R44とMOSトランジスタM44との接続部に接続され、MOSトランジスタM43の抵抗R43とは逆側の端部が基準GND電位に接続される。一方、抵抗R44のMOSトランジスタM44とは逆側の端部が、直列可変抵抗群41の入力端子INと並列抵抗R42aとの間に接続され、MOSトランジスタM44の抵抗R44とは逆側の端部が基準GND電位に、MOSトランジスタM43と共通に接続される。
可変抵抗群45も可変抵抗群43と同様に構成される。なお、可変抵抗群45において、可変抵抗群43に含まれる符号に「43」を付した素子と対応する素子には、符号に「45」を付し、可変抵抗群43に含まれる符号に「45」を付した素子と対応する素子には、符号に「46」を付している。
可変抵抗群45の、抵抗R46の、MOSトランジスタM46とは逆側の端部は、直列可変抵抗群41の出力端子OUTと並列抵抗R42aとの間に接続される。
なお、図6では、図5(c)に示す構成を有する可変抵抗群で構成した場合について説明したが、これに限るものではなく、図5(a)〜(c)に示す可変抵抗群のいずれか1つ、あるいはこれらを組み合わせた構成であってよい。
このような構成の減衰器40において、減衰させる目的に応じて、制御端子CG41、CG42、CG43、CG44、CG45、CG46に、H(Highレベル)/L(Lowレベル)又は適宜レベルの制御信号を入力することにより、減衰レベルを適宜制御することが可能である。
この減衰器40の回路において、制御端子CG41、CG42、CG43、CG45、にHレベル、制御端子CG44、CG46にLレベルの制御信号を入力すれば、MOSトランジスタM41、M42、M43、M45がオン状態となり、MOSトランジスタM44、M46がオフ状態となる。そのため、MOSトランジスタM41およびM42のオン抵抗、さらに抵抗R42および並列抵抗R42aからなる信号ライン上の合成抵抗値とMOSトランジスタM43、M45のオン抵抗および抵抗R43、R44、R45、R46の基準GND短絡ライン上の合成抵抗値との比で決まる減衰量で、信号を通過させる。
ここで、基準GND短絡ライン上の可変抵抗群43、45の合成抵抗値に起因する歪み成分により信号ライン上の直列可変抵抗群41の合成抵抗値に起因する歪み成分を打ち消すことで高い線形性を実現することが可能である。
ただし、MOSトランジスタM41のオン抵抗が抵抗R42とMOSトランジスタM42のオン抵抗およびこれらに並列に挿入した並列抵抗R42aの合成抵抗値に比べて十分小さければ制御端子CG42への制御信号はHレベルでもLレベルでもよく、その制御の仕方によらずMOSトランジスタM42で発生する歪み成分は信号ライン上で発生する歪み成分に対して十分小さい。逆にMOSトランジスタM41のオン抵抗が抵抗R42とMOSトランジスタM42のオン抵抗およびこれらに並列に挿入した並列抵抗R42aの合成抵抗に比べて十分小さくなく、MOSトランジスタM42のオン抵抗の割合が大きければ、制御端子CG42への制御信号がHレベルのときはMOSトランジスタM42で発生する歪み成分が信号ライン上で発生する歪み成分に大きく加算され、制御端子CG42への制御信号がLレベルのときはMOSトランジスタM42で発生する歪み成分は信号ライン上で発生する歪み成分に対して十分小さい。
逆に、制御端子CG41にLレベル、制御端子CG42、CG43、CG44、CG45、CG46にHレベルの制御信号を入力すれば、MOSトランジスタM41がオフ状態となり、MOSトランジスタM42、M43、M44、M45、M46がオンするので、MOSトランジスタM42のオン抵抗、さらに抵抗R42および並列抵抗R42aを含む信号ライン上の抵抗群42の合成抵抗値とMOSトランジスタM43、M44、M45、M46のオン抵抗および抵抗R43、R44、R45、R46を含む基準GND短絡ライン上の可変抵抗群43、45の合成抵抗値との比で決まる減衰量で、信号レベルを通過させる。
ここで、基準GND短絡ライン上の可変抵抗群43、45に起因する歪み成分により信号ライン上の抵抗群42に起因する歪み成分を打ち消すことで高い線形性を実現することが可能である。ただし、MOSトランジスタM44、M46のオン抵抗がMOSトランジスタM43のオン抵抗と抵抗R43、およびMOSトランジスタM45のオン抵抗と抵抗R46の合成抵抗値に比べて十分小さければ制御端子CG43、CG45はHレベルでもLレベルでもよく、その制御の仕方によらずMOSトランジスタM43、M45で発生する歪み成分は基準GND短絡ライン上で発生する歪み成分に対して十分小さい。
逆にMOSトランジスタM44、M46のオン抵抗がMOSトランジスタM43のオン抵抗と抵抗R43およびMOSトランジスタM45のオン抵抗と抵抗R46との合成抵抗に比べて十分小さくなく、MOSトランジスタM43、M45のオン抵抗の割合が大きければ、制御端子CG43、CG45がHレベルのときはMOSトランジスタM43、M45で発生する歪み成分が基準GND短絡ライン上で発生する歪み成分に大きく加算され、制御端子CG43、CG45がLレベルのときはMOSトランジスタM43、M45で発生する歪み成分は基準GND短絡ライン上で発生する歪み成分に対して十分小さい。
なお、この減衰器40の場合も、入力端子INと出力端子OUTとの間に並列抵抗R42aが設けられているため、各MOSトランジスタを制御することにより形成される減衰器と並列抵抗R42aとからなる減衰器の減衰量が所望の減衰量となり、且つ、並列抵抗R42aを含む信号ライン上の合成抵抗に起因する歪み成分と基準GND短絡ライン上の合成抵抗に起因する歪み成分とが打ち消しあうように、各抵抗の抵抗値やMOSトランジスタのオン抵抗値を設定すればよい。
以上の通り、MOSトランジスタと抵抗とを直列に接続した抵抗群に加えさらにその抵抗群と並列に並列抵抗を付け加えることにより、信号ライン上のMOSトランジスタのオン抵抗の占める割合を減らすことができ、MOSトランジスタのサイズをその分小さくし寄生容量を減らすことができ高線形で周波数特性の良好な可変減衰器、またはより高線形な減衰器を実現することができる。
なお、上記各実施形態において、各減衰器に含まれる、MOSトランジスタのゲート端子と制御端子との間、およびバルク端子と適切な電位にバイアスされた基準GND電位との間に設けられる抵抗は、ゲート端子およびソース端子間、あるいはゲート端子およびドレイン端子間、バルク端子およびソース端子間、バルク端子およびドレイン端子間の寄生容量よりも十分インピーダンスの高い値に設定される。ただし、上述の抵抗はダイオードなどで代替可能であり、必ずしも必要とは限らない。また、バルク端子の接続は基準GND電位でなくともソース端子やドレイン端子に接続してもよい。
また、本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらすすべての実施形態をも含む。さらに、本発明の範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、すべての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
10 単位減衰器
11〜13、21〜24、26〜28 抵抗群
14 合成抵抗群
20 減衰器
30 減衰器
31 直列可変抵抗群
31 抵抗群
31a 抵抗群
32 可変抵抗群
35 抵抗群
36 抵抗群
40 減衰器
41 直列可変抵抗群
42 抵抗群
43 可変抵抗群
45 可変抵抗群
M11〜M13 トランジスタ
M21、M22 トランジスタ
M26、M27 トランジスタ
M31、M32 トランジスタ
M35、M36 トランジスタ
M41〜M46 トランジスタ
R12、R13 抵抗
R14 並列抵抗
R21 抵抗
R24 並列抵抗
R32 抵抗
R32a 抵抗
R32a 並列抵抗
R33 固定抵抗
R34 固定抵抗
R35、R36 抵抗
R41、R42 抵抗
R42a 並列抵抗
R43、R44、R46 抵抗
R91〜R93 抵抗
RB11〜RB13 抵抗
RB31 抵抗
RB41、RB43、RB44 抵抗
RG11〜RG13 抵抗
RG31 抵抗
RG41、RG43、RG44 抵抗

Claims (2)

  1. 信号ライン上および前記信号ラインと基準ラインとを短絡する短絡ライン上に、トランジスタを少なくとも1つ含む可変抵抗をそれぞれ有する減衰器であって、
    前記信号ライン上および前記短絡ライン上の可変抵抗のうち少なくとも1つの可変抵抗と並列に接続された並列抵抗を有し、
    前記信号ライン上における歪み成分と前記短絡ライン上における歪み成分とが互いに打ち消しあうように、所望の減衰量に応じて前記トランジスタを制御することを特徴とする減衰器。
  2. 前記並列抵抗と並列に接続された可変抵抗を有する前記信号ライン上および前記短絡ライン上のトランジスタのサイズは、前記信号ライン上における歪み成分と前記短絡ライン上における歪み成分とが互いに打ち消しあうサイズに設定されていることを特徴とする請求項1記載の減衰器。
JP2013124020A 2013-06-12 2013-06-12 減衰器 Pending JP2014241554A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013124020A JP2014241554A (ja) 2013-06-12 2013-06-12 減衰器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013124020A JP2014241554A (ja) 2013-06-12 2013-06-12 減衰器

Publications (1)

Publication Number Publication Date
JP2014241554A true JP2014241554A (ja) 2014-12-25

Family

ID=52140569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013124020A Pending JP2014241554A (ja) 2013-06-12 2013-06-12 減衰器

Country Status (1)

Country Link
JP (1) JP2014241554A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105840541A (zh) * 2016-05-04 2016-08-10 宁波普瑞均胜汽车电子有限公司 一种输出鼓风机使能信号的电路
RU2642538C1 (ru) * 2016-11-01 2018-01-25 Российская Федерация, От Имени Которой Выступает Министерство Промышленности И Торговли Российской Федерации Интегральный аттенюатор
JP2018023099A (ja) * 2016-08-01 2018-02-08 エヌエックスピー ビー ヴィNxp B.V. 減衰器位相補償方法及びシステム
JP2019071526A (ja) * 2017-10-06 2019-05-09 ザインエレクトロニクス株式会社 合成抵抗回路および可変利得増幅回路
RU2792262C1 (ru) * 2022-07-13 2023-03-21 Акционерное общество "Научно-исследовательский институт микроэлектронной аппаратуры "Прогресс" (АО "НИИМА "Прогресс") Интегральный аттенюатор с дискретным управлением

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105840541A (zh) * 2016-05-04 2016-08-10 宁波普瑞均胜汽车电子有限公司 一种输出鼓风机使能信号的电路
JP2018023099A (ja) * 2016-08-01 2018-02-08 エヌエックスピー ビー ヴィNxp B.V. 減衰器位相補償方法及びシステム
RU2642538C1 (ru) * 2016-11-01 2018-01-25 Российская Федерация, От Имени Которой Выступает Министерство Промышленности И Торговли Российской Федерации Интегральный аттенюатор
JP2019071526A (ja) * 2017-10-06 2019-05-09 ザインエレクトロニクス株式会社 合成抵抗回路および可変利得増幅回路
JP7262090B2 (ja) 2017-10-06 2023-04-21 ザインエレクトロニクス株式会社 合成抵抗回路および可変利得増幅回路
RU2792262C1 (ru) * 2022-07-13 2023-03-21 Акционерное общество "Научно-исследовательский институт микроэлектронной аппаратуры "Прогресс" (АО "НИИМА "Прогресс") Интегральный аттенюатор с дискретным управлением

Similar Documents

Publication Publication Date Title
JP2014241554A (ja) 減衰器
US9531359B1 (en) Multi-state attenuator
KR100791934B1 (ko) 고속 신호 전송 시스템의 고전압 출력 버퍼 회로
Zheng et al. An inverter-based analog front-end for a 56-Gb/s PAM-4 wireline transceiver in 16-nm CMOS
US9548722B2 (en) Apparatus and methods for reducing glitches in digital step attenuators
US8410846B2 (en) Variable gain amplifier
US20100060377A1 (en) Switch circuit and semiconductor device
US8179205B2 (en) Linearization systems and methods for variable attenuators
JP5184670B2 (ja) 差動出力バッファ
TW201545481A (zh) 延遲線電路及半導體積體電路
CN116743088A (zh) 增益可调低噪声放大器以及射频前端模组
Sewter et al. A CMOS finite impulse response filter with a crossover traveling wave topology for equalization up to 30 Gb/s
US6255879B1 (en) Digital programmable delay element
JP2010252241A (ja) 可変アッテネータ回路
US20170033770A1 (en) Apparatus and methods for a variable gain passive attenuator with multiple layer attenuation devices
Sokmen et al. A novel design of low-voltage VDIBA and filter application
CN111817689B (zh) 高线性衰减器
JP4751876B2 (ja) 可変減衰器
US8022758B2 (en) Impedance matching circuit and method thereof
JP7149228B2 (ja) 等化器および等化装置
CN110781114B (zh) 一种高速串行接口接收端的宽带无源线性均衡器电路
JPWO2012124106A1 (ja) 差動電流源および差動カレントミラー回路
Heydari Design issues in low-voltage high-speed current-mode logic buffers
US8384422B2 (en) Terminal resistance device, semiconductor device, and control method for terminal resistance
JP4913392B2 (ja) アッテネータ