JP2010252241A - 可変アッテネータ回路 - Google Patents

可変アッテネータ回路 Download PDF

Info

Publication number
JP2010252241A
JP2010252241A JP2009101911A JP2009101911A JP2010252241A JP 2010252241 A JP2010252241 A JP 2010252241A JP 2009101911 A JP2009101911 A JP 2009101911A JP 2009101911 A JP2009101911 A JP 2009101911A JP 2010252241 A JP2010252241 A JP 2010252241A
Authority
JP
Japan
Prior art keywords
ground
connection point
variable attenuator
output terminal
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009101911A
Other languages
English (en)
Inventor
Akira Asao
陽 浅尾
Akihisa Iikura
昭久 飯倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2009101911A priority Critical patent/JP2010252241A/ja
Publication of JP2010252241A publication Critical patent/JP2010252241A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Attenuators (AREA)

Abstract

【課題】通過スイッチ数の増加による信号の歪みを抑制でき、多段階の減衰が可能な可変アッテネータ回路を提供すること。
【解決手段】入力端子10及び出力端子11との間の伝送路12上に6つの抵抗素子13〜18を直列に接続し、中央の抵抗素子13、14の互いの接続点19とグラウンドとの間に第1の接地抵抗素子20及び第1のスイッチ21を接続する。第1の接続点19に対し、入力端子側10の接続点22とグラウンドとの間に第2の接地抵抗素子23及び第2のスイッチ24を接続し、接続点25とグラウンドとの間に第3の接地抵抗素子27及び第3のスイッチ27を接続する。接続点22と接続点28との間を第4のスイッチ33を設けたバイパス路32で接続し、接続点25と接続点29の間を第4のスイッチ31を設けたバイパス路30で接続する。各スイッチ21、24、27、31、33のオン/オフにより、多段階に減衰可能に構成した。
【選択図】図1

Description

本発明は、高周波信号の減衰量を調整可能な可変アッテネータ回路に関する。
従来、各種の高周波装置において複数の抵抗素子によって構成された減衰器を備えるアッテネータ回路が用いられている(例えば、特許文献1参照)。アッテネータ回路は、例えば、前段に設けられた高周波回路の出力信号を適切な信号レベルまで減衰して後段へ出力する。このようなアッテネータ回路として、複数の減衰器を備え、スイッチによって減衰器の接続を切り替えることにより、高周波信号の減衰量を調整する可変アッテネータ回路が用いられている。
図5は、従来の可変アッテネータ回路の構成図である。かかる可変アッテネータ回路は、前段の回路に接続される入力端子100と、後段の回路に接続される出力端子101と、入力端子100と出力端子101との間に並列に接続される第1の伝送路102及び第2の伝送路103と、を備えて構成される。
第1の伝送路102には1dBの減衰量を有する減衰器104と、2dBの減衰量を有する減衰器105と、が直列に接続されており、各減衰器104、105の前後にスイッチ(106、107)、(108、109)が設けられている。減衰器104は、第1の伝送路102に直列に接続される抵抗素子110、111と、抵抗素子110、111の接続点とグラウンドとの間に接続される接地用抵抗素子112と、からなるT型減衰器として構成されている。減衰器105も減衰器104と同様に、第1の伝送路102に直列に接続される抵抗素子114、115と、抵抗素子114、115の接続点とグラウンドとの間に直列に接続される接地用抵抗素子116と、からなるT型減衰器として構成されている。
一方、第2の伝送路103の入力端子100と出力端子101との間には、スイッチ117、118が接続されている。スイッチ117は、第1の伝送路102に設けたスイッチ(106、107)の両端間に接続されている。また、スイッチ118は、第1の伝送路102に設けたスイッチ(108、109)の両端間に接続されている。
以上のように構成された可変アッテネータ回路において、1dBの減衰量を得る場合、スイッチ(106、107)及びスイッチ118をオンにし、他のスイッチ(108、109)及びスイッチ117をオフにする。この場合、高周波信号は、減衰器104によって1dB減衰され、3つのスイッチ(106、107)、118を通過する。
また、2dBの減衰量を得る場合は、スイッチ(108、109)及びスイッチ117をオンにし、スイッチ(106、107)及びスイッチ118をオフにする。この場合、高周波信号は、減衰器105によって2dB減衰され、3つのスイッチ(108、109)、117を通過する。
3dBの減衰量を得る場合、スイッチ(106、107)(108、109)をオンにし、スイッチ117、118をオフにする。この場合、高周波信号は、減衰器104、105によって3dB減衰され、4つのスイッチ(106、107)(108、109)を通過する。また、従来の可変アッテネータ回路では、高周波信号の減衰量の調節段数を更に増やす場合は、減衰器及び減衰器の両端間に配置するスイッチを増設して減衰量の調節段数を所望の段数に調整する。
特開2008−206129号公報
ところで、高周波信号はアッテネータ回路のスイッチを通過する際に歪みが生じる。このため、可変アッテネータ回路では、伝送路上のスイッチ数が少なくなるように回路を構成することが望ましい。
しかしながら、従来の可変アッテネータ回路では、減衰量の調節段数を増やす場合、減衰器及び減衰器の両端間に配置するスイッチを増やす必要がある。このため、減衰量の調節段数が多い場合、高周波信号が通過するスイッチの数が増加し、高周波信号の歪みが増大する問題があった。
本発明は、かかる点に鑑みてなされたものであり、通過スイッチ数の増加による信号の歪みを抑制でき、多段階の減衰が可能な可変アッテネータ回路を提供することを目的とする。
本発明の可変アッテネータ回路は、第1の入出力端子と、第2の入出力端子と、前記第1の入出力端子と前記第2の入出力端子との間に直列接続された4以上の偶数個の抵抗素子と、前記偶数個の抵抗素子のうち中央に位置する1組の抵抗素子の互いの接続点である第1の接続点とグラウンドとの間に接続された第1の接地用抵抗素子と、前記第1の接地用抵抗素子とグラウンドとの間の接続をオン/オフする第1のスイッチング素子と、前記偶数個の抵抗素子の直列接続線路において前記第1の接続点の両側にある接続点のうち前記第1の入出力端子側に順次存在する接続点とグラウンドとの間、または前記第2の入出力端子側に順次存在する接続点とグラウンドとの間にそれぞれ接続された第2の接地用抵抗素子と、前記第2の接地用抵抗素子とグラウンドとの間の接続をオン/オフする第2のスイッチング素子と、前記第1の接続点の両側に順次存在する接続点同士間をそれぞれ接続する1つ又は複数の切替経路と、前記各切替経路に設けられた第3のスイッチング素子と、を備え、前記第1のスイッチング素子から前記第3のスイッチング素子をそれぞれオン/オフすることによって減衰量を可変にしたことを特徴とする。
この構成によれば、減衰量の調節段数を増加しても高周波信号が通過するスイッチング素子の数を2つまでに抑えることができるので、高周波信号の歪みの少ない可変アッテネータ回路を実現することができる。
本発明は、上記可変アッテネータ回路において、前記第1のスイッチング素子をオンし、前記第2のスイッチング素子及び第3のスイッチング素子をオフとした時、最も減衰量が大きくなるようにしたことを特徴とする。
この構成によれば、減衰量を最大にした時に高周波信号が通過するスイッチング素子の数を最小にすることができる。
また、本発明は、上記可変アッテネータ回路において、前記第1の接続点以外の接続点のうちの1つに接続された前記第2のスイッチング素子及び前記第3のスイッチング素子が共にオンである時、その他の接続点に接続された前記第1のスイッチング素子から前記第3のスイッチング素子が全てオフにすることができる。この構成によれば、異なる減衰量に設定された複数の切替え経路から一組のスイッチング素子の切替えにより減衰量を調整できる。
また、本発明は、上記可変アッテネータ回路において、前記第1のスイッチング素子から前記第3のスイッチング素子がMOSFETで構成することができる。この構成によれば、低雑音の回路を構成することができると共に、回路を安価に構成することができる。
また、本発明は、上記可変アッテネータ回路において、前記偶数個の抵抗素子をバイパスして前記第1の入出力端子と前記第2の入出力端子との間を接続するスルー経路と、前記スルー経路に設けられた第4のスイッチング素子とを備え、前記第4のスイッチング素子をオンまたはオフすることにより減衰なし又は減衰ありに切換えることを特徴とする。
この構成によれば、信号減衰せずに通過するパスを確保できる。
本発明によれば、通過スイッチ数の増加による信号の歪みを抑制でき、多段階の減衰が可能な可変アッテネータ回路を提供することができる。
本発明の第1の実施の形態に係る可変アッテネータ回路の構成図である。 本発明の第1の実施の形態に係る可変アッテネータ回路の動作説明図である。 本発明の第1の実施の形態に係る可変アッテネータ回路の変形例を示す図である。 本発明の第2の実施の形態に係る可変アッテネータ回路の構成図である。 従来技術の可変アッテネータ回路の構成図である。
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。なお、以下の説明では、説明の便宜上、入力端子と出力端子の機能を分けて説明するが、本実施の形態においては、入力端子を出力端子として用い、出力端子を入力端子として用いてもよい。
(第1の実施の形態)
図1は、本実施の形態に係る可変アッテネータ回路1の構成図である。同図に示すように、可変アッテネータ回路1は、前段の回路と接続される入力端子10と、後段の回路に接続される出力端子11と、入力端子10と出力端子11との間に接続される伝送路12と、を備えて構成される。
可変アッテネータ回路1は、入力端子10と出力端子11との間に、4以上の偶数個の抵抗素子16、15、13、14、17、18(図1には6個の構成が図示)が直列に接続されており、これら抵抗素子16、15、13、14、17、18の直列接続回路により伝送路12を構成している。
偶数個の抵抗素子のうち中央に位置する1組の抵抗素子13、14の互いの接続点19とグラウンドとの間に第1の接地抵抗素子20が接続されている。接地抵抗素子20とグラウンドとの間に設けられた第1のスイッチ21により、第1の接地用抵抗素子とグラウンドとの間の接続をオン/オフできるように構成している。直列接続された全抵抗素子13〜18と第1の接続点19とグラウンドとの間に接続された第1の接地抵抗素子20とで、可変アッテネータ回路1で最大の減衰量を実現する。
中央に位置する1組の抵抗素子13、14のうち入力端子10側に位置する抵抗素子13に対して、当該抵抗素子13の入力端子10側端部に抵抗素子15が接続される。この抵抗素子13と抵抗素子15との接続点22と、グラウンドとの間に第2の接地抵抗素子23が接続されている。接地抵抗素子23とグラウンドとの間に設けられた第2のスイッチ24により、第2の接地用抵抗素子とグラウンドとの間の接続をオン/オフできるように構成している。
抵抗素子15の入力端子10側端部に抵抗素子16が接続される。この抵抗素子15と抵抗素子16との接続点25と、グラウンドとの間に第3の接地抵抗素子26が接続されている。接地抵抗素子26とグラウンドとの間に設けられた第3のスイッチ27により、第3の接地用抵抗素子とグラウンドとの間の接続をオン/オフできるように構成している。
また、中央に位置する1組の抵抗素子13、14のうち出力端子11側に位置する抵抗素子14に対して、当該抵抗素子14の出力端子11側端部に抵抗素子17が接続され、抵抗素子17に対して当該抵抗素子17の出力端子11側端部に抵抗素子18が接続されている。図1では抵抗素子14と抵抗素子17との接続点を符号28、抵抗素子17と抵抗素子18との接続点を符号29で示している。
第3の接地抵抗素子26が接続された接続点25と、当該接続点25に対して中央の接続点19を挟んで出力端子11側の対向位置にある接続点29との間を、バイパス路30で接続している。バイパス路30の途中に第4のスイッチ31が設けられている。スイッチ31をオンして接続点25と接続点29とを接続することにより、抵抗素子16、18と接地抵抗素子26とによるT型減衰器が構成される。かかるT型減衰器は抵抗素子数が最も少ないので最小減衰量を設定することができる。
第2の接地抵抗素子23が接続された接続点22と、当該接続点22に対して中央の接続点19を挟んで出力端子11側の対向位置にある接続点28との間を、バイパス路32で接続している。バイパス路32の途中に第4のスイッチ33が設けられている。スイッチ33をオンして接続点25と接続点29とを接続することにより、抵抗素子16、15、17、18と接地抵抗素子23とによるT型減衰器が構成される。かかるT型減衰器は抵抗素子数が中間数となるので中間的な減衰量を設定することができる。
このように、本実施の形態に係る可変アッテネータ回路1は、入力端子10と出力端子11との間に6つの抵抗素子13〜抵抗素子18が連続して直列に接続されている。また、この6つの抵抗素子13〜抵抗素子18の間の接続点25、29の間には、バイパス路30が設けられ、接続点22、28の間には、バイパス路32が設けられている。これにより、スイッチ21、24、27及びスイッチ31、33のオン/オフを切替えることにより、高周波信号の減衰量を1dB〜3dBの範囲で段階的に切替可能に構成されている。
また、本実施の形態においては、各スイッチ21、24、27、31、33にMOSFET(Metal Oxide Semiconductor Field Effect Transistor)を用いることができる。MOSFETを用いることにより、MOSFETに正または負の電圧を印加することにより、スイッチのオン・オフを切り替えることができる。また、MOSFETは、入力インピーダンスが高いので、低雑音の回路を構成することができると共に、可変アッテネータ回路を安価に構成することができる。
次に、図2(a)〜図2(c)を参照して本実施の形態に係る可変アッテネータ回路1の動作について説明する。
図2(a)は、可変アッテネータ回路1に最大減衰量となる3dBの減衰量を設定した接続状態を示す図である。直列接続された全て(6つ)の抵抗素子13〜抵抗素子18と、中央接続点19とグラウンドとの間に直列接続された接地抵抗素子20とで構成されるT型減衰器で3dBの減衰量を実現している。かかる減衰器を構成するため、スイッチ21をオンにし、スイッチ24、27、31、33をオフにする。入力端子10に印加された高周波信号は、6つの抵抗素子13〜抵抗素子18と1つの接地抵抗素子20とからなるT型減衰器で3dB減衰されて出力端子11から出力される。このように、最大減衰量を設定した場合は、接地抵抗素子20とグラウンドとを接続するスイッチ21だけがオンとなるので、高周波信号が通過するスイッチ数が最も少なくなり、高周波信号の歪みが最も小さくなる。
図2(b)は、可変アッテネータ回路1に中間的な減衰量となる2dBの減衰量を設定した接続状態を示す図である。直列接続された抵抗素子15〜抵抗素子18と、接続点22とグラウンドとの間に直列接続された接地抵抗素子23とで構成されるT型減衰器で2dBの減衰量を実現している。かかる減衰器を構成するため、スイッチ24及びスイッチ33をオンにし、スイッチ21、27、31をオフにする。入力端子10に印加された高周波信号は、4つの抵抗素子15〜抵抗素子18と1つの接地抵抗素子23とからなるT型減衰器で2dB減衰されて出力端子11から出力される。このように、中間的な減衰量を設定した場合は、接地抵抗素子23とグラウンドとを接続するスイッチ24及びバイパス路32のスイッチ33がオンとなり、2つのスイッチ24、33だけの歪みで進むので、歪みの少ない信号を後段回路へ出力できる。
図2(c)は、可変アッテネータ回路1に最小減衰量となる1dBの減衰量を設定した接続状態を示す図である。直列接続された抵抗素子16、18と、接続点25とグラウンドとの間に直列接続された接地抵抗素子26とで構成されるT型減衰器で1dBの減衰量を実現している。かかる減衰器を構成するため、スイッチ27及びスイッチ31をオンにし、スイッチ21、24、33をオフにする。入力端子10に印加された高周波信号は、2つの抵抗素子16、18と1つの接地抵抗素子26とからなるT型減衰器で1dB減衰されて出力端子11から出力される。このように、最小減衰量を設定した場合は、接地用抵抗素子26とグラウンドとを接続するスイッチ27及びバイパス路30のスイッチ31がオンとなり、2つのスイッチ27、31だけの歪みで進むので、歪みの少ない信号を後段回路へ出力できる。
このように、本実施の形態においては、減衰量を最大(3dB)にした時にスイッチ21のみをオンするので、スイッチ21を入れても信号に歪みを与えるスイッチ数が1つとなり、歪みの発生を低減できる。また、減衰量の調節段数を増大させても高周波信号が通過するスイッチ数はグラウンド側のスイッチ(21、24、27のいずれか1つ)を入れても信号に歪みを与える最大で2つとなるので、減衰量の調節段数を増やした場合においても高周波信号の歪みの発生が少ない可変アッテネータ回路を実現することができる。
なお、本実施の形態においては、接地用抵抗素子23を接続点22に接続し、接地用抵抗素子26を接続点25に接続する構成としたが本実施の形態に係る可変アッテネータ回路1の構成はこの接続関係に限定されない。図3は、本実施の形態に係るアッテネータ回路1の変形例を示す図である。同図に示すように、接地用抵抗素子26を接続点29に接続し、接地用抵抗素子23を接続点28に接続している。この他、接地用抵抗素子23を接続点22に接続し、接地用抵抗素子26を接続点29に接続する構成としてもよい。
(第2の実施の形態)
次に、図4を参照して本発明の第2の実施形態に係る可変アッテネータ回路2について説明する。図4は、本実施の形態に係る可変アッテネータ回路2の構成図である。
図4に示すように、本実施の形態に係る可変アッテネータ回路2は、入力端子10と出力端子11との間に、伝送路12に対して並列にスルー伝送路41が接続されている。このスルー伝送路41上には、スイッチ42が設けられている。
また、伝送路12の入力端子10と初段の抵抗素子14との間には、スイッチ43が介挿され、出力端子11と抵抗素子16との間には、スイッチ44が介挿されている。このように、本実施の形態に係る可変アッテネータ回路2は、スイッチ42とスイッチ(43、44)のオン/オフを切り替えることにより、任意の減衰量を設定した伝送路12と減衰なくスルーさせる伝送路41とを切替可能に構成されている。その他の部分については、可変アッテネータ回路1と同様に構成されているので、同一の符号を付し説明を省略する。
次に、可変アッテネータ回路2の動作について説明する。本実施の形態に係る可変アッテネータ回路2において、高周波信号を減衰せずに通過させる場合、スイッチ42をオンにし、スイッチ(43、44)を共にオフにする。入力端子10に印加された高周波信号は、スルー伝送路41上を伝送して減衰されずに出力端子11から出力される。
一方、高周波信号を減衰する場合は、スイッチ42をオフにし、スイッチ(43、44を共にオンにする。入力端子10に印加された高周波信号は、伝送路12によって設定された減衰量だけ減衰され、出力端子11より出力される。なお、減衰量の切り替えは可変アッテネータ回路1と同様に行うことができるので、説明を省略する。
このように、可変アッテネータ回路2においては、入力される高周波信号の減衰の有無を必要に応じて切り替えることができる。また、減衰量を最大(3dB)とした時に高周波信号は、3個のスイッチ(43、44)及びスイッチ21を通過する。さらに、バイパス路30、32で減衰量を減少させた場合、高周波信号は、4個のスイッチ31または33、スイッチ(43、44)及びスイッチ24または27を通過する。このように、可変アッテネータ回路2においても可変アッテネータ回路1と同様に、減衰量を最大とした時に、高周波信号の通過スイッチ数が最小となる。また、減衰量の調節段数を増大させた場合においても高周波信号に歪みを及ぼすスイッチの数が最大でも4つまでとなるので、高周波信号の歪みの少ない可変アッテネータ回路を実現することができる。
本発明は上述した実施の形態及びその変形例に限定されるものではない。その他、本発明の要旨を逸脱しない範囲において種々変形実施可能である。
本発明は、他段の信号減衰を要する各種高周波回路に適用可能である。
1、2 可変アッテネータ回路
10 入力端子
11 出力端子
12 伝送路
13〜18 抵抗素子
19、22、25、28、29 接続点
20、23、26 接地用抵抗素子
21、24、27、31、33、42〜44 スイッチ
30、32 バイパス路
41 スルー伝送路
100 入力端子
101 出力端子
102 第1の伝送路
103 第2の伝送路
104、105 減衰器
106〜109、113、117〜118 スイッチ
110〜111、114〜115 抵抗素子
112、116 接地用抵抗素子

Claims (5)

  1. 第1の入出力端子と、
    第2の入出力端子と、
    前記第1の入出力端子と前記第2の入出力端子との間に直列接続された4以上の偶数個の抵抗素子と、
    前記偶数個の抵抗素子のうち中央に位置する1組の抵抗素子の互いの接続点である第1の接続点とグラウンドとの間に接続された第1の接地用抵抗素子と、
    前記第1の接地用抵抗素子とグラウンドとの間の接続をオン/オフする第1のスイッチング素子と、
    前記偶数個の抵抗素子の直列接続線路において前記第1の接続点の両側にある接続点のうち前記第1の入出力端子側に順次存在する接続点とグラウンドとの間、または前記第2の入出力端子側に順次存在する接続点とグラウンドとの間にそれぞれ接続された第2の接地用抵抗素子と、
    前記第2の接地用抵抗素子とグラウンドとの間の接続をオン/オフする第2のスイッチング素子と、
    前記第1の接続点の両側に順次存在する接続点同士間をそれぞれ接続する1つ又は複数の切替経路と、
    前記各切替経路に設けられた第3のスイッチング素子と、
    を備え、
    前記第1のスイッチング素子から前記第3のスイッチング素子をそれぞれオン/オフすることによって減衰量を可変にしたことを特徴とする可変アッテネータ回路。
  2. 前記第1のスイッチング素子をオンし、前記第2のスイッチング素子及び第3のスイッチング素子をオフとした時、最も減衰量が大きくなるようにしたことを特徴とする請求項1記載の可変アッテネータ回路。
  3. 前記第1の接続点以外の接続点のうちの1つに接続された前記第2のスイッチング素子及び前記第3のスイッチング素子が共にオンである時、その他の接続点に接続された前記第1のスイッチング素子から前記第3のスイッチング素子が全てオフであることを特徴とする請求項1または請求項2記載の可変アッテネータ回路。
  4. 前記第1のスイッチング素子から前記第3のスイッチング素子がMOSFETで構成されていることを特徴とする請求項1から請求項3のいずれかに記載の可変アッテネータ回路。
  5. 前記偶数個の抵抗素子をバイパスして前記第1の入出力端子と前記第2の入出力端子との間を接続するスルー経路と、前記スルー経路に設けられた第4のスイッチング素子とを備え、
    前記第4のスイッチング素子をオンまたはオフすることにより減衰なし又は減衰ありに切換えることを特徴とする請求項1から請求項4のいずれかに記載の可変アッテネータ回路。
JP2009101911A 2009-04-20 2009-04-20 可変アッテネータ回路 Withdrawn JP2010252241A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009101911A JP2010252241A (ja) 2009-04-20 2009-04-20 可変アッテネータ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009101911A JP2010252241A (ja) 2009-04-20 2009-04-20 可変アッテネータ回路

Publications (1)

Publication Number Publication Date
JP2010252241A true JP2010252241A (ja) 2010-11-04

Family

ID=43314041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009101911A Withdrawn JP2010252241A (ja) 2009-04-20 2009-04-20 可変アッテネータ回路

Country Status (1)

Country Link
JP (1) JP2010252241A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102540933A (zh) * 2012-02-27 2012-07-04 上海交通大学 一种新型电阻衰减电路
CN109474256A (zh) * 2018-10-15 2019-03-15 成都信息工程大学 一种射频信号精密步进衰减方法及衰减电路
JP2019533400A (ja) * 2016-08-30 2019-11-14 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 位相シフト回路及び利得補償回路を有する減衰器
CN113346870A (zh) * 2021-08-06 2021-09-03 南京燧锐科技有限公司 多态单级宽带数字衰减器及多态多级宽带数字衰减器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102540933A (zh) * 2012-02-27 2012-07-04 上海交通大学 一种新型电阻衰减电路
JP2019533400A (ja) * 2016-08-30 2019-11-14 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 位相シフト回路及び利得補償回路を有する減衰器
JP7069169B2 (ja) 2016-08-30 2022-05-17 スカイワークス ソリューションズ,インコーポレイテッド 位相シフト回路及び利得補償回路を有する減衰器
CN109474256A (zh) * 2018-10-15 2019-03-15 成都信息工程大学 一种射频信号精密步进衰减方法及衰减电路
CN113346870A (zh) * 2021-08-06 2021-09-03 南京燧锐科技有限公司 多态单级宽带数字衰减器及多态多级宽带数字衰减器
CN113346870B (zh) * 2021-08-06 2021-11-05 南京燧锐科技有限公司 多态单级宽带数字衰减器及多态多级宽带数字衰减器

Similar Documents

Publication Publication Date Title
US8410846B2 (en) Variable gain amplifier
TWI332750B (en) Current-controlled cmos (c3mos) fully differential integrated wideband amplifier/equalizer with adjustable gain and frequency response without additional power or loading
KR100791934B1 (ko) 고속 신호 전송 시스템의 고전압 출력 버퍼 회로
US9548722B2 (en) Apparatus and methods for reducing glitches in digital step attenuators
US8054143B2 (en) Switch circuit and semiconductor device
US7675380B2 (en) Integrated digitally controlled linear-in-decibels attenuator
KR20040075351A (ko) 감쇠기 및 스위치 회로용 회로 토폴로지
JP2010252241A (ja) 可変アッテネータ回路
KR20100058412A (ko) 가변 이득 증폭기 방법 및 시스템
JP2008028908A (ja) 利得可変型低雑音増幅器
US8311502B2 (en) Communication device
CN111817689B (zh) 高线性衰减器
JP7148056B2 (ja) 利得可変型増幅器
US11088668B2 (en) LNA with controlled phase bypass
WO2009042060A3 (en) Constant phase digital attenuator with on-chip matching circuitry
JP3891443B2 (ja) 高周波スイッチ回路及び半導体装置
JPWO2006098059A1 (ja) アンテナダンピング回路およびこれを用いた高周波受信機
JP2009239832A (ja) 可変利得増幅器
US9813040B2 (en) Resistor attenuator with switch distortion cancellation
JP2006173868A (ja) 可変減衰器
JP2008193205A (ja) 電子ボリューム回路
US9112462B2 (en) Variable-gain dual-output transconductance amplifier-based instrumentation amplifiers
JP2007235518A (ja) アッテネータ回路
WO2023228227A1 (ja) 可変減衰器
JP2011182048A (ja) 可変減衰器

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120703