JP2014207518A

JP2014207518A - Ａｄコンバータ

Info

Publication number: JP2014207518A
Application number: JP2013082842A
Authority: JP
Inventors: 村上　秀明; Hideaki Murakami; 秀明村上
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2013-04-11
Filing date: 2013-04-11
Publication date: 2014-10-30

Abstract

【課題】オフセット誤差を補正した、変換精度の高いADコンバータを提供する。【解決手段】ADコンバータは、少なくとも２つ以上の電圧を生成する電圧生成抵抗回路１０７と、電圧生成抵抗回路の抵抗を分割する複数のスイッチ１０９と、スイッチのオン、オフを制御するスイッチ制御回路１１０と、異なる２つの電圧に基づき、オフセット電圧をキャンセルするように、オフセット誤差を補正した差動信号を生成する差動アンプ１０８と、を有する。【選択図】図２

Description

本発明は、ADコンバータに関する。

AD（Analog to Digital）コンバータは、入力されたアナログ電圧（連続的な信号）と複数の参照電圧とを比較し、比較結果に基づき、デジタルコードを生成し、出力する。参照電圧は、アナログ電圧の入力範囲を設定する。

アナログ情報は信号劣化し易い。このため、無線通信装置等では、受信した電波を一度ADコンバータでアナログデジタル変換し、復調することで、複数の周波数や無線方式に対応させている。一般的に、ADコンバータの変換周波数は、数MHzから数10MHzまでのものが多く、使用目的等に応じて変換周波数を変化させて用いられている。

ADコンバータには、オフセット誤差が生じる。入力側に設けられている差動アンプの＋入力端子と−入力端子との間の電圧差が0Vの際、理想的には、出力は0Vになればよい。しかし、現実的には、ADコンバータ内部の参照電圧の変動、ADコンバータの前段に置かれたシグナルコンディショナの調整不良、温度ドリフト等によって、出力は0V以外となり、オフセット電圧を持ってしまう。オフセット誤差が、小さい程、ADコンバータとしての性能は高い。

特許文献１では、差動増幅部の入力側のトランジスタにおけるゲートとドレインとの間にスイッチを設けることで、オフセット電圧をキャンセルするオフセット補償型比較回路を開示している。

従来のADコンバータにおいて、ACカップリングされた２つの差動入力信号は同一の電圧に設定される。このため、差動アンプにオフセット電圧が存在する場合、差動アンプから出力される差動信号を利用するADコンバータ内の比較器等に対して、オフセット誤差が生じている差動信号が入力されていた。

従って、AD変換後のデジタルコードにも変換誤差が生じてしまい、ADコンバータとしての変換精度が低下するという問題があった。

特許文献１では、スイッチにより、オフセット電圧をキャンセルしている。差動アンプから出力される差動信号を、結果的に補正して、オフセット補償を行っているが、オフセット電圧自体を制御することはできないため、ADコンバータとしての変換精度を高めることは、難しい。

本発明は、上記の課題に鑑みてなされたものであり、変換精度の高いADコンバータを提供することを目的とする。

上記目的を達成するために、本発明の実施の形態のADコンバータは、少なくとも２つ以上の電圧を生成する電圧生成抵抗回路と、電圧生成抵抗回路の抵抗を分割する複数のスイッチと、スイッチのオン、オフを制御するスイッチ制御回路と、異なる２つの電圧に基づき、オフセット誤差を補正した差動信号を生成する差動アンプと、を有することを特徴とする。

本発明の実施の形態によれば、変換精度の高いADコンバータを提供することができる。

実施形態に係るADコンバータの構成の一例を示す図である。実施形態に係るADコンバータの構成の一例を示す図である。実施形態に係るADコンバータの構成の一例を示す図である。実施形態に係るADコンバータの構成の一例を示す図である。

（ADコンバータの構成）
図１は、本実施形態に係るADコンバータ100の構成の一例である。なお、図１において、ADコンバータ100として、並列型ADコンバータを一例として示すが特に限定されない。

ADコンバータ100は、差動入力増幅回路101と、増幅回路102と、トラックホールド回路103と、比較器104と、エンコーダ105とを含む。

差動入力増幅回路101は、複数の異なる参照電圧を生成する電圧生成抵抗回路107と、複数の差動アンプ108と、スイッチ群109と、スイッチ制御回路110を含む。参照電圧は、電圧生成抵抗回路107の抵抗を分割することにより、生成される。詳細は、後述するが、抵抗分割は、スイッチ制御回路110により、スイッチ群109に含まれるスイッチのオン、オフを制御することにより行われる。従って、電圧生成抵抗回路107は、複数の値を有する参照電圧を、任意に生成する。また、電圧生成抵抗回路107は、２つの異なる参照電圧を各々の差動アンプ108に供給する。１つの差動アンプには、２つの異なる参照電圧と、２つの差動入力信号が入力され、該差動アンプは、アナログ差動入力信号を生成する。従って、差動入力増幅回路101からは、各々の差動アンプから出力される複数のアナログ差動入力信号が出力される。

１つの差動アンプに供給する２つの参照電圧に、電圧差を生じさせることで、差動アンプに入力されるAC（Alternating Current）カップリングされた（DC（Direct Current）成分をカットした）２つの差動入力信号を、異なる電圧に設定することができる。即ち、参照電圧の値を制御することで、オフセット電圧自体を制御し、オフセット誤差を補正することができる。つまり、２つの参照電圧を所望の値に設定し、オフセット誤差に対応させて、アナログ差動入力信号を設定することができる。これより、差動入力増幅回路101は、オフセット誤差を補正した複数のアナログ差動入力信号を出力することができる。

増幅回路102は、差動入力増幅回路101から出力される複数のアナログ差動入力信号（アナログ差動入力信号群）を増幅して、複数の増幅信号を生成する。なお、アナログ差動入力信号は、オフセット誤差が補正された信号であるため、該増幅信号も、オフセット誤差が補正された信号である。増幅回路102からは、複数の増幅信号が出力される。

トラックホールド回路103は、増幅回路102から出力される複数の増幅信号（増幅信号群）をサンプリングし、トラック、ホールドする。トラックホールド回路103からは、複数のサンプリングされた差動信号が出力される。

比較器104は、トラックホールド回路103から出力される複数のサンプリングされた差動信号（差動信号群）の出力の差異を比較してデジタル信号に変換する。比較器104からは、複数のデジタル信号が出力される。

エンコーダ105は、比較器104から出力される複数のデジタル信号（デジタル信号群）をデジタルコードに変換する。なお、エンコーダ105は、処理速度や転送速度の差を補うためにデジタルコードを一時的に保存するバッファー（記憶装置や記憶領域）等を含んでいても良い。

これより、ADコンバータ100は、AD変換結果を得る。

本実施の形態に係るADコンバータ100によれば、電圧生成抵抗回路で生成される参照電圧を任意に設定し、異なる２つの参照電圧を、差動入力増幅回路101内の１つの差動アンプに対して、入力することで、差動アンプから出力されるアナログ差動入力信号のオフセット誤差を補正することができる。たとえ、差動入力増幅回路101に、オフセット電圧が存在しても、ADコンバータ100によれば、オフセット電圧自体を制御することができるため、差動入力増幅回路101からオフセット誤差が補正された複数のアナログ差動入力信号を出力することができる。オフセット誤差のないアナログ差動入力信号を、ADコンバータ100内の他の回路に入力することが可能になるため、変換誤差を低減した変換精度の高いADコンバータ100を実現できる。

（差動入力増幅回路の構成）
次に、図２を用いて、差動入力増幅回路101の具体的な構成の一例について説明する。

差動入力増幅回路101は、電圧生成抵抗回路107と、複数の差動アンプ108_1〜108_nと、スイッチ群109と、スイッチ制御回路110と、端子Aと、端子Bを含む。端子Aの電圧を、電圧VRT、端子Bの電圧を、電圧VRBと表す。

図２において、差動入力増幅回路101に含まれる差動アンプは、１つのみ示されているが、実際には、差動入力増幅回路101には、複数の差動アンプ108_1〜108_nが含まれる。以下、k個目の差動アンプ108_kの構成の一例について具体的に説明する。なお、kは、1以上n以下の自然数である。

差動アンプ108_kは、アンプ108A_k、アンプ108B_k、キャパシタC1、キャパシタC2、抵抗R1、抵抗R2、端子1、端子2、端子3、端子4、端子5、端子6を含む。

図２では、電圧生成抵抗回路107が直列の抵抗網（抵抗チェーン）である場合について説明する。

スイッチ制御回路110は、スイッチ群109のオン、オフを制御する。スイッチ制御回路110は、スイッチ群109の中から、任意のスイッチを、選択し、オン状態又はオフ状態にする。

スイッチ群109は、スイッチ制御回路110により選択されたスイッチをオン状態又はオフ状態にすることで、電圧生成抵抗回路107の抵抗分割を行う。

電圧生成抵抗回路107は、電圧VREF、電圧GNDを基準として、端子2及び端子4に対して、異なる参照電圧を供給する。図２に示す構成では、スイッチ群109が、端子2と電気的に接続され、端子4と電気的に接続されている。従って、スイッチ群109は、電圧VRBを有する端子Aから、電圧VREF及び電圧GNDを経由して、電圧VRBを有する端子Bまでの、抵抗チェーンの抵抗分割を行う。一方、端子4側の抵抗分割は行わない。

スイッチ群109を、端子2側（入力側）の位置のみに設け、端子4側（入力側）の位置に設けていない場合、電圧生成抵抗回路107は、端子2に供給する参照電圧を、抵抗分割によって、任意の値に設定する。一方、端子4に供給する参照電圧は、固定である。従って、片側のアンプの端子に供給する電圧のみを変化させオフセット誤差を補正する。なお、スイッチ群109を、端子2側の位置のみに設けることで、差動入力増幅回路101の回路規模を縮小することができる。

なお、スイッチ群109を設ける位置は、図２に示す構成に限定されない。例えば、図３に示す構成の様に、スイッチ群109を、端子2側（入力側）の位置及び端子4側（入力側）の位置の両方に設けても良い。この場合、電圧生成抵抗回路107は、端子2に供給する参照電圧及び端子4に供給する参照電圧の両方の値を任意に設定することができる。従って、両側のアンプの端子に供給する電圧を変化させオフセット誤差を補正する。なお、スイッチ群109を、端子2及び端子4の両側の位置に設けることで、設定可能な参照電圧の値の範囲を広げることができる。

いずれの場合においても、電圧生成抵抗回路107は、１つの差動アンプ108_kに対して、２つの異なる参照電圧（例えば電圧α及び電圧β）を供給でき、且つ電圧αと電圧βとの電圧差を、任意に変化させることが可能である。

なお、電圧α及び電圧βは、オン状態又はオフ状態のスイッチの個数、抵抗チェーンの抵抗値等に依存する。

差動アンプ108_kは、アナログ差動入力信号を生成する。差動アンプ108_kには、２つの異なる参照電圧が供給される。アンプ108A_kの端子2に対して例えば電圧αが、アンプ108B_kの端子4に対して例えば電圧βが供給される。また、更に、差動アンプ108_kには、端子1に対して信号IN＋が、端子3に対して信号IN−が供給される。信号IN＋は、キャパシタC1を用いて、被変換信号VIN＋のDC成分をカットした信号であり、抵抗R1を介して、端子1に入力される。信号IN−は、キャパシタC2を用いて、被変換信号VIN−のDC成分をカットした信号であり、抵抗R2を介して、端子3に入力される。各々のアンプ（アンプ108A_k、アンプ108B_k）から信号（DC電圧）が出力され、差動アンプ108_kは、アナログ差動入力信号を出力する。

差動アンプ108_kは、２つの異なる参照電圧及び、信号IN＋及び信号IN−に基づき、ACカップリングされた２つの差動入力信号を、異なる電圧に設定することができる。従って、差動アンプ108_kのオフセット電圧（DC電圧）を任意に調整することができるため、オフセット誤差が補正されたアナログ差動入力信号を、アンプ108_kから出力することができる。

差動入力増幅回路101は、スイッチ群109及びスイッチ制御回路110を用いて、電圧生成抵抗回路107により生成される複数の参照電圧の値を制御することで、各々の差動アンプ108から出力されるアナログ差動入力信号を、所望の値に設定することができる。これより、差動入力増幅回路101からは、常にオフセット誤差が補正されたアナログ差動入力信号群を、出力することができる。

オフセット誤差が補正されたアナログ差動入力信号を、増幅回路102と、トラックホールド回路103と、比較器104と、エンコーダ105等で利用することで、ADコンバータ100の変換誤差を低減し、ADコンバータ100の変換精度を高めることができる。

また、オフセット誤差が補正されていないアナログ差動入力信号を出力させた後、該アナログ差動入力信号をキャンセルして、オフセット補償を行わなければならないという、従来のADコンバータに生じる変換精度の低下の問題を解消できる。

本実施の形態に係るADコンバータ100によれば、差動入力増幅回路101に含まれる各々の差動アンプに供給する２つの参照電圧の間に、オフセット電圧に対応した電圧差を生じさせることで、アナログ差動入力信号のオフセット誤差を補正することができる。即ち、ACカップリングされた２つの差動入力信号を、異なる電圧に設定することができるため、アナログ差動入力信号にオフセット誤差が生じても、該オフセット誤差を補正することができる。

また、本実施の形態に係るADコンバータ100によれば、差動入力増幅回路101から出力されるアナログ差動入力信号群を各回路において利用することで、変換精度の高い、ADコンバータ100を提供することができる。

（変形例）
図４は、本実施形態に係るADコンバータ200の構成の一例である。

図４に示す様に、ADコンバータ100に、レジスタ201、制御回路202を更に付加する構成としても良い。

レジスタ201は、ADコンバータ100に設定値を与える。具体的には、レジスタ201は、制御回路202より取得した制御信号に基づき、設定値を生成し、差動入力増幅回路101に含まれるスイッチ制御回路110に設定値を与える。スイッチ群109のオン、オフ制御は、該設定値に基づき、スイッチ制御回路110により行われる。

制御回路202は、ADコンバータ100の変換結果に基づき、制御信号を生成し、レジスタ201へ入力する。

レジスタ201の設定値は、ADコンバータ100を無信号で変換し、無信号時の変換結果に基づき、設定される。即ち、ADコンバータ100を無信号で変換した際に、差動入力増幅回路101から出力されるオフセット電圧（DC電圧）が、0Vとなる様に、レジスタ201の設定値は、設定される。

従って、差動入力増幅回路101は、該設定値に基づき、オフセット誤差をより正確に補正できる。

本実施の形態に係るADコンバータ200によれば、ADコンバータ100の外部に、レジスタ201及び制御回路202を更に付加することにより、ADコンバータ100を無信号で変換した際に生じるオフセット電圧を予め正確に把握し、アナログ差動入力信号のオフセット誤差を補正することができる。差動入力増幅回路101は、レジスタ201の設定値に基づき、より精度の高いスイッチ制御を行うことができるため、参照電圧の値をより細かく制御できる。より高精度なオフセット補償を行うことで、ADコンバータ200の変換精度をより高めることができる。

以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の実施形態の要旨の範囲内において、種々の変形、変更が可能である。

2 端子
4 端子
100、200 ADコンバータ
104 比較器
105 エンコーダ
107 電圧生成抵抗回路
108 差動アンプ
109 スイッチ
110 制御回路
201 レジスタ

特開平２−１９４３６５号公報

Claims

少なくとも２つ以上の電圧を生成する電圧生成抵抗回路と、
前記電圧生成抵抗回路の抵抗を分割する複数のスイッチと、
前記スイッチのオン、オフを制御するスイッチ制御回路と、
異なる２つの前記電圧に基づき、オフセット誤差を補正した差動信号を生成する差動アンプと、を有する
ことを特徴とするADコンバータ。
前記電圧生成抵抗回路は、直列の抵抗網である
ことを特徴とする、請求項１に記載のADコンバータ。
前記スイッチ制御回路に設定値を与えるレジスタを備え、
前記設定値は、前記差動アンプが無信号時に生成する前記差動信号に基づき設定される
ことを特徴とする、請求項１又は請求項２に記載のADコンバータ。
前記スイッチは、前記差動アンプの入力側の一方の端子に設けられている
ことを特徴とする、請求項１乃至請求項３のいずれか一項に記載のADコンバータ。
前記スイッチは、前記差動アンプの入力側の両方の端子に設けられている
ことを特徴とする、請求項１乃至請求項３のいずれか一項に記載のADコンバータ。
前記差動信号をデジタル信号に変換する比較器と、
前記デジタル信号をデジタルコードに変換するエンコーダを備える
ことを特徴とする、請求項１乃至請求項５のいずれか一項に記載のADコンバータ。