CN104122920A - 可配置片上低压差线性稳压器 - Google Patents

Abstract

本发明提供一种可配置片上低压差线性稳压器，包括：基准选择电路、与所述基准选择电路连接的前置稳压器以及与所述前置稳压器连接的主稳压器；其中，所述基准选择电路用于从多路输入基准电压中选择一路输入基准电压，输出给所述前置稳压器；所述前置稳压器用于对所述基准电压进行稳压和修调，并输出第一电压给所述主稳压器；所述主稳压器用于对所述第一电压进行稳压和修调，得到第二电压并输出。该稳压器通过基准选择电路选择片内或片外基准电压，通过前置稳压器和主稳压器稳定输出电压并利用其内部的多个修调点灵活修调输出电压，提高系统芯片的流片成功率，同时满足系统芯片的高性能要求。

Description

可配置片上低压差线性稳压器

技术领域

本发明涉及集成稳压器设计领域，特别涉及一种可配置片上低压差线性稳压器。

背景技术

稳压器广泛应与于各种各样的手持设备和便携设备。随着设备种类的多样化及功能的复杂化，对电源模块的功耗与稳定性提出越来越苛刻的要求，低压差线性稳压器因其具有转化率高、纹波抑制能力强、成本低、易集成等优势受到了不断研究。

低压差线性稳压器主要由基准产生电路、误差放大器、功率管和反馈网络四部分构成。基准产生电路产生一个与温度和电源电压无关的参考电压，输入误差放大器同相输入端，误差放大器输出接功率管栅极，功率管输出端（也即稳压器输出端）接反馈网络，反馈网络一般由电阻构成，反馈网络输出接误差放大器反相输出端，形成负反馈，从而保证整个稳压器输出电压的稳定。

传统的低压差线性稳压器主要重视稳压器对负载动态变化的瞬态响应速度及环路稳定性，而没有考虑稳压器因工艺失配而引起的失调甚至失效问题。对于模数转换器（ADC）或片上系统芯片（SoC）等芯片，稳压器只是其中一个很小的模块，但稳压器输出电压的精度直接影响到系统的性能。如果稳压器输出误差太大，将有可能导致整个芯片不能正常工作，给企业或单位造成重大损失。另外，传统稳压器在片内基准电压产生电路失效的情况下将会瘫痪，使稳压器的成品率限制在基准成品率之下。

发明内容

本发明的目的在于提供一种可配置片上低压差线性稳压器，解决了在片内基准电压产生电路失效的情况下引起的芯片瘫痪的问题，提高系统芯片的流片成功率。

为了解决上述问题，本发明实施例提供一种可配置片上低压差线性稳压器，包括：基准选择电路、与所述基准选择电路连接的前置稳压器以及与所述前置稳压器连接的主稳压器；其中，

所述基准选择电路用于从多路输入基准电压中选择一路输入基准电压，输出给所述前置稳压器；

所述前置稳压器用于对所述基准电压进行稳压和修调，并输出第一电压给所述主稳压器；

所述主稳压器用于对所述第一电压进行稳压和修调，得到第二电压并输出。

其中，所述基准选择电路包括：

用于产生参考电压的参考电压产生电路；

分别与所述参考电压产生电路和一外部输入基准电压连接，用于将所述参考电压与所述外部输入基准电压进行比较，并输出控制信号的比较器；

分别与所述比较器、一外部输入基准电压和一内部输入基准电压连接，用于根据所述比较器输出的控制信号选择内部输入基准电压或外部输入基准电压并输出给所述前置稳压器的选择器。

进一步的，所述参考电压产生电路包括：第一电阻R1、第二电阻R2和第一MOS管M11；其中，

所述第一电阻R1和第二电阻R2串联后连接所述第一MOS管M11的漏极，所述第一MOS管M11的源极接地，所述第一MOS管M11的栅极接第一使能控制信号EN，所述第一电阻R1和所述第二电阻R2的连接处输出所述参考电压COMP_REF。

进一步的，所述比较器包括：第二MOS管M12、第三MOS管M13、第四MOS管M14、第五MOS管M15、第六MOS管M16、第七MOS管M17、第八MOS管M18、第九MOS管M19、第十MOS管M110、第十一MOS管M111、第十二MOS管M112和第十三MOS管M113；其中，

所述参考电压COMP_REF接所述第四MOS管M14的栅极，外部基准电压EX_VREF接所述第五MOS管M15的栅极，所述第四MOS管M14和所述第五MOS管M15的漏极接由所述第二MOS管M12和所述第三MOS管M13构成的电流镜负载，所述第四MOS管M14和所述第五MOS管M15的源极连接后与所述第六MOS管M16的漏极连接，所述第六MOS管M16的源极接地，所述第三MOS管M13和所述第五MOS管M15的漏极连接并输出第一级比较电压；

所述第一级比较电压接所述第十MOS管M110的栅极，所述第十MOS管M110的漏极与所述第十一MOS管M111的漏极连接，并输出给所述第十二MOS管M112和所述第十三MOS管M113的栅极，所述第十二MOS管M112和所述第十三MOS管M113的漏极相连输出第一控制信号OUT_P，第一控制信号OUT_P连接一反相器输出第二控制信号OUT_N；

其中，所述第九MOS管M19的栅极与漏极短接后一方面接所述第十一MOS管M111及所述第六MOS管M16的栅极，另一方面接所述第八MOS管M18漏极，所述第八MOS管M18的栅极接第二使能控制信号EN_N，所述第八MOS管M18的源极接所述第七MOS管M17的栅极和漏极。

其中，所述反相器包括第十四MOS管M114和第十五MOS管M115；其中，

所述第十四MOS管M114的栅极和第十五MOS管M115的栅极连接并接入所述第一控制信号OUT_P，所述第十四MOS管M114的源极接一高电平，所述第十五MOS管M115的源极接地，所述第十四MOS管M114的漏极和第十五MOS管M115的漏极连接并输出第二控制信号OUT_N。

其中，所述前置稳压器包括第一误差放大器AMP21、第二十一MOS管M21、第二十二MOS管M22、第二十三MOS管M23、第二十四MOS管M24、第二十五MOS管M25、第二十六MOS管M26、第二十七MOS管M27、第二十八MOS管M28、第二十九MOS管M29、第一电容C0、第三电阻R0、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16和第十七电阻R17；其中，

所述基准选择电路的输出端VREF_IN接所述第一误差放大器AMP21的反相输入端，所述第一误差放大器AMP21的输出一方面接所述第二十一MOS管M21的栅极，另一方面串联所述第三电阻R0和所述第一电容C0后连接所述第二十一MOS管M21的漏极，所述第二十一MOS管M21的源极接一高电平；

所述第二十一MOS管M21的漏极一方面接由所述第十五电阻R15、所述第十六电阻R16和所述第十七电阻R17串联的反馈网络，另一方面接电阻梯负载，所述电阻梯负载由所述第五电阻R5、所述第六电阻R6、所述第七电阻R7、所述第八电阻R8、所述第九电阻R9、所述第十电阻R10、所述第十一电阻R11、所述第十二电阻R12、所述第十三电阻R13、所述第十四电阻R14串联形成，所述第十六电阻R16和所述第十七电阻R17的连接点与第一误差放大器AMP21的同相输入端连接；所述第四电阻R4一端与所述第五电阻R5和所述第六电阻R6的连接点连接，另一端与所述第十三电阻R13和所述第十四电阻R14的连接点连接，所述第一控制信号OUT_P接所述第二十二MOS管M22的栅极，所述第二十二MOS管M22的源漏极分别与所述第十六电阻R16的两端连接；

所述第六电阻R6和所述第七电阻R7的连接点接所述第二十三MOS管M23的源极，所述第七电阻R7和所述第八电阻R8的连接点接所述第二十四MOS管M24的源极，所述第八电阻R8和所述第九电阻R9的连接点接所述第二十五MOS管M25的源极，所述第九电阻R9和所述第十电阻R10的连接点接所述第二十六MOS管M26的源极，所述第十电阻R10和所述第十一电阻R11的连接点接所述第二十七MOS管M27的源极，所述第十一电阻R11和所述第十二电阻R12的连接点接所述第二十八MOS管M28的源极，所述第十二电阻R12和所述第十三电阻R13的连接点接所述第二十九MOS管M29的源极，所述第二十三MOS管M23、所述第二十四MOS管M24、所述第二十五MOS管M25、所述第二十六MOS管M26、所述第二十七MOS管M27、所述第二十八MOS管M28和所述第二十九MOS管M29的栅极分别接不同的控制信号，且其漏极均连接所述第一电压PRELDO_OUT。

其中，所述主稳压器包括第二误差放大器AMP31、第三十一MOS管M31、第三十八MOS管M31’、第二电容C1、第三十二MOS管M32、第三十三MOS管M33、第三十四MOS管M34、第三十五MOS管M35、第三十六MOS管M36、第三十七MOS管M37、第一负载RL、第二负载RL’、第二十一电阻R21、第二十二电阻R22、第二十三电阻R23、第二十四电阻R24、第二十五电阻R25、第二十六电阻R21’、第二十七电阻R22’、第二十八电阻R23’、第二十九电阻R24’和第三十电阻R25’；其中，

所述第一电压PRELDO_OUT接所述第二误差放大器AMP31的同相输入端，所述第二误差放大器AMP31的输出端一方面接所述第三十八MOS管M31’和所述第三十一MOS管M31的栅极，另一方面串联所述第二电容C1后接地，所述第三十八MOS管M31’的源极串联所述第二十六电阻R21’和所述第二十七电阻R22’后接地，所述第二误差放大器AMP31的反相输入端接所述第二十六电阻R21’和第二十七电阻R22’的连接点，所述第三十八MOS管M31’的源极还分别与所述第二负载RL’、所述第二十八电阻R23’、所述第二十九电阻R24’及所述第三十电阻R25’的一端连接，所述第二负载RL’的另一端接地，所述第二十八电阻R23’的另一端接所述第三十二MOS管M32的漏极，所述第三十二MOS管M32的源极接地，所述第二十九电阻R24’的另一端接所述第三十三MOS管M33的漏极，所述第三十三MOS管M33的源极接地，所述第三十电阻R25’的另一端接所述第三十四MOS管M34的漏极，所述第三十四MOS管（M34）的源极接地；

所述第三十八MOS管M31’和所述第三十一MOS管M31的漏极均接高电平，所述第三十一MOS管M31的源极一方面与所述第二十一电阻R21和所述第二十二电阻R22串联后接地，另一方面与所述第一负载RL连接后接地，所述第三十一MOS管M31的源极还分别与所述第二十三电阻R23、所述第二十四电阻R24及所述第二十五电阻R25的一端连接，所述第二十三电阻R23的另一端接所述第三十五MOS管M35的漏极，所述第三十五MOS管M35的源极接地，所述第二十四电阻R24的另一端接所述第三十六MOS管M36的漏极，所述第三十六MOS管M36的源极接地，所述第二十五电阻R25的另一端接所述第三十七MOS管M37的漏极，所述第三十七MOS管M37的源极接地；

所述第三十二MOS管M32和所述第三十五MOS管M35的栅极接第三控制信号CTRL0，所述第三十三MOS管M33和所述第三十六MOS管M36的栅极接第四控制信号CTRL1，所述第三十四MOS管M34和所述第三十七MOS管M37的栅极接第五控制信号CTRL2，所述第三十一MOS管M31的源极输出所述第二电压LDO_OUT。

优选的，所述第二十三电阻R23、所述第二十四电阻R24和所述第二十五电阻R25的阻值成比例递增，所述第二十三电阻R23的阻值为所述第一负载RL的两倍；

所述第三十八MOS管M31’由所述第三十一MOS管M31等比例缩小得到，所述第二十六电阻R21’、所述第二十七电阻R22’和所述第二负载RL’分别由所述第二十一电阻R21、所述第二十二电阻R22和所述第一负载RL等比例放大得到，且放大倍数与所述第三十八MOS管M31’的缩放系数相等；所述第二十八电阻R23’、所述第二十九电阻R24’和所述第三十电阻R25’分别由所述第二十三电阻R23、所述第二十四电阻R24和所述第二十五电阻R25等比例放大得到，且放大倍数大于所述第二十六电阻R21’的放大倍数。

其中，上述可配置片上低压差线性稳压器，还包括：

与所述主稳压器连接的电荷泵，所述电荷泵用于使所述主稳压器实现低压差输出。

本发明的上述技术方案至少具有如下有益效果：

本发明实施例的可配置片上低压差线性稳压器中，通过基准选择电路选择片内或片外基准电压，通过前置稳压器和主稳压器稳定输出电压并利用其内部的多个修调点灵活修调输出电压，提高系统芯片的流片成功率，同时满足系统芯片的高性能要求。

附图说明

图1表示本发明实施例的可配置片上低压差线性稳压器的结构框图；

图2表示本发明实施例的参考电平产生电路的具体电路图；

图3表示本发明实施例的比较器的具体电路图；

图4表示本发明实施例的前置稳压器的具体电路图；

图5表示本发明实施例的主稳压器的具体电路图。

具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

本发明针对现有技术中的稳压器因工艺失配引起的失调甚至失效的问题，提供一种可配置片上低压差线性稳压器，通过基准选择电路选择片内或片外基准电压，通过前置稳压器和主稳压器稳定输出电压并利用其内部的多个修调点灵活修调输出电压，提高系统芯片的流片成功率，同时满足系统芯片的高性能要求。

如图1所示，本发明实施例提供一种可配置片上低压差线性稳压器，包括：基准选择电路10、与所述基准选择电路10连接的前置稳压器11以及与所述前置稳压器11连接的主稳压器12；其中，

所述基准选择电路10用于从多路输入基准电压中选择一路输入基准电压，输出给所述前置稳压器11；

所述前置稳压器11用于对所述基准电压进行稳压和修调，并输出第一电压给所述主稳压器12；

所述主稳压器12用于对所述第一电压进行稳压和修调，得到第二电压并输出。

本发明上述实施例中，在基准选择电路10中，比较器通过比较外部基准电压与参考电平，产生多路选择器控制信号，将外部或内部基准电压接入前置稳压器11；同时产生的控制信号也是前置稳压器11中反馈网络的修调控制信号。该稳压器通过基准选择电路10选择片内或片外基准，通过前置稳压器11和主稳压器12稳定输出电压并利用其内部的多个修调点灵活修调输出电压，避免在片内基准电压产生电路失效的情况下导致系统瘫痪的问题，提高系统芯片的流片成功率，同时满足系统芯片的高性能要求。

本发明的上述实施例中，所述基准选择电路10包括：

用于产生参考电压的参考电压产生电路101；

分别与所述参考电压产生电路101和一外部输入基准电压连接，用于将所述参考电压与所述外部输入基准电压进行比较，并输出控制信号的比较器102；

分别与所述比较器102、一外部输入基准电压和一内部输入基准电压连接，用于根据所述比较器102输出的控制信号选择内部输入基准电压或外部输入基准电压并输出给所述前置稳压器11的选择器103。

进一步的，如图2所示，所述参考电压产生电路101包括：第一电阻R1、第二电阻R2和第一MOS管M11；其中，

所述第一电阻R1和第二电阻R2串联后连接所述第一MOS管M11的漏极，所述第一MOS管M11的源极接地，所述第一MOS管M11的栅极接第一使能控制信号EN，所述第一电阻R1和所述第二电阻R2的连接处输出所述参考电压COMP_REF。

进一步的，如图3所示，所述比较器102包括：第二MOS管M12、第三MOS管M13、第四MOS管M14、第五MOS管M15、第六MOS管M16、第七MOS管M17、第八MOS管M18、第九MOS管M19、第十MOS管M110、第十一MOS管M111、第十二MOS管M112和第十三MOS管M113；其中，

所述参考电压COMP_REF接所述第四MOS管M14的栅极，外部基准电压EX_VREF接所述第五MOS管M15的栅极，所述第四MOS管M14和所述第五MOS管M15的漏极接由所述第二MOS管M12和所述第三MOS管M13构成的电流镜负载，所述第四MOS管M14和所述第五MOS管M15的源极连接后与所述第六MOS管M16的漏极连接，所述第六MOS管M16的源极接地，所述第三MOS管M13和所述第五MOS管M15的漏极连接并输出第一级比较电压；

所述第一级比较电压接所述第十MOS管M110的栅极，所述第十MOS管M110的漏极与所述第十一MOS管M111的漏极连接，并输出给所述第十二MOS管M112和所述第十三MOS管M113的栅极，所述第十二MOS管M112和所述第十三MOS管M113的漏极相连输出第一控制信号OUT_P，第一控制信号OUT_P连接一反相器输出第二控制信号OUT_N；

其中，所述第九MOS管M19的栅极与漏极短接后一方面接所述第十一MOS管M111及所述第六MOS管M16的栅极，另一方面接所述第八MOS管M18漏极，所述第八MOS管M18的栅极接第二使能控制信号EN_N，所述第八MOS管M18的源极接所述第七MOS管M17的栅极和漏极。

其中，所述反相器包括第十四MOS管M114和第十五MOS管M115；其中，

所述第十四MOS管M114的栅极和第十五MOS管M115的栅极连接并接入所述第一控制信号OUT_P，所述第十四MOS管M114的源极接一高电平，所述第十五MOS管M115的源极接地，所述第十四MOS管M114的漏极和第十五MOS管M115的漏极连接并输出第二控制信号OUT_N。

本发明上述实施例中，第一控制信号OUT_P、第二控制信号OUT_N控制二选一多路选择器103，将内部或外部基准电压接入前置稳压器11；外部基准产生的基准选通信号OUT_P（即第一控制信号），还可作为晶体管M22的控制信号，调整前置稳压器11反馈节点电压，使反馈电压与外部基准电压相匹配。其中，第一使能控制信号EN为使能信号，在空闲状态下使基准选择电路10停止工作节省功耗。

其中，EX_VREF为外部基准电压，小于参考电压COMP_REF，比较器102输出的基准选择控制信号OUT_P为低电平，则OUT_N为高电平，将外部基准电压EX_VREF接入前置稳压器11；当使用内部基准电压时，将外部基准电压EX_VREF置1，大于参考电压COMP_REF，比较器102输出的基准选择控制信号OUT_P为高电平，OUT_N为低电平，则将内部基准电压COMP_REF接入前置稳压器11。

本发明的上述实施例中，如图4所示，所述前置稳压器11包括第一误差放大器AMP21、第二十一MOS管M21、第二十二MOS管M22、第二十三MOS管M23、第二十四MOS管M24、第二十五MOS管M25、第二十六MOS管M26、第二十七MOS管M27、第二十八MOS管M28、第二十九MOS管M29、第一电容C0、第三电阻R0、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16和第十七电阻R17；其中，

所述基准选择电路的输出端VREF_IN接所述第一误差放大器AMP21的反相输入端，所述第一误差放大器AMP21的输出一方面接所述第二十一MOS管M21的栅极，另一方面串联所述第三电阻R0和所述第一电容C0后连接所述第二十一MOS管M21的漏极，所述第二十一MOS管M21的源极接一高电平；

所述第二十一MOS管M21的漏极一方面接由所述第十五电阻R15、所述第十六电阻R16和所述第十七电阻R17串联的反馈网络，另一方面接电阻梯负载，所述电阻梯负载由所述第五电阻R5、所述第六电阻R6、所述第七电阻R7、所述第八电阻R8、所述第九电阻R9、所述第十电阻R10、所述第十一电阻R11、所述第十二电阻R12、所述第十三电阻R13、所述第十四电阻R14串联形成，所述第十六电阻R16和所述第十七电阻R17的连接点与第一误差放大器AMP21的同相输入端连接；所述第四电阻R4一端与所述第五电阻R5和所述第六电阻R6的连接点连接，另一端与所述第十三电阻R13和所述第十四电阻R14的连接点连接，所述第一控制信号OUT_P接所述第二十二MOS管M22的栅极，所述第二十二MOS管M22的源漏极分别与所述第十六电阻R16的两端连接；

所述第六电阻R6和所述第七电阻R7的连接点接所述第二十三MOS管M23的源极，所述第七电阻R7和所述第八电阻R8的连接点接所述第二十四MOS管M24的源极，所述第八电阻R8和所述第九电阻R9的连接点接所述第二十五MOS管M25的源极，所述第九电阻R9和所述第十电阻R10的连接点接所述第二十六MOS管M26的源极，所述第十电阻R10和所述第十一电阻R11的连接点接所述第二十七MOS管M27的源极，所述第十一电阻R11和所述第十二电阻R12的连接点接所述第二十八MOS管M28的源极，所述第十二电阻R12和所述第十三电阻R13的连接点接所述第二十九MOS管M29的源极，所述第二十三MOS管M23、所述第二十四MOS管M24、所述第二十五MOS管M25、所述第二十六MOS管M26、所述第二十七MOS管M27、所述第二十八MOS管M28和所述第二十九MOS管M29的栅极分别接不同的控制信号，且其漏极均连接所述第一电压PRELDO_OUT。

本发明上述实施例中，前置稳压器11的负载为电阻梯，电阻可是任意与CMOS工艺兼容的电阻。前置稳压器11的输出位于电阻梯的选通节点处，电阻梯可在第二十一晶体管M21漏极电压变化的情况下保证第二级输入基准稳定。在前置稳压器11中采用电阻梯引入修调点，可保证修调不破坏稳压器环路稳定性。第一误差放大器AMP21、第二十一晶体管M21、电阻R15、电阻R16、电阻R17构成负反馈环路，当晶体管M21漏极电压偏高时，误差放大器AMP21同相端电压升高，晶体管M21栅极电压升高从而使晶体管M21漏极电压降低。其中，电阻R0、电容C0为零极点补偿电路，消除内部极点使负反馈环路稳定。由于内部基准略低于外部基准，电阻R16用于使晶体管M21管漏极电压在输入接不同参考电平时保持相对稳定。晶体管M22的控制信号为基准选择电路10中比较器102的输出的第一控制信号OUT_P，也即多路选择器103的控制信号。较佳的R6～R13的阻值相等且远小于R5和R14，R4阻值为8倍的R6，与R6～R13组成的电阻串并联使阻值进一步降低，这样使得各个输出节点间的电压只是略微不同。通过控制信号CTRL0～CTRL6选通不同MOS管将最合适的电阻梯节点电压作为前置稳压器输出。控制信号CTRL0～CTRL6在任何时刻有且只有一个为高电平；进一步的，CTRL0～CTRL6的导通与否不会影响稳压器的输出负载，从而保证在修调稳压器输出时不会影响稳压器整体的稳定性。

本发明的上述实施例中，如图5所示，所述主稳压器12包括第二误差放大器AMP31、第三十一MOS管M31、第三十八MOS管M31’、第二电容C1、第三十二MOS管M32、第三十三MOS管M33、第三十四MOS管M34、第三十五MOS管M35、第三十六MOS管M36、第三十七MOS管M37、第一负载RL、第二负载RL’、第二十一电阻R21、第二十二电阻R22、第二十三电阻R23、第二十四电阻R24、第二十五电阻R25、第二十六电阻R21’、第二十七电阻R22’、第二十八电阻R23’、第二十九电阻R24’和第三十电阻R25’；其中，

所述第一电压PRELDO_OUT接所述第二误差放大器AMP31的同相输入端，所述第二误差放大器AMP31的输出端一方面接所述第三十八MOS管M31’和所述第三十一MOS管M31的栅极，另一方面串联所述第二电容C1后接地，所述第三十八MOS管M31’的源极串联所述第二十六电阻R21’和所述第二十七电阻R22’后接地，所述第二误差放大器AMP31的反相输入端接所述第二十六电阻R21’和第二十七电阻R22’的连接点，所述第三十八MOS管M31’的源极还分别与所述第二负载RL’、所述第二十八电阻R23’、所述第二十九电阻R24’及所述第三十电阻R25’的一端连接，所述第二负载RL’的另一端接地，所述第二十八电阻R23’的另一端接所述第三十二MOS管M32的漏极，所述第三十二MOS管M32的源极接地，所述第二十九电阻R24’的另一端接所述第三十三MOS管M33的漏极，所述第三十三MOS管M33的源极接地，所述第三十电阻R25’的另一端接所述第三十四MOS管M34的漏极，所述第三十四MOS管（M34）的源极接地；

所述第三十八MOS管M31’和所述第三十一MOS管M31的漏极均接高电平，所述第三十一MOS管M31的源极一方面与所述第二十一电阻R21和所述第二十二电阻R22串联后接地，另一方面与所述第一负载RL连接后接地，所述第三十一MOS管M31的源极还分别与所述第二十三电阻R23、所述第二十四电阻R24及所述第二十五电阻R25的一端连接，所述第二十三电阻R23的另一端接所述第三十五MOS管M35的漏极，所述第三十五MOS管M35的源极接地，所述第二十四电阻R24的另一端接所述第三十六MOS管M36的漏极，所述第三十六MOS管M36的源极接地，所述第二十五电阻R25的另一端接所述第三十七MOS管M37的漏极，所述第三十七MOS管M37的源极接地；

所述第三十二MOS管M32和所述第三十五MOS管M35的栅极接第三控制信号CTRL0，所述第三十三MOS管M33和所述第三十六MOS管M36的栅极接第四控制信号CTRL1，所述第三十四MOS管M34和所述第三十七MOS管M37的栅极接第五控制信号CTRL2，所述第三十一MOS管M31的源极输出所述第二电压LDO_OUT。

优选的，所述第二十三电阻R23、所述第二十四电阻R24和所述第二十五电阻R25的阻值成比例递增，所述第二十三电阻R23的阻值为所述第一负载RL的两倍；

所述第三十八MOS管M31’由所述第三十一MOS管M31等比例缩小得到，所述第二十六电阻R21’、所述第二十七电阻R22’和所述第二负载RL’分别由所述第二十一电阻R21、所述第二十二电阻R22和所述第一负载RL等比例放大得到，且放大倍数与所述第三十八MOS管M31’的缩放系数相等；所述第二十八电阻R23’、所述第二十九电阻R24’和所述第三十电阻R25’分别由所述第二十三电阻R23、所述第二十四电阻R24和所述第二十五电阻R25等比例放大得到，且放大倍数大于所述第二十六电阻R21’的放大倍数。

本发明上述实施例中，主稳压器12的功率管M31独立于主稳压器12的负反馈环路之外，使M31管的源极电压（即主稳压器12的输出电压）可调。M31’管为M31管的等比例复制，M31’管处于反馈环路中，源端电压稳定，从而保障M31管源端电压的稳定。主稳压器负载端采用等比例电阻引入修调点，电阻可是任意与CMOS工艺兼容的电阻；采用等比例的电阻并联可实现在输出电压最优范围内调节。

主稳压器12由误差放大器AMP31、功率管M31’、电阻R21’、电阻R22’构成负反馈网络。当功率管M31’栅极电压升高时，误差放大器AMP31反相输入端电压升高，从而使M31’栅极电压降低。C1为一大电容稳定误差放大器输出。M31’管为M31管等比例缩小的复制品，且Ri’为Ri等比例放大的复制品，其中电阻R21’、电阻R22’、负载RL’的放大倍数与MOS管M31’的缩放系数相同，电阻R23’、电阻R24’、电阻R25’的放大倍数稍大，例如，电阻R21’的放大倍数为5时，电阻R23’的放大倍数可取10。电阻R23、电阻R24、电阻R25的阻值成比例，本发明的具体实施例中按2倍关系递增，且电阻R23的阻值为2倍的负载RL的阻值，保证在电阻R23’和电阻R23、电阻R24’和电阻R24或电阻R25’和电阻R25接入时可微调该主稳压器12的输出。

具体微调过程为：假设CTRL0为高电平CTRL1和CTRL2为低电平，则电阻R23’和电阻R23接入，功率管M31’的负载电阻变小，电流变大，稳压器反馈网络保证功率管M31’源极电压不变，导致功率管M31’栅极电压增大，功率管M31栅极电压增大，然而由于电阻R23的接入使流过M31的电流增大，M31管的过驱电压增大，栅源电压增大，又因R23’/R23大于M31/M31’，即栅源电压增大的幅度大于栅极电压增大的幅度，所以最终会使稳压器输出减小。

本发明的上述实施例中，如图1所示，上述可配置片上低压差线性稳压器，还包括：

与所述主稳压器12连接的电荷泵13，所述电荷泵13用于使所述主稳压器12实现低压差输出。

本发明实施例中，电荷泵输出电压高于电源电压；电荷泵输出接主稳压器的误差放大器，误差放大器输出电压较高，从而使主稳压器在采用NMOS作功率管时依然能够实现低压差。

本发明实施例采用两级稳压器级联，并在其中分别引入两种不同修调方式，可灵活修调稳压器输出电压。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种可配置片上低压差线性稳压器，其特征在于，包括：基准选择电路、与所述基准选择电路连接的前置稳压器以及与所述前置稳压器连接的主稳压器；其中，

所述基准选择电路用于从多路输入基准电压中选择一路输入基准电压，输出给所述前置稳压器；

所述前置稳压器用于对所述基准电压进行稳压和修调，并输出第一电压给所述主稳压器；

所述主稳压器用于对所述第一电压进行稳压和修调，得到第二电压并输出。

2.根据权利要求1所述的可配置片上低压差线性稳压器，其特征在于，所述基准选择电路包括：

用于产生参考电压的参考电压产生电路；

分别与所述参考电压产生电路和一外部输入基准电压连接，用于将所述参考电压与所述外部输入基准电压进行比较，并输出控制信号的比较器；

分别与所述比较器、一外部输入基准电压和一内部输入基准电压连接，用于根据所述比较器输出的控制信号选择内部输入基准电压或外部输入基准电压并输出给所述前置稳压器的选择器。

3.根据权利要求2所述的可配置片上低压差线性稳压器，其特征在于，所述参考电压产生电路包括：第一电阻（R1）、第二电阻（R2）和第一MOS管（M11）；其中，

所述第一电阻（R1）和第二电阻（R2）串联后连接所述第一MOS管（M11）的漏极，所述第一MOS管（M11）的源极接地，所述第一MOS管（M11）的栅极接第一使能控制信号（EN），所述第一电阻（R1）和所述第二电阻（R2）的连接处输出所述参考电压（COMP_REF）。

4.根据权利要求2所述的可配置片上低压差线性稳压器，其特征在于，所述比较器包括：第二MOS管（M12）、第三MOS管（M13）、第四MOS管（M14）、第五MOS管（M15）、第六MOS管（M16）、第七MOS管（M17）、第八MOS管（M18）、第九MOS管（M19）、第十MOS管（M110）、第十一MOS管（M111）、第十二MOS管（M112）和第十三MOS管（M113）；其中，

所述参考电压（COMP_REF）接所述第四MOS管（M14）的栅极，外部基准电压（EX_VREF）接所述第五MOS管（M15）的栅极，所述第四MOS管（M14）和所述第五MOS管（M15）的漏极接由所述第二MOS管（M12）和所述第三MOS管（M13）构成的电流镜负载，所述第四MOS管（M14）和所述第五MOS管（M15）的源极连接后与所述第六MOS管（M16）的漏极连接，所述第六MOS管（M16）的源极接地，所述第三MOS管（M13）和所述第五MOS管（M15）的漏极连接并输出第一级比较电压；

所述第一级比较电压接所述第十MOS管（M110）的栅极，所述第十MOS管（M110）的漏极与所述第十一MOS管（M111）的漏极连接，并输出给所述第十二MOS管（M112）和所述第十三MOS管（M113）的栅极，所述第十二MOS管（M112）和所述第十三MOS管（M113）的漏极相连输出第一控制信号（OUT_P），第一控制信号（OUT_P）连接一反相器输出第二控制信号（OUT_N）；

其中，所述第九MOS管（M19）的栅极与漏极短接后一方面接所述第十一MOS管（M111）及所述第六MOS管（M16）的栅极，另一方面接所述第八MOS管（M18）漏极，所述第八MOS管（M18）的栅极接第二使能控制信号（EN_N），所述第八MOS管（M18）的源极接所述第七MOS管（M17）的栅极和漏极。

5.根据权利要求4所述的可配置片上低压差线性稳压器，其特征在于，所述反相器包括第十四MOS管（M114）和第十五MOS管（M115）；其中，

所述第十四MOS管（M114）的栅极和第十五MOS管（M115）的栅极连接并接入所述第一控制信号（OUT_P），所述第十四MOS管（M114）的源极接一高电平，所述第十五MOS管（M115）的源极接地，所述第十四MOS管（M114）的漏极和第十五MOS管（M115）的漏极连接并输出第二控制信号（OUT_N）。

6.根据权利要求4所述的可配置片上低压差线性稳压器，其特征在于，所述前置稳压器包括第一误差放大器（AMP21）、第二十一MOS管（M21）、第二十二MOS管（M22）、第二十三MOS管（M23）、第二十四MOS管（M24）、第二十五MOS管（M25）、第二十六MOS管（M26）、第二十七MOS管（M27）、第二十八MOS管（M28）、第二十九MOS管（M29）、第一电容（C0）、第三电阻（R0）、第四电阻（R4）、第五电阻（R5）、第六电阻（R6）、第七电阻（R7）、第八电阻（R8）、第九电阻（R9）、第十电阻（R10）、第十一电阻（R11）、第十二电阻（R12）、第十三电阻（R13）、第十四电阻（R14）、第十五电阻（R15）、第十六电阻（R16）和第十七电阻（R17）；其中，

所述基准选择电路的输出端（VREF_IN）接所述第一误差放大器（AMP21）的反相输入端，所述第一误差放大器（AMP21）的输出一方面接所述第二十一MOS管（M21）的栅极，另一方面串联所述第三电阻（R0）和所述第一电容（C0）后连接所述第二十一MOS管（M21）的漏极，所述第二十一MOS管（M21）的源极接一高电平；

所述第二十一MOS管（M21）的漏极一方面接由所述第十五电阻（R15）、所述第十六电阻（R16）和所述第十七电阻（R17）串联的反馈网络，另一方面接电阻梯负载，所述电阻梯负载由所述第五电阻（R5）、所述第六电阻（R6）、所述第七电阻（R7）、所述第八电阻（R8）、所述第九电阻（R9）、所述第十电阻（R10）、所述第十一电阻（R11）、所述第十二电阻（R12）、所述第十三电阻（R13）、所述第十四电阻（R14）串联形成，所述第十六电阻（R16）和所述第十七电阻（R17）的连接点与第一误差放大器（AMP21）的同相输入端连接；所述第四电阻（R4）一端与所述第五电阻（R5）和所述第六电阻（R6）的连接点连接，另一端与所述第十三电阻（R13）和所述第十四电阻（R14）的连接点连接，所述第一控制信号（OUT_P）接所述第二十二MOS管（M22）的栅极，所述第二十二MOS管（M22）的源漏极分别与所述第十六电阻（R16）的两端连接；

所述第六电阻（R6）和所述第七电阻（R7）的连接点接所述第二十三MOS管（M23）的源极，所述第七电阻（R7）和所述第八电阻（R8）的连接点接所述第二十四MOS管（M24）的源极，所述第八电阻（R8）和所述第九电阻（R9）的连接点接所述第二十五MOS管（M25）的源极，所述第九电阻（R9）和所述第十电阻（R10）的连接点接所述第二十六MOS管（M26）的源极，所述第十电阻（R10）和所述第十一电阻（R11）的连接点接所述第二十七MOS管（M27）的源极，所述第十一电阻（R11）和所述第十二电阻（R12）的连接点接所述第二十八MOS管（M28）的源极，所述第十二电阻（R12）和所述第十三电阻（R13）的连接点接所述第二十九MOS管（M29）的源极，所述第二十三MOS管（M23）、所述第二十四MOS管（M24）、所述第二十五MOS管（M25）、所述第二十六MOS管（M26）、所述第二十七MOS管（M27）、所述第二十八MOS管（M28）和所述第二十九MOS管（M29）的栅极分别接不同的控制信号，且其漏极均连接所述第一电压（PRELDO_OUT）。

7.根据权利要求1所述的可配置片上低压差线性稳压器，其特征在于，所述主稳压器包括第二误差放大器（AMP31）、第三十一MOS管（M31）、第三十八MOS管（M31’）、第二电容（C1）、第三十二MOS管（M32）、第三十三MOS管（M33）、第三十四MOS管（M34）、第三十五MOS管（M35）、第三十六MOS管（M36）、第三十七MOS管（M37）、第一负载（RL）、第二负载（RL’）、第二十一电阻（R21）、第二十二电阻（R22）、第二十三电阻（R23）、第二十四电阻（R24）、第二十五电阻（R25）、第二十六电阻（R21’）、第二十七电阻（R22’）、第二十八电阻（R23’）、第二十九电阻（R24’）和第三十电阻（R25’）；其中，

所述第一电压（PRELDO_OUT）接所述第二误差放大器（AMP31）的同相输入端，所述第二误差放大器（AMP31）的输出端一方面接所述第三十八MOS管（M31’）和所述第三十一MOS管（M31）的栅极，另一方面串联所述第二电容（C1）后接地，所述第三十八MOS管（M31’）的源极串联所述第二十六电阻（R21’）和所述第二十七电阻（R22’）后接地，所述第二误差放大器（AMP31）的反相输入端接所述第二十六电阻（R21’）和第二十七电阻（R22’）的连接点，所述第三十八MOS管（M31’）的源极还分别与所述第二负载（RL’）、所述第二十八电阻（R23’）、所述第二十九电阻（R24’）及所述第三十电阻（R25’）的一端连接，所述第二负载（RL’）的另一端接地，所述第二十八电阻（R23’）的另一端接所述第三十二MOS管（M32）的漏极，所述第三十二MOS管（M32）的源极接地，所述第二十九电阻（R24’）的另一端接所述第三十三MOS管（M33）的漏极，所述第三十三MOS管（M33）的源极接地，所述第三十电阻（R25’）的另一端接所述第三十四MOS管（M34）的漏极，所述第三十四MOS管（M34）的源极接地；

所述第三十八MOS管（M31’）和所述第三十一MOS管（M31）的漏极均接高电平，所述第三十一MOS管（M31）的源极一方面与所述第二十一电阻（R21）和所述第二十二电阻（R22）串联后接地，另一方面与所述第一负载（RL）连接后接地，所述第三十一MOS管（M31）的源极还分别与所述第二十三电阻（R23）、所述第二十四电阻（R24）及所述第二十五电阻（R25）的一端连接，所述第二十三电阻（R23）的另一端接所述第三十五MOS管（M35）的漏极，所述第三十五MOS管（M35）的源极接地，所述第二十四电阻（R24）的另一端接所述第三十六MOS管（M36）的漏极，所述第三十六MOS管（M36）的源极接地，所述第二十五电阻（R25）的另一端接所述第三十七MOS管（M37）的漏极，所述第三十七MOS管（M37）的源极接地；

所述第三十二MOS管（M32）和所述第三十五MOS管（M35）的栅极接第三控制信号（CTRL0），所述第三十三MOS管（M33）和所述第三十六MOS管（M36）的栅极接第四控制信号（CTRL1），所述第三十四MOS管（M34）和所述第三十七MOS管（M37）的栅极接第五控制信号（CTRL2），所述第三十一MOS管（M31）的源极输出所述第二电压（LDO_OUT）。

8.根据权利要求7所述的可配置片上低压差线性稳压器，其特征在于，所述第二十三电阻（R23）、所述第二十四电阻（R24）和所述第二十五电阻（R25）的阻值成比例递增，所述第二十三电阻（R23）的阻值为所述第一负载（RL）的两倍；

所述第三十八MOS管（M31’）由所述第三十一MOS管（M31）等比例缩小得到，所述第二十六电阻（R21’）、所述第二十七电阻（R22’）和所述第二负载（RL’）分别由所述第二十一电阻（R21）、所述第二十二电阻（R22）和所述第一负载（RL）等比例放大得到，且放大倍数与所述第三十八MOS管（M31’）的缩放系数相等；所述第二十八电阻（R23’）、所述第二十九电阻（R24’）和所述第三十电阻（R25’）分别由所述第二十三电阻（R23）、所述第二十四电阻（R24）和所述第二十五电阻（R25）等比例放大得到，且放大倍数大于所述第二十六电阻（R21’）的放大倍数。

9.根据权利要求1所述的可配置片上低压差线性稳压器，其特征在于，还包括：

与所述主稳压器连接的电荷泵，所述电荷泵用于使所述主稳压器实现低压差输出。