CN101813957A

CN101813957A - 电压调节器

Info

Publication number: CN101813957A
Application number: CN201010118220A
Authority: CN
Inventors: 中下贵雄
Original assignee: Seiko Instruments Inc
Current assignee: Ablic Inc
Priority date: 2009-02-23
Filing date: 2010-02-23
Publication date: 2010-08-25
Anticipated expiration: 2030-02-23
Also published as: TWI489239B; US8384370B2; JP5580608B2; CN101813957B; TW201042413A; KR20100096014A; US20100213909A1; KR101435238B1; JP2010218543A

Abstract

本发明提供电压调节器，其能够准确地设定最大输出电流以及短路输出电流。作为决定过电流保护电路的最大输出电流Im以及短路输出电流Is的电流值的电路，具有如下的电路：该电路不使用将电流转换为电压的电阻，而是使用镜像出与输出电流对应的电流的电流镜电路，从而用电流进行控制。因此，能够相对于输出电流Iout，准确地设定最大输出电流Im以及短路时输出电流Is。

Description

电压调节器

技术领域

本发明涉及具有过电流保护电路的电压调节器。

背景技术

对现有的电压调节器进行说明。图3是示出现有的电压调节器的图。

当输出电压Vout高于规定电压时，即，当分压电路91的分压电压Vfb高于基准电压Vref时，放大器92的输出信号(输出晶体管84的栅电压)变高，输出晶体管84向截止变化，输出电压Vout变低。而当输出电压Vout低于规定电压时，与上述相反，输出电压Vout变高。即，输出电压Vout恒定。

这里假设电压调节器的输出端子与接地端子发生短路。于是，输出电流Iout变大而成为最大输出电流Im。与该最大输出电流Im相应，流过与输出晶体管84以电流镜方式连接的检测晶体管83的电流变多，此时，PMOS晶体管82导通，电阻87上产生的电压变高，NMOS晶体管85导通，在电阻86上产生的电压变高，PMOS晶体管81导通，输出晶体管84的栅/源间电压变低，输出晶体管84向截止变化。由此，输出电流Iout不会变得比最大输出电流Im更大，而是被固定在最大输出电流Im，输出电压Vout变低。这里，仅仅利用电阻87上产生的电压而使得输出晶体管84的栅/源间电压变低，输出晶体管84向截止变化，输出电流Iout被固定在最大输出电流Im，因此，最大输出电流Im仅由电阻87的电阻值决定。

当由于输出电压Vout变低而使得PMOS晶体管82的栅/源间电压低于阈值电压的绝对值Vtp时，PMOS晶体管82截止。然后，不仅仅是电阻87，在电阻87及88双方上产生的电压均变高，NMOS晶体管85进一步导通，在电阻86上产生的电压进一步变高，PMOS晶体管81进一步导通，输出晶体管84的栅/源间电压进一步变低，输出晶体管84进一步截止。由此，输出电流Iout减少而成为短路时输出电流Is。然后，输出电压Vout变低而达到0伏。这里是利用电阻87及88双方产生的电压而使得输出晶体管84的栅/源间电压变低，输出晶体管84截止，输出电流Iout变为短路输出电流Is，所以短路时输出电流Is由电阻87及88双方的电阻值决定(例如参照专利文献1。)。

【专利文献1】日本特开2003-216252号公报(图5)

但是，在现有技术中，在希望相对于输出电流Iout准确地设定最大输出电流Im以及短路输出电流Is的情况下，由于最大输出电流Im以及短路时输出电流Is由电阻87及88双方的电阻值决定，因此需要电阻87及88双方的电阻值的微调工序。因此相应地，电压调节器的制造工序变得复杂。

发明内容

本发明鉴于上述课题而提供一种能够容易、准确地设定最大输出电流以及短路时输出电流的电压调节器。

本发明为了解决上述课题而提供一种具有过电流保护电路的电压调节器，该电压调节器的特征在于，作为决定过电流保护电路的最大输出电流Im以及短路时输出电流Is的电流值的电路，具有如下的电路：该电路使用镜像出与输出电流对应的电流的电流镜电路，从而用电流进行控制。

本发明的具有过电流保护电路的电压调节器通过设置镜像出与输出电流相应的电流的电流镜电路来决定最大输出电流Im以及短路时输出电流Is的电流值，因此，能够相对于输出电流，准确地设定最大输出电流Im以及短路时输出电流Is。

附图说明

图1是示出本发明的电压调节器的电路图。

图2是示出电压调节器的输出电压输出电流特性的图。

图3是示出现有的电压调节器的电路图。

图4是示出第二实施方式的电压调节器的电路图。

图5是示出第三实施方式的电压调节器的电路图。

图6是示出第四实施方式的电压调节器的电路图。

图7是示出第三实施方式的电压调节器的输出电压输出电流特性的图。

符号说明

10 检测电路

20、30 控制电路

40 输出晶体管

50 分压电路

60 放大器

403 偏置电流源

501 NL晶体管

具体实施方式

下面，参照附图来说明本发明的实施方式。

首先对电压调节器的结构进行说明。图1是示出本发明的电压调节器的电路图。

电压调节器具有检测电路10、控制电路20、控制电路30、输出晶体管40、分压电路50以及放大器60。

检测电路10具有检测晶体管11和NMOS晶体管12。控制电路20具有PMOS晶体管22、23和NMOS晶体管21。控制电路30具有PMOS晶体管32、33和NMOS晶体管31。

放大器60的非反相输入端子与分压电路50的输出端子连接，反相输入端子与基准电压输入端子连接，输出端子与检测电路10的输入端子、控制电路20的输出端子、控制电路30的输出端子以及输出晶体管40的栅极连接。输出晶体管40的源极以及背栅与电源端子连接，漏极与电压调节器的输出端子连接。分压电路50被设置在电压调节器的输出端子与接地端子之间。

检测晶体管11的栅极与放大器60的输出端子连接，源极以及背栅与电源端子连接。NMOS晶体管12的栅极与其漏极、NMOS晶体管21的栅极、NMOS晶体管31的栅极以及检测晶体管11的漏极连接，源极以及背栅与接地端子连接。PMOS晶体管22的栅极与其漏极、PMOS晶体管23的栅极以及NMOS晶体管21的漏极连接，源极以及背栅与电源端子连接。PMOS晶体管23的源极以及背栅与电源端子连接，漏极与放大60的输出端子连接。NMOS晶体管21的源极以及背栅与接地端子连接。PMOS晶体管32的栅极与其漏极、PMOS晶体管33的栅极以及NMOS晶体管31的漏极连接，源极以及背栅与电源端子连接。PMOS晶体管33的源极以及背栅与电源端子连接，漏极与放大器60的输出端子连接。NMOS晶体管31的源极以及背栅与电压调节器的输出端子连接。

PMOS晶体管22与PMOS晶体管23以电流镜方式连接。PMOS晶体管32与PMOS晶体管33以电流镜方式连接。输出晶体管40与检测晶体管11以电流镜方式连接。NMOS晶体管12、NMOS晶体管21以及NMOS晶体管31以电流镜方式连接，其中，在NMOS晶体管12中流有流过检测晶体管11的电流。

分压电路50对输出电压Vout进行分压，并输出分压电压Vfb。放大器60对基准电压Vref与分压电压Vfb进行比较，对输出晶体管40的栅电压进行控制，以使输出电压Vout恒定。输出晶体管40根据放大器60的输出信号以及电源电压VDD而输出输出电压Vout。检测电路10通过检测晶体管11来检测输出晶体管40的输出电流Iout。当输出电流Iout达到最大输出电流Im时，控制电路20以这样的方式工作：根据流过NMOS晶体管21的电流而使输出晶体管40向截止变化。当输出电流Iout达到最大输出电流Im且输出电压Vout变为规定电压Va以下时，控制电路30以如下方式工作，即：根据流过NMOS晶体管31的电流而使输出晶体管40进一步截止，以使输出电流Iout变为短路时输出电流Is。

接着，对电压调节器的动作进行说明。图2是示出电压调节器的输出电压输出电流特性的图。

当输出电压Vout高于规定电压时，分压电压Vfb高于基准电压Vref，放大器60的输出信号(输出晶体管40的栅电压)变高，输出晶体管40向截止变化，输出电压Vout变低。而当输出电压Vout低于规定电压时，进行与上述相反的动作，输出电压Vout变高。即，输出电压Vout恒定。

这里，当电压调节器的输出端子与接地端子短接时，输出电流Iout增加。当输出电流Iout达到最大输出电流Im时，与最大输出电流Im相应地，流过与输出晶体管40以电流镜方式连接的检测晶体管11的电流增多，流过NMOS晶体管12的电流也增多。流过与NMOS晶体管12以电流镜方式连接的NMOS晶体管21的电流也增多，流过PMOS晶体管22的电流也增多。与PMOS晶体管22以电流镜方式连接的PMOS晶体管23的导通电阻变低，输出晶体管40的栅/源间电压变低，输出晶体管40向截止变化。由此，流过的输出电流Iout不会比最大输出电流Im更大，输出电压Vout变低。这里，由于流过NMOS晶体管21的电流的作用，输出晶体管40的栅/源间电压变低，输出晶体管40向截止变化，输出电流Iout被固定为最大输出电流Im，因此，最大输出电流Im是由流过NMOS晶体管21的电流决定的。

输出电压Vout变低，并且变为规定电压Va以下。于是，NMOS晶体管31的栅/源间电压变为阈值电压Vtn以上，NMOS晶体管31导通。于是，流过PMOS晶体管32的电流增多，与PMOS晶体管32以电流镜方式连接的PMOS晶体管33的导通电阻变低，输出晶体管40的栅/源间电压进一步变低，输出晶体管40进一步截止。由此，输出电流Iout减少而变为短路时输出电流Is。该短路时输出电流Is由流过NMOS晶体管31的电流决定。然后，输出电压Vout变低而成为0伏。这里，由于流过NMOS晶体管31的电流的作用，输出晶体管40的栅/源间电压变低，输出晶体管40向截止变化，输出电流Iout变为短路时输出电流Is，因此，短路时输出电流Is是由流过NMOS晶体管31的电流决定的。

这样，由于输出晶体管40与检测晶体管11以电流镜方式连接，而且在其中流有流过检测晶体管11的电流的NMOS晶体管12、NMOS晶体管21以及NMOS晶体管31以电流镜方式连接，因此，即使消除了电阻的电阻值微调工序等，也能够根据它们的电流镜比，相对于流过输出晶体管40的输出电流Iout，准确地设定流过NMOS晶体管21以及NMOS晶体管31的电流。即，由于最大输出电流Im以及短路时输出电流Is分别由流过NMOS晶体管21以及NMOS晶体管31的电流决定，因此，能够相对于输出电流Iout，准确地设定最大输出电流Im以及短路时输出电流Is。

另外，由于在控制电路20以及控制电路30中未设置电阻，因此不需要电阻的电阻值的微调工序。因此，也就不需要该微调工序中使用的熔断器，从而电压调节器的面积变小。

此外，虽未图示，但也可以变更为如下这样的电路：PMOS晶体管22和PMOS晶体管23不采用电流镜连接的方式，而是对PMOS晶体管22的栅极施加使其工作在线性区的电压。PMOS晶体管32和PMOS晶体管33也是同样。

另外，在图1中，NMOS晶体管31的背栅是与电压调节器的输出端子连接，不过，未作图示，NMOS晶体管31的背栅也可以与接地端子连接。这样，NMOS晶体管31不容易导通，与此对应，图2的波形需要略作调整。

<第二实施方式>

图4是第二实施方式的电压调节器的电路图。

与图1的不同点在于，删除了PMOS晶体管22而追加了PMOS晶体管401、402和偏置电流源403。作为连接方式，偏置电流源403的一端与接地端子连接，另一端与PMOS晶体管401的漏极连接。PMOS晶体管401的栅极以及漏极与PMOS晶体管402的栅极连接，源极与电源端子连接。PMOS晶体管402的漏极与PMOS晶体管23的栅极以及NMOS晶体管21的漏极连接，源极与电源端子连接。

接着对第二实施方式的电压调节器的动作进行说明。

当输出电压恒定时，由于偏置电流源403的作用，在PMOS晶体管401中流过电流。PMOS晶体管401与PMOS晶体管402构成电流镜，因此在PMOS晶体管402中流过电流，节点411成为接近电源电压VDD的电压。由于节点411为接近电源电压VDD的电压，因此PMOS晶体管23处于截止状态。

这里，当电压调节器的输出端子与接地端子短接时，输出电流Iout增加。当输出电流Iout达到最大输出电流Im时，与最大输出电流Im相应地，流过与输出晶体管40以电流镜方式连接的检测晶体管11的电流变多，流过NMOS晶体管12的电流也变多。于是，流过与NMOS晶体管12以电流镜方式连接的NMOS晶体管21的电流也变多。这里，当流过NMOS晶体管21的电流比流过PMOS晶体管402的电流多时，节点411的电压从接近电源电压VDD的电压向接近接地电压VSS的电压变化。当节点411变为接近接地电压VSS的电压时，PMOS晶体管23导通，输出晶体管40的栅/源间电压变低。这样，输出晶体管40向截止变化。

输出晶体管40与检测晶体管11以电流镜方式连接。而且，NMOS晶体管12与NMOS晶体管21以电流镜方式连接。因此，能够根据它们的电流镜比，相对于输出电流Iout，以准确的比例来设定流过NMOS晶体管21的电流。最大输出电流Im由流过NMOS晶体管21的电流和流过PMOS晶体管402的电流决定。因此，通过调节这两个电流值，能够容易地调节最大输出电流Im。

如上所述，第二实施方式的电压调节器能够根据流过NMOS晶体管21的电流和流过PMOS晶体管402的电流，容易地对最大输出电流Im进行设定和调节。

<第三实施方式>

图5是第三实施方式的电压调节器的电路图。

与图1的不同点在于，删除了PMOS晶体管32、33以及NMOS晶体管12而追加了NL晶体管501。作为连接方式，NL晶体管501的栅极和漏极与NMOS晶体管21的栅极以及NMOS晶体管31的栅极连接，源极与接地端子连接。PMOS晶体管31的漏极与NMOS晶体管21的漏极以及PMOS晶体管22的漏极和栅极连接，源极与输出端子连接。

接着对第三实施方式的电压调节器的动作进行说明。NL晶体管是指阈值比NMOS晶体管低的晶体管。

这里，当电压调节器的输出端子与接地端子短接时，输出电流Iout增加。当输出电流Iout达到最大输出电流Im时，与最大输出电流Im相应地，流过与输出晶体管40以电流镜方式连接的检测晶体管11的电流增多。于是，流过NL晶体管501的电流增多，流过以电流镜方式连接的NMOS晶体管21的电流也增多。当在NMOS晶体管21中有电流流过时，在PMOS晶体管22中也有电流流过，在以电流镜方式连接的PMOS晶体管23中也有电流流过。这样，输出晶体管40的栅/源间电压变低，输出晶体管40向截止变化。最大输出电流Im由流过NMOS晶体管21的电流决定。

输出电压Vout变低而成为规定电压Va以下。于是，NMOS晶体管31的栅/源间电压变为阈值电压Vtn以上，NMOS晶体管31导通。然后，流过PMOS晶体管22的电流变多，与PMOS晶体管22以电流镜方式连接的PMOS晶体管23的导通电阻变低。这样，输出晶体管40的栅/源间电压进一步变低，输出晶体管40进一步截止。当输出晶体管40进一步截止时，输出电流Iout减少，被限制为短路时输出电流Is。该短路时输出电流Is可由流过NMOS晶体管31的电流来决定。然后，输出电压Vout进一步变低而变为0伏。

输出晶体管40与检测晶体管11以电流镜方式连接。而且，NL晶体管501、NMOS晶体管21以及NMOS晶体管31以电流镜方式连接。因此，能够根据它们的镜像比，相对于输出电流Iout，以准确的比例对流过NMOS晶体管21以及NMOS晶体管31的电流进行设定。最大输出电流Im以及短路时输出电流Is由流过NMOS晶体管21以及NMOS晶体管31的电流决定。因此，能够相对于输出电流Iout，以准确的比例对最大输出电流Im以及短路输出电流Is进行设定。

另外，由于删除了PMOS晶体管32、33，因此能够进一步减小电压调节器的面积。

NL晶体管501是为了防止在输出电流Iout达到最大输出电流Im之前输出电压降低而使用的。当输出端子与接地端子短路而使输出电流Iout上升时，利用检测晶体管11来检测电流，输出晶体管40截止。此时，即使处于最大输出电流Im以下，检测晶体管11也准确地检测出电流，从而使PMOS晶体管23中流过电流。因此，如图7中的虚线所示，在达到最大输出电流Im之前，开始进行使输出晶体管40截止的动作，从而导致输出电压降低。为了防止这种情况，通过对NL晶体管501与NMOS晶体管21的阈值设置差值来使镜像比发生偏移，使得在最大输出电流Im以下不进行动作。

此外，未作图示，NL晶体管501也可以采用NMOS晶体管。

如上所述，第三实施方式的电压调节器能够根据流过NMOS晶体管21以及NMOS晶体管31的电流来对最大输出电流Im以及短路时输出电流Is进行设定和调节。另外，因为减少了晶体管数量，因此能够利用更小的面积来实现。

<第四实施方式>

图6是第四实施方式的电压调节器的电路图。

与图1的不同点在于，删除了PMOS晶体管32、33而追加了NMOS晶体管601。作为连接方式，NMOS晶体管601的栅极以及漏极与NMOS晶体管21的源极连接，源极与接地端子连接。

接着，对第四实施方式的电压调节器的动作进行说明。

通过在NMOS晶体管21的源极追加NMOS晶体管601，能够使NMOS晶体管12与NMOS晶体管21之间的镜像比发生偏移。通过使该镜像比偏移，能够防止在最大输出电流Im以下输出电压降低的情况。另外，由于未使用NL晶体管，因此能够省略NL晶体管用的掩模及工序，能够削减制造成本。

另外，未作图示，为了使镜像比进一步偏移，NMOS晶体管12可采用NL晶体管。

如上所述，第四实施方式的电压调节器能够根据流过NMOS晶体管21以及NMOS晶体管31的电流来对最大输出电流Im以及短路时输出电流Is进行设定和调节。另外，由于是在未使用NL晶体管的情况下使NMOS晶体管12与NMOS晶体管21之间的镜像比偏移，因此能够削减制造成本。

Claims

1.一种电压调节器，其从输出端子输出恒定的输出电压，该电压调节器的特征在于，具有：

放大器，其对基准电压与基于上述输出电压的电压进行比较，对输出晶体管的栅电压进行控制，使得上述输出电压恒定；

上述输出晶体管，其根据上述放大器的输出信号以及电源电压而输出上述输出电压；

检测晶体管，其与上述输出晶体管以电流镜方式连接，检测上述输出晶体管的输出电流；

第一控制电路，其具有与第一晶体管以电流镜方式连接的第二晶体管，在上述第一晶体管中流有流过上述检测晶体管的电流，当上述输出电流达到最大输出电流时，该第一控制电路以如下方式工作：根据流过上述第二晶体管的电流而使上述输出晶体管向截止变化；以及

第二控制电路，其具有与上述第一晶体管以电流镜方式连接的第五晶体管，当上述输出电流达到上述最大输出电流且上述输出电压变为规定电压以下时，该第二控制电路以如下方式工作：根据流过上述第五晶体管的电流而使上述输出晶体管进一步截止，使得上述输出电流成为短路时输出电流。

2.根据权利要求1所述的电压调节器，其特征在于，

上述第一控制电路具有：

上述第二晶体管，其源极与接地端子连接；

第三晶体管，其设置在电源端子与上述第二晶体管之间，且采用正向二极管连接方式；以及

第四晶体管，其与上述第三晶体管以电流镜方式连接，

上述第二控制电路具有：

上述第五晶体管，其源极与上述输出端子连接；

第六晶体管，其设置在上述电源端子与上述第五晶体管之间，且采用正向二极管连接方式；以及

第七晶体管，其与上述第六晶体管以电流镜方式连接。

3.根据权利要求1所述的电压调节器，其特征在于，

上述第一控制电路具有：

上述第二晶体管，其源极与接地端子连接；

第三晶体管，其设置在电源端子与上述第二晶体管之间，其栅极被施加了使其工作在线性区的电压；以及

第四晶体管，其栅极与上述第三晶体管的漏极连接，

上述第二控制电路具有：

上述第五晶体管，其源极与上述输出端子连接；

第六晶体管，其设置在上述电源端子与上述第五晶体管之间，其栅极被施加了使其工作在线性区的电压；以及

第七晶体管，其栅极与上述第六晶体管的漏极连接。

4.根据权利要求1所述的电压调节器，其特征在于，

上述第一控制电路具有：

偏置电流源；

第八晶体管，其设置在电源端子与上述偏置电流源之间，且采用正向二极管连接方式；

第九晶体管，其与上述第八晶体管以电流镜方式连接；

上述第二晶体管，其源极与接地端子连接；以及

上述第四晶体管，其栅极与上述第九晶体管的漏极连接。

5.一种电压调节器，其从输出端子输出恒定的输出电压，该电压调节器的特征在于，具有：

第二晶体管，其与第一晶体管以电流镜方式连接，在该第一晶体管中流有流过上述检测晶体管的电流；以及

第一控制电路，其具有与上述第一晶体管以电流镜方式连接的第五晶体管，当上述输出电流达到最大输出电流时，该第一控制电路以如下方式工作：根据流过上述第二晶体管的电流而使上述输出晶体管向截止变化，当上述输出电流达到上述最大输出电流且上述输出电压变为规定电压以下时，该第一控制电路以如下方式工作：根据流过上述第五晶体管的电流而使上述输出晶体管进一步截止，使得上述输出电流成为短路时输出电流。

6.根据权利要求5所述的电压调节器，其特征在于，

上述第一晶体管采用阈值低的晶体管。

7.根据权利要求5或6所述的电压调节器，其特征在于，

在接地端子与上述第二晶体管之间，具有采用了正向二极管连接方式的第十晶体管。