JP6713373B2

JP6713373B2 - ボルテージレギュレータ

Info

Publication number: JP6713373B2
Application number: JP2016152111A
Authority: JP
Inventors: 充康出口
Original assignee: Ablic Inc
Current assignee: Ablic Inc
Priority date: 2016-08-02
Filing date: 2016-08-02
Publication date: 2020-06-24
Anticipated expiration: 2036-08-02
Also published as: US10007282B2; TW201805758A; JP2018022280A; US20180039296A1

Description

本発明は、ボルテージレギュレータに関する。

従来の一般的なボルテージレギュレータは、基準電圧回路、誤差増幅器、出力トランジスタ、及び分圧抵抗を備えて構成され、出力端子に一定の出力電圧を生成する（例えば、特許文献１参照）。
このようなボルテージレギュレータは、各種電子機器に用いられ、自動車にも用いられている。

特開２００５−３２７０２７号公報

しかしながら、自動車に用いられる種々の半導体デバイスには高温環境下での動作が求められることから、ボルテージレギュレータにおいては、出力トランジスタのリーク電流が増加しやすい。これにより、以下のような問題が生じる。

すなわち、ボルテージレギュレータは、高温になると、出力トランジスタに流れるリーク電流が増加し、特に、出力端子に接続されている負荷に流れる電流が非常に小さい場合（または無負荷の場合）、当該リーク電流によって、出力電圧が上昇し、所定のレギュレーション範囲の上限を超えてしまうこととなる。

本発明は、上記問題に鑑みてなされたものであり、高温環境下においても、安定して一定の出力電圧を生成することが可能なボルテージレギュレータを提供することを目的としている。

上記課題を解決するために、本発明のボルテージレギュレータは、出力トランジスタと、前記出力トランジスタのドレインに接続され、出力電圧が生成される出力端子と、前記出力電圧の分圧電圧と基準電圧との差を増幅した信号を前記出力トランジスタのゲートに供給する誤差増幅回路と、前記出力端子に接続され、それぞれ異なる温度で動作する複数の回路ユニットを含み、前記複数の回路ユニットのいずれかによって前記出力トランジスタに流れるリーク電流を吸収するリーク電流吸収回路とを備え、前記複数の回路ユニットのうち、動作温度がリーク電流を吸収すべき所定の温度に最も近い回路ユニットのみ動作可能とされ、該回路ユニット以外の回路ユニットは動作不可とされていることを特徴とする。

本発明のボルテージレギュレータによれば、高温環境下での動作も必要な場合に、上記リーク電流を吸収すべき所定の温度を、例えば、出力トランジスタに流れるリーク電流が急激に増加し始める温度よりも低い温度とすれば、温度上昇によってリーク電流が増加し始める前にリーク電流をＮＭＯＳトランジスタによって基準電位へ流す、すなわち、リーク電流を吸収することができる。
したがって、出力トランジスタのリーク電流が増大するような高温になっても、出力端子の電圧が上昇することを防止することが可能となる。

本発明の実施形態のボルテージレギュレータを示す回路図である。出力トランジスタのリーク電流の温度依存性を示す図である。ＮＭＯＳトランジスタの閾値電圧測定用のテスト回路を示す図である。

以下、本発明の実施形態について、図面を参照して説明する。
図１は、本実施形態のボルテージレギュレータ１００を示す回路図である。
ボルテージレギュレータ１００は、基準電圧源１、誤差増幅器２、出力トランジスタ３、出力端子４、リーク電流吸収回路１０、及び抵抗回路２０を備えている。

抵抗回路２０は、出力端子４と基準電位Ｖｓｓとの間に直列に接続された複数の抵抗Ｒ１〜Ｒ５を有している。
誤差増幅回路２は、基準電圧源１の基準電圧Ｖｒｅｆと、出力端子４の電圧を抵抗回路２０内の抵抗Ｒ１〜Ｒ３とＲ４〜Ｒ５とで分圧した電圧である帰還電圧Ｖｆｂとの差を増幅した信号を出力トランジスタ３のゲートに供給する。

かかる構成により、出力トランジスタ３のドレインに接続された出力端子４に生成される出力電圧Ｖｏｕｔは、基準電圧Ｖｒｅｆと帰還電圧Ｖｆｂとがつりあう電圧で安定する。

リーク電流吸収回路１０は、複数の回路ユニットＵ１〜Ｕ３を含んでいる。回路ユニットＵ１は、一端が出力端子４に接続されたヒューズ１４と、ヒューズ１４の他端と基準電位Ｖｓｓとの間に接続されたＮＭＯＳトランジスタ１１とを有し、回路ユニットＵ２は、一端が出力端子４に接続されたヒューズ１５と、ヒューズ１５の他端と基準電位Ｖｓｓとの間に接続されたＮＭＯＳトランジスタ１２とを有し、回路ユニットＵ３は、一端が出力端子４に接続されたヒューズ１６と、ヒューズ１６の他端と基準電位Ｖｓｓとの間に接続されたＮＭＯＳトランジスタ１３とを有している。

回路ユニットＵ１〜Ｕ３における各ＮＭＯＳトランジスタ１１〜１３のゲートは、抵抗回路２０の分圧点ＤＰ４５、ＤＰ３４、及びＤＰ２３にそれぞれ接続され、各分圧点に生成される分圧電圧を受ける。

高温時には出力トランジスタ３のリーク電流が増大し、通常の温度環境下において抵抗回路２０に流れる電流を超える。この時、本実施形態によれば、リーク電流吸収回路１０が出力トランジスタ３に流れるリーク電流と同程度かそれ以上の電流を吸収することにより、抵抗回路２０に流れる出力トランジスタ３のリーク電流を減少させ、出力電圧Ｖｏｕｔの上昇を抑えることが可能となる。

次に、本実施形態の特徴的な構成であるリーク電流吸収回路１０と抵抗回路２０について、詳細に説明する。
図２に、出力トランジスタ３のリーク電流の温度依存性を示す。
図２からわかるように、出力トランジスタ３のリーク電流Ｉ_Ｌは、温度Ｔ_ＩＮＣまではほとんど流れないが、Ｔ_ＩＮＣを超えると増加し始め、その後急激に増加する傾向がある。

したがって、リーク電流を吸収すべき温度、すなわち、リーク電流吸収回路１０を動作させる温度Ｔ_LEAKを、図２に示すように、リーク電流Ｉ_Ｌが増加し始める温度Ｔ_ＩＮＣよりも低い温度に設定すれば、高温になった場合でも、出力電圧Ｖｏｕｔが上昇し、所定のレギュレーション範囲の上限を超えてしまうことを防止できることとなる。

すなわち、図１のリーク電流吸収回路１０内の回路ユニットＵ１〜Ｕ３のうち、温度Ｔ_LEAKで動作するいずれか一つの回路ユニットを動作可能な状態とし、それ以外の二つの回路ユニットは、ヒューズを切断して動作不可とすることにより、高温時の出力電圧Ｖｏｕｔの上昇を抑制することができる。

具体的には、温度Ｔ_LEAKを上述のようにリーク電流Ｉ_Ｌが増加し始める温度Ｔ_ＩＮＣよりも低い温度に設定し、温度Ｔ０（例えば常温）で測定したときのＮＭＯＳトランジスタ１１〜１３それぞれの閾値電圧をＶｔｈ_０、ＮＭＯＳトランジスタ１１〜１３それぞれの閾値電圧の温度係数をＴｃとしたとき、次式（１）で求められる電圧Ｖｇに最も近い電圧が生成される複数の分圧点ＤＰ２３、ＤＰ３４、ＤＰ４５のうちのいずれか一つを選択する。

Ｖｇ＝Ｖｔｈ_０−（Ｔ_LEAK−Ｔ０）*｜Ｔｃ｜・・・（１）
そして、そのいずれか一つの分圧点が、例えばＤＰ４５であれば、分圧点ＤＰ４５にゲートが接続されているＮＭＯＳトランジスタ１１に接続されたヒューズ１４は切断せず、それ以外のヒューズ１５及び１６を切断する。

このようにすることにより、温度がＴ_LEAKに達すると、電圧が（ほぼ）Ｖｇである分圧点ＤＰ４５にゲートが接続されたＮＭＯＳトランジスタ１１がオンするため、リーク電流はＮＭＯＳトランジスタ１１を介して基準電位Ｖｓｓへ流れる。

したがって、温度が上昇し、出力トランジスタ３のリーク電流が増加しても、増加し始める前からリーク電流吸収回路１０が動作を開始し、リーク電流を吸収していることにより、出力電圧Ｖｏｕｔの上昇が抑えられる。

ここで、上記式（１）における温度Ｔ０、ＮＭＯＳトランジスタ１１〜１３それぞれの閾値電圧Ｖｔｈ_０、ＮＭＯＳトランジスタ１１〜１３それぞれの閾値電圧の温度係数Ｔｃをどのように設定するかにつき、以下に説明する。

温度係数Ｔｃについては、ＭＯＳトランジスタの閾値電圧は、一般に、概ね−２ｍＶ／℃程度であることからこれに設定する。
閾値電圧Ｖｔｈ_０及び温度Ｔ０は、次のようにして設定する。

まず、図３に示すような、ＮＭＯＳトランジスタ１１〜１３と同一の構成を有するテスト用ＮＭＯＳトランジスタ３０をＮＭＯＳトランジスタ１１〜１３と同一のチップ上に形成する。テスト用ＮＭＯＳトランジスタ３０は、ゲートとドレインがテストパッドＴＰに、ソースが基準電位Ｖｓｓに接続されている。

このようなテスト用ＮＭＯＳトランジスタ３０に対し、温度Ｔ０においてテストパッドＴＰに外部から電圧を印加して、電流が流れ始める電圧を測ることにより、テスト用ＮＭＯＳトランジスタ３０の閾値電圧Ｖｔｈ_ｔ０を測定することができる。

上述のとおり、テスト用ＮＭＯＳトランジスタ３０は、ＮＭＯＳトランジスタ１１〜１３と同一のチップ上に、これらと同一の構成で形成されていることから、テスト用ＮＭＯＳトランジスタ３０の閾値電圧Ｖｔｈ_ｔ０とＮＭＯＳトランジスタ１１〜１３の温度Ｔ０での閾値電圧Ｖｔｈ_０とは、ほぼ同一であると考えることができる。したがって、ＮＭＯＳトランジスタ１１〜１３の温度Ｔ０での閾値電圧Ｖｔｈ_０は、上述のようにして測定したテスト用ＮＭＯＳトランジスタ３０の閾値電圧Ｖｔｈ_ｔ０に設定する。

温度Ｔ０については、閾値電圧Ｖｔｈ_０を上記のようにして設定したことから、閾値電圧Ｖｔｈ_ｔ０を測定したのと同じ温度Ｔ０に設定する。
以上のようにして設定した温度Ｔ０、閾値電圧Ｖｔｈ_０、閾値電圧の温度係数Ｔｃ、及び温度Ｔ_LEAKを式（１）に代入することにより、Ｖｇの電圧値を決定することができる。

なお、リーク電流を吸収すべき温度Ｔ_LEAKについては、上述のようにリーク電流Ｉ_Ｌが増加し始める温度Ｔ_ＩＮＣよりも低い温度に設定すれば所期の効果を得ることができるが、あまり低い温度には設定せず、リーク電流Ｉ_Ｌが増加し始める温度Ｔ_ＩＮＣの直前の温度であることが好ましい。これにより、必要以上に低い温度ではリーク電流吸収回路１０が動作しないようにできるため、高温でないときにリーク電流吸収回路１０が動作することによる消費電流の不必要な増加を防止することができる。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。

例えば、上記実施形態では、ヒューズとＮＭＯＳトランジスタとからなる回路ユニットを３個設け、各回路ユニットのＮＭＯＳトランジスタのゲートを抵抗回路２０の複数の分圧点のうちの３つにそれぞれ接続されるよう構成した例を示したが、これに限られない。すなわち、回路ユニットの数をより多く、例えば６個とし、抵抗回路２０内の直列抵抗の数を増やして６個以上の分圧点をつくり、各回路ユニットのＮＭＯＳトランジスタのゲートを上記６個以上の分圧点のうちの６個の分圧点にそれぞれ接続するよう構成しても構わない。このように、回路ユニット数及び分圧点の数を増やすことにより、抵抗、ＮＭＯＳトランジスタ、及びヒューズの数が増えるため、回路規模が大きくはなるが、算出した電圧値Ｖｇにより近い、あるいは等しい電圧値の分圧点を得ることができ、確実に、所望の温度Ｔ_LEAKにてリーク電流吸収回路１０を動作させることが可能となる。

１基準電圧源
２誤差増幅器
３出力トランジスタ
１０リーク電流吸収回路
１１、１２、１３ＮＭＯＳトランジスタ
１４、１５、１６ヒューズ
２０抵抗回路
Ｒ１〜Ｒ５抵抗
３０テスト用ＮＭＯＳトランジスタ
ＴＰテストパッド

Claims

出力トランジスタと、
前記出力トランジスタのドレインに接続され、出力電圧が生成される出力端子と、
前記出力電圧の分圧電圧と基準電圧との差を増幅した信号を前記出力トランジスタのゲートに供給する誤差増幅回路と、
前記出力端子に接続され、それぞれ異なる温度で動作する複数の回路ユニットを含み、
前記複数の回路ユニットのいずれかによって前記出力トランジスタに流れるリーク電流を吸収するリーク電流吸収回路とを備え、
前記複数の回路ユニットのうち、動作温度がリーク電流を吸収すべき所定の温度に最も近い回路ユニットのみ動作可能とされ、該回路ユニット以外の回路ユニットは動作不可とされていることを特徴とするボルテージレギュレータ。
出力トランジスタと、
前記出力トランジスタのドレインに接続され、出力電圧が生成される出力端子と、
前記出力端子に一端が接続された複数のヒューズと、前記複数のヒューズのそれぞれの他端と基準電位との間にそれぞれ接続された複数のＮＭＯＳトランジスタとを有するリーク電流吸収回路と、
前記出力端子と前記基準電位との間に直列に接続された複数の抵抗を含む抵抗回路と、
前記抵抗回路における複数の分圧点のうちのいずれか一つに生成される前記出力電圧の分圧電圧と基準電圧との差を増幅した信号を前記出力トランジスタのゲートに供給する誤差増幅回路とを備え、
前記複数のＮＭＯＳトランジスタの各ゲートは、前記複数の分圧点のうち、異なる分圧点にそれぞれ接続されることにより異なる電圧を受けることを特徴とするボルテージレギュレータ。
前記複数のヒューズは、いずれか一つを除いて切断されていることを特徴とする請求項２に記載のボルテージレギュレータ。
前記いずれか一つのヒューズに接続されたＮＭＯＳトランジスタのゲートは、温度Ｔ０で測定したときの前記複数のＮＭＯＳトランジスタそれぞれの閾値電圧をＶｔｈ０、前記複数のＮＭＯＳトランジスタそれぞれの閾値電圧の温度係数をＴｃ、前記リーク電流吸収回路を動作させる温度をＴLEAKとしたとき、
Ｖｇ＝Ｖｔｈ０−（ＴLEAK−Ｔ０）＊｜Ｔｃ｜
で求められる電圧Ｖｇに最も近い電圧が生成される前記複数の分圧点のうちのいずれか一つに接続されていることを特徴とする請求項３に記載のボルテージレギュレータ。
前記閾値電圧Ｖｔｈ０は、前記複数のＮＭＯＳトランジスタと同一の構成を有し、ゲートとドレインがテストパッドに、ソースが前記基準電位に接続されたテスト用ＮＭＯＳトランジスタを前記複数のＮＭＯＳトランジスタと同一のチップ上に形成し、温度Ｔ０においてテストパッドに電圧を印加することにより測定された前記テスト用ＮＭＯＳトランジスタの閾値電圧であることを特徴とする請求項４に記載のボルテージレギュレータ。