KR100902121B1 - 내부전원 생성장치 - Google Patents

내부전원 생성장치 Download PDF

Info

Publication number
KR100902121B1
KR100902121B1 KR1020050134010A KR20050134010A KR100902121B1 KR 100902121 B1 KR100902121 B1 KR 100902121B1 KR 1020050134010 A KR1020050134010 A KR 1020050134010A KR 20050134010 A KR20050134010 A KR 20050134010A KR 100902121 B1 KR100902121 B1 KR 100902121B1
Authority
KR
South Korea
Prior art keywords
internal power
voltage
temperature
power supply
source
Prior art date
Application number
KR1020050134010A
Other languages
English (en)
Other versions
KR20070035929A (ko
Inventor
변상진
임재혁
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US11/528,650 priority Critical patent/US7626448B2/en
Publication of KR20070035929A publication Critical patent/KR20070035929A/ko
Application granted granted Critical
Publication of KR100902121B1 publication Critical patent/KR100902121B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 발명은 온도 변동 시에도 안정적인 레벨의 내부전원을 공급하기 위한 내부전원 생정장치를 제공하기 위한 것으로, 이를 위한 본 발명으로 온도 변화에 관계없이 일정한 전압 레벨을 유지하는 기준전압에 대응되는 레벨의 내부전원을 공급하는 내부전원 드라이빙수단; 및 온도 변동에 네거티브한 특성의 전압레벨을 갖는 보상신호에 응답하여 상기 내부전원의 싱크 전류를 발생시키는 온도보상 전류 싱크수단을 구비하는 내부전원 생성장치를 제공한다.
내부전원, 온도 변화, 변동 감쇄, 노이즈, 안정성

Description

내부전원 생성장치{INTERNAL VOLTAGE GENERATOR}
도 1은 종래기술에 따른 내부전원 생성장치의 블록 구성도.
도 2a는 도 1의 기준전압 공급부의 개념도.
도 2b는 도 2a의 VBE 전압 발생기에 의해 공급되는 전원전압 VBE의 온도에 따른 특성을 도시한 도면.
도 2c는 도 2a에 도시된 PTAT의 출력전압의 온도에 따른 특성을 도시한 도면.
도 3은 도 2b에 도시된 바와 같은 온도 특성을 갖는 VBE 전압 발생기의 내부 회로도.
도 4은 도 1의 스탠드바이모드 내부전원 공급부의 내부 회로도.
도 5는 내부전원을 이용하여 전원전압 VBB의 레벨을 감지하는 레벨 감지부를 도시한 도면.
도 6은 본 발명에 따른 내부전원 생성장치의 블록 구성도.
도 7은 제1 실시 예에 따른 도 4의 스탠드바이모드 내부전원 공급부의 내부 회로도.
도 8은 제2 실시 예에 따른 도 4의 스탠드바이모드 내부전원 공급부의 내부 회로도.
* 도면의 주요 부분에 대한 부호의 설명
100 : 기준전압 생성부
200 : 스탠드바이모드 내부전원 공급부
본 발명은 반도체 설계 기술에 관한 것으로, 특히 온도 변동 시에도 안정적인 내부전원을 공급하는 내부전원 생성장치에 관한 것이다.
반도체메모리소자의 초고속, 저전력의 요구에 따라 외부전원인 VDD를 다운 컨버팅이나, 차지 펌핑의 방법을 통해 낮은 전위로 변환하여 내부전원을 만들고, 이를 이용하여 스탠드바이 및 액티브 동작 시 소자 내 코어블록(Core Block)과 주변지역(Peripheral)에서 소모되는 전류를 드라이빙한다.
이와같이, 외부전원 보다 낮은 전압 레벨의 내부전원을 사용하면, 반도체메모리소자의 동작 영역에서 일정한 레벨을 유지하도록 할 수 있어, 소자의 신뢰성 및 전력소모 측면에서 이득이 있다.
또한, 내부전원의 소모를 최소화하기 위해, 소자가 전류소모가 많은 액티브모드, 또는 비교적 전류소모가 적은 스탠드바이모드인가에 따라 별도의 드라이빙부 를 구비하여 내부전원을 공급한다.
한편, 다운 컨버팅 방식은 유닛 게인 버퍼(Unit Gain Buffer) 및 증폭기(Amplifier)를 구비하여 이뤄진다.
도 1은 종래기술에 따른 내부전원 생성장치의 블록 구성도이다.
도 1을 참조하면, 종래기술에 따른 내부전원 생성장치는 온도변화에 관계없이 일정한 레벨을 갖는 기준전압(VREF)을 공급하기 위한 기준전압 공급부(10)와, 기준전압(VREF)에 대응되는 레벨을 갖는 내부전원(VINT)을 공급하기 위한 스탠드바이모드 내부전원 공급부(20)를 구비한다.
도 2a는 도 1의 기준전압 공급부(10)의 개념도이다. 그리고 도 2b는 도 2a의 VBE 전압 발생기(30)에 의해 공급되는 전원전압 VBE의 온도에 따른 특성을 나타내며, 도 2c는 도 2a에 도시된 PTAT(40)의 출력전압의 온도에 따른 특성을 도시한 도면이다.
도 2a를 참조하면, 기준전압 공급부(10)는 도 2b에 도시된 바와 같이 온도에 대해 네거티브한 온도 계수를 갖는 VBE 전압 발생기(30)와 포지티브한 온도 계수를 갖는 PTAT(40)를 구비하고 계수를 조정하므로서, 온도 변화에 관계없이 일정한 레벨을 갖는 기준전압을 공급한다.
도 3은 도 2b에 도시된 바와 같은 온도 특성을 갖는 VBE 전압 발생기(30)의 내부 회로도이다.
도 3를 참조하면, VB 전압 발생기(30)는 접지전압(VSS)을 유지하여 출력하기 위한 유닛 게인 BJT와, 전원전압(VDD)의 공급단과 BJT의 에미터단 사이에 접속된 저항을 구비하여, 저항과 BJT의 에미터단의 접속노드에 걸린 전압을 VBE전압(VBE)으로 출력한다.
또한, 도 3에 도시된 VB 전압 발생기의 BJT는 온도에 대해서 네가티브한 온도 계수를 가지고 있는데, 에미터단의 면적을 달리하여 온도에 대해 포지티브한 특성을 갖는 소자를 만들 수 있다.
도 4는 도 1의 스탠드바이모드 내부전원 공급부(20)이다.
도 4를 참조하면, 스탠드바이모드 내부전원 공급부(20)는 내부전원(VINT)을 공급하기 위한 복수의 내부전원 드라이버(22)와, 내부전원(VINT)에 대해 일정한 전압레벨을 갖는 피드백전압(VINT_FD)을 출력하기 위한 피드백부(24)와, 피드백전압(VINT_FD)이 기준전압(VREF)에 대응되는 레벨로 유지되도록 내부전원 드라이버(22)의 구동을 제어하는 드라이빙 제어부(26)와, 내부전원(VINT)에 노이즈가 유입되는 것을 방지하기 위한 커패시터부(28)를 구비한다.
그리고 드라이빙 제어부(26)는 테스트모드 시 비활성화되며, 비 테스트모드 시 액티브되어 기준전압(VREF)과 피드백전압(VINT_FD)을 차동 입력으로 인가받아 드라이빙 제어신호(DRV)를 출력하기 위한 커런트 미러형 차동증폭기를 구비한다.
피드백부(24)는 PMOS트랜지스터를 이용한 액티브 저항을 직렬 연결하여, 내부전원(VINT)을 전압 디바이딩하여 피드백전압(VINT_FD)으로 출력한다.
커패시터부(28)는 PMOS트랜지스터를 이용한 커패시터를 내부전원(VINT)의 공급단과 피드백부(24)의 출력단 사이에 배치하고, NMOS트랜지스터를 이용한 커패시 터를 피드백부(24)의 출력단과 접지전원(VSS)의 공급단 사이에 배치하여 구현한다.
다음에서는 스탠드바이모드 내부전원 공급부(20)의 동작을 간략히 살펴보도록 한다.
먼저, 드라이빙 제어부(26)는 피드백전압(VINT_FD)이 기준전압(VREF) 보다 낮은 경우 드라이빙 제어신호(DRV)의 전압 레벨을 하강시키므로서, 내부전원 드라이버(22)가 액티브되어 내부전원(VINT)을 공급하도록 한다.
이어, 피드백부(24)는 공급되는 내부전원(VINT)을 전압 디바이딩하여 일정한 전압 레벨을 갖는 피드백전압(VINT_FD)으로 출력하며, 이를 인가 받은 드라이빙 제어부(26)는 기준전압(VREF)과 피드백전압(VINT_FD)의 레벨 비교를 통해 드라이빙 제어신호(DRV)의 레벨을 조절한다.
전술한 바와 같은 과정은 피드백전압(VINT_FD)이 기준전압(VREF)에 대응되는 전압 레벨을 갖을 때까지 계속된다.
한편, 피드백부(24)는 PMOS트랜지스터로 구현된 액티브 저항을 통해 내부전원(VINT)을 디바이딩하므로, 전류를 소모하여 내부전원(VINT)의 레벨이 발산하는 것을 방지한다.
일반적으로 스탠드바이 모드에서는 소자 내 구동이 없기 때문에 가능한 전류소모가 적어지도록 고려하여 소자를 설계한다. 특히, 로우 파워용 반도체메모리소자 내에 사용되는 경우에는 더욱 그러하다.
이와같이, 전류소모를 최소화하기 위해 피드백부 내 PMOS트랜지스터의 너비는 줄이고 길이는 크게 하여 액티브 저항의 저항값을 크게 한다.
그런데, 구동 온도가 낮아지고 노이즈가 인가되는 경우, 전술한 종래 기술에 따른 내부전원 생성장치가 공급하는 내부전원(VINT)이 발산하게 되어, 이를 사용하는 블록에서는 오동작이 발생한다.
다시 언급하면, 온도가 낮아지면 PMOS트랜지스터의 문턱전압의 레벨이 높아지므로, 피드백부 내 액티브저항이 소모하는 전류는 더욱 작아진다. 더욱이, 스탠드바이 모드와 같이 내부전원(VINT)의 소모가 거의 없는 상황 하에서는, 외부 노이즈가 인가되면 내부전원(VINT)의 레벨이 상승하고 안정화 되는데 많은 시간이 소요된다.
만약, 온도가 낮지 않다면, 노이즈가 인가되어도 피드백부의 전류소모로 내부전원(VINT)의 레벨이 안정적으로 빠르게 유지되겠지만, 온도가 낮기 때문에 커패시터부(28)의 커패시턴스 및 피드백부의 저항값이 커져서 내부전원(VINT)이 안정화되기 까지 최대 수십 ms가 걸린다.
이와같이, 내부전원(VINT)의 레벨이 과도하게 상승하면, 내부전원(VINT)을 사용하는 블록에서 동작이 발생하는데, 도면을 참조하여 살펴보도록 한다.
한편, 도 5는 내부전원(VINT)을 이용하여 전원전압 VBB의 레벨을 감지하는 레벨 감지부이다.
도 5에 도시된 바와 같은 레벨 감지부 내 전원전압 VBB가 증가하면, 내부전원(VINT) 역시 커플링 효과에 의해 함께 전압 레벨이 상승하게 된다.
소정시간 이후, 전원전압 VBB이 안정적인 레벨을 갖는다고 할지라도, 상승된 내부전원(VINT)의 레벨은 안정화되기 위해서 수십 ms의 시간이 소요되기 때문에, 전원전압 VBB의 레벨이 안정화 되었음에도 불구하고 상승된 내부전원(VINT)의 레벨로 인해 레벨 감지부가 오동작하게 된다.
이와같이, 종래기술에 따른 내부전원 생성장치는 온도에 따른 소자의 구동특성이 고려되지 않아, 온도 변동 시 내부전원의 레벨이 불안정해지는 문제점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 온도 변동 시에도 안정적인 레벨의 내부전원을 공급하기 위한 내부전원 생성장치를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일측면에 따른 내부전원 생성장치는 온도 변화에 관계없이 일정한 전압 레벨을 유지하는 기준전압에 대응되는 레벨의 내부전원을 공급하는 내부전원 드라이빙수단; 및 온도 변동에 네거티브한 특성의 전압레벨을 갖는 보상신호에 응답하여 상기 내부전원의 싱크 전류를 발생시키는 온도보상 전류 싱크수단을 구비한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 6은 본 발명에 따른 내부전원 생성장치의 블록 구성도이다.
도 6을 참조하면, 본 발명에 따른 내부전원 생성장치는 주변 온도와 관계없이 일정한 전압 레벨을 갖는 기준전압(VREF)과, 온도 변동에 따른 전압레벨을 갖는 온도 보상신호(V+, V-)를 생성하기 위한 기준전압 공급부(100)와, 기준전압(VREF)에 대응되는 내부전원(VINT)을 공급하되, 공급되는 내부전원(VINT)의 전류를 온도 보상신호(V+, V-)의 레벨에 따라 싱크하기 위한 스탠드바이모드 내부전원 공급부(200)를 구비한다.
본 발명에 따른 내부전원 생성장치는 주변 온도의 변동을 반영한 전압레벨을 갖는 온도 보상신호(V+, V-)를 출력하는 기준전압 공급부(100)와, 온도 보상신호(V+, V-)의 레벨에 따라 내부전원(VINT)의 싱크 전류의 양을 조절하는 스탠드바이모드 내부전원 공급부(200)를 구비한다.
즉, 주변 온도의 변동에 따른 내부전원 공급부의 구현 소자 특성에 의해 싱크 전류의 양이 달라져 내부전원의 레벨이 불안정한 했던 종래의 문제점을, 본 발명에 따른 내부전원 생성장치는 온도 변동을 반영한 전압레벨을 갖는 온도 보상신호(V+, V-)를 통해 감쇄할 수 있다.
도 7은 제1 실시 예에 따른 도 4의 스탠드바이모드 내부전원 공급부(200)이다.
도 7을 참조하면, 제1 실시 예에 따른 스탠드바이모드 내부전원 공급부(200)는 기준전압(VREF)에 대응되는 레벨의 내부전원(VINT)을 공급하는 내부전원 드라이빙부(210, 220, 230, 240)와, 온도 보상신호(V-)의 전압 레벨에 반비례하는 내부전원(VINT)의 싱크 전류를 발생시키는 온도보상 전류 싱크부(250)를 구비한다.
그리고 온도보상 전류 싱크부(250)는 온보 보상신호(V-)를 게이트 입력으로 가지며 내부전원(VINT)의 공급단과 접지전원(VSS)의 공급단 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM1)를 구비한다.
내부전원 드라이빙부는 내부전원(VINT)을 공급하기 위한 복수의 드라이버(210)와, 내부전원(VINT)에 대해 일정한 전압레벨을 갖는 피드백전압(VINT_FD)을 출력하기 위한 피드백부(220)와, 피드백전압(VINT_FD)의 레벨이 기준전압(VREF)에 대응되는 레벨을 갖도록 드라이버(210)의 구동을 제어하는 드라이빙 제어부(230)와, 내부전원(VINT)에 노이즈가 유입되는 것을 방지하기 위한 커패시터부(240)를 포함한다.
드라이버(210)는 드라이빙 제어부(230)의 드라이빙 제어신호(DRV)를 게이트 입력으로 가지며 외부전원(VDD)의 공급단과 내부전원(VINT)의 공급단 사이에 소스-드레인 경로를 갖는 제1 내지 제3 PMOS트랜지스터(PM5, PM6, PM7)로 구현된다.
피드백부(220)는 PMOS트랜지스터로 구현된 제1 및 제2 액티브 저항(PM8, PM9)을 내부전원(VINT)의 공급단과 접지전원(VSS)의 공급단 사이에 직렬 연결하여 구현되며, 제1 및 제2 액티브 저항(PM8, PM9)의 연결노드에 걸린 전압을 피드백전압(VINT_FD)으로 출력한다.
커패시터부(240)는 PMOS트랜지스터 및 NMOS트랜지스터로 구현된 제1 및 제2 커패시터(CP2 및 CN2)를 내부전원(VINT)의 공급단과 접지전원(VSS)의 공급단 사이 에 직렬 연결하여 구현된다.
드라이빙 제어부(230)는 비 테스트모드 시 전류를 공급하기 위한 커런트 미러부(232)와, 기준전압(VREF)에 응답하여 바이어스 전류를 공급하기 위한 바이어스 공급부(234)와, 기준전압(VREF)과 피드백전압(VINT_FD)을 차동 입력으로 인가받아 커런트 미러부(232)의 전류량을 조절하여 드라이빙 제어신호(DRV)로 출력하기 위한 입력부(236)를 구비한다.
바이어스 공급부(234)는 기준전압(VREF)을 게이트 입력으로 가지며 접지전원(VSS)의 공급단에 자신의 소스단이 접속된 NMOS트랜지스터(NM4)를 구비한다.
입력부(236)는 기준전압(VREF)을 게이트 입력으로 가지며 노드 ND_L과 바이어스전압 공급단 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM2)와, 피드백전압(VINT_FD)을 게이트 입력으로 가지며 노드 ND_R과 NMOS트랜지스터(NM2)의 드레인단 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM3)를 구비한다.
커런트 미러부(232)는 테스트신호(TS)를 반전시키기 위한 인버터(I1)와, 인버터(I1)의 출력신호를 게이트 입력으로 가지며 외부전원(VDD)의 공급단과 노드 ND_L 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM1)와, 인버터(I1)의 출력신호를 게이트 입력으로 가지며 외부전원(VDD)의 공급단과 노드 ND_R 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM4)와, 노드 ND_R에 걸린 전압을 게이트 입력으로 가지며 각각 외부전원(VDD)의 공급단과 노드 ND_L 또는 노드 ND_R 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터 PM2 및 PM3를 구비한다.
다음에서는 도 6에 도시된 제1 실시 예에 따른 내부전원 생성장치의 구동을 살펴보도록 한다.
먼저, 테스트신호(TG)가 논리레벨 'H'로 활성화되면, 드라이빙 제어부(230) 내 테스트신호(TS)를 게이트 입력으로 갖는 PMOS트랜지스터 PM1 및 PM4가 턴온되어 노드 ND_L 및 ND_R이 외부전원(VDD) 레벨로 상승하므로, 드라이빙 제어부(230)의 구동이 오프된다.
또한, 테스트신호(TS)가 비활성화되면 해당 PMOS트랜지스터 PM1 및 PM4가 오프되어 커런트 미러부(232)가 정상 구동된다.
먼저, 외부전원(VDD)의 레벨이 안정적인 레벨로 상승하면, 커런트 미러부(232)는 PMOS트랜지스터 PM1 및 PM2를 통해 일정한 전류를 공급한다.
또한, 기준전압(VREF)이 NMOS트랜지스터 NM1 및 NM3의 게이트 전압으로 인가되어 포화영역(Saturation Mode)에서 구동된다.
이어, 입력부(236)는 기준전압(VREF)의 레벨에 비해 피드백전압(VINT_FD)이 낮으면 기준전압(VREF)을 인가받는 NMOS트랜지스터(NM2)에 더욱 많은 전류가 흘르도록 하므로, 노드 ND_L의 전압 레벨이 하강한다. 따라서, 하강된 드라이빙 제어신호(DRV)에 의해 드라이버(210)가 내부전원(VINT)의 공급량을 증가시켜 내부전원(VINT)의 레벨이 상승되도록 한다.
이와같이, 드라이버(210)에 의한 내부전원(VINT)의 공급은 기준전압(VREF)과 피드백전압(VINT_FD)의 레벨이 동일해질 때 까지 지속된다.
한편, 피드백전압(VINT_FD)의 레벨이 기준전압(VREF) 보다 상승하면, 피드백전압(VINT_FD)을 인가받는 NMOS트랜지스터(NM3)에 의해 노드 ND_H의 레벨이 하강하 고 노드ND_L은 상승하게 된다. 따라서, 드라이빙 제어신호(DRV)의 레벨이 상승하게 되어 드라이버(210)가 내부전원(VINT)을 공급하지 않는다.
그리고 피드백부(220) 및 온도보상 전류싱크부(250)에 의한 내부전원(VINT)의 전류 싱크로 인해 상승된 내부전원(VINT)의 레벨이 하강하므로, 기준전압(VREF)과 피드백전압(VINT_FD)의 레벨이 동일해 진다.
특히, 온도 보상 전류 싱크부(250)는 온도 보상신호(V-)의 전압 레벨에 비례하여 싱크되는 전류의 양을 증가시킨다.
즉, 스탠드바이 모드에서 온도가 하강하는 경우, 노이즈가 내부전원에 인가되어도 온도 보상신호(V-)에 의해 온도보상 전류싱크부(250)에 의한 싱크 전류량이 크기 때문에, 빠른 시간 안에 내부전원(VINT)의 레벨이 안정된다.
참고적으로, 온도 보상신호(V-)는 온도에 반비례하는 전압 레벨 특성을 갖는다. 이는 온도에 반비례 특성을 갖는 제1 소자와 온도에 비례하는 특성을 갖는 제2 소자를 통해, 온도 변동에 관계없이 안정적인 레벨을 갖는 기준전압을 생성하는 기준전압 생성부(100)에서 제1 소자의 출력을 온도 보상신호로 더 출력시키므로 생성된다.
도 8은 제2 실시 예에 따른 도 4의 스탠드바이모드 내부전원 공급부(200)로서, 도 7에 도시된 제1 스탠드바이모드 내부전원 공급부(200)와 비교하여 보도록 한다.
제2 실시 예에 따른 스탠드바이모드 내부전원 공급부(200)는 동일한 회로적 구현을 갖되, 온도에 비례하는 전압 레벨을 갖는 온도 보상신호(V+)를 인가받아 온 도보상 전류 싱크부(260)를 구동하는 점이 다르다.
온도보상 전류 싱크부(260)는 온보 보상신호(V+)를 게이트 입력으로 가지며 내부전원(VINT)의 공급단과 접지전원(VSS)의 공급단 사이에 드레인-소스 경로를 갖는 PMOS트랜지스터(PM10)를 구비한다.
스탠드바이 모드에서 온도가 하강하는 경우, 노이즈가 내부전원에 인가되어도 온도 보상신호(V+)에 의해 온도보상 전류싱크부(260)에 의한 싱크 전류량이 크기 때문에, 빠른 시간 안에 내부전원(VINT)의 레벨이 안정된다.
참고적으로, 온도 보상신호(V+)는 온도에 비례하는 전압 레벨 특성을 가지며, 이는 기준전압 생성부 내 온도에 대해 비례 특성을 갖는 소자에 의해 생성된다.
전술한 바와 같이, 본 발명은 온도의 변동을 반영하는 전압레벨을 갖는 신호를 인가받고, 이 신호의 전압 레벨에 따라 내부전원(VINT) 공급단의 싱크 전류량을 조절하므로서, 종래 온도 변동에 의해 내부전원(VINT)의 레벨이 불안정 해지는 현상을 방지한다.
한편, 전술한 본 발명은 스탠드바이 모드에서 내부전원을 공급하는 장치를 예시하였으나, 온도의 변동에 따라 공급되는 전원의 싱크 전류량을 조절하는 본 발명의 사상은 내부전원이 사용되는 모드에 의해서 제한받지 않는다.
또한, 전술한 본 발명에서는 기준전압 생성부 내 온도 특성을 갖는 소자를 통해 온도 보상신호를 생성하였으나, 기준전압 생성부와 동일한 회로적 구현을 갖되 온도 변동을 상쇄하기 위한 계수를 조절하여 원하는 온도 특성을 갖는 온도 보 상신호를 생성할 수 있다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 온도의 변동에 따라 싱크 전류의 량을 조절하므로서, 안정적인 레벨의 내부전원을 공급한다.

Claims (24)

  1. 온도 변화에 관계없이 일정한 전압 레벨을 유지하는 기준전압에 대응되는 레벨의 내부전원을 공급하는 내부전원 드라이빙수단; 및
    상기 온도 변화에 네거티브한 특성의 전압레벨을 갖는 온도 보상신호에 응답하여 상기 내부전원의 싱크 전류량을 조절하는 온도보상 전류 싱크수단
    을 구비하는 내부전원 생성장치.
  2. 제1항에 있어서,
    상기 온도보상 전류 싱크수단은,
    상기 온보 보상신호를 게이트 입력으로 가지며 상기 내부전원의 공급단과 상기 접지전원의 공급단 사이에 드레인-소스 경로를 갖는 제1 NMOS트랜지스터를 구비하는 것
    을 특징으로 하는 내부전원 생성장치.
  3. 제2항에 있어서,
    온도에 포지티브한 전압특성을 갖는 제1 소자와, 네거티브한 전압특성을 갖는 제2 소자의 출력신호를 통해 온도와 관계없이 일정한 전압 레벨을 갖는 기준전압과,
    상기 제2 소자의 출력신호를 상기 온도 보상신호로 출력하기 위한 기준전압 공급수단을 더 포함하는 것
    을 특징으로 하는 내부전원 생성장치.
  4. 제2항에 있어서,
    온도에 포지티브한 전압특성을 갖는 제1 소자와, 네거티브한 전압특성을 갖는 제2 소자의 출력신호의 계수를 조정하여 온도와 관계없이 일정한 전압 레벨을 갖는 상기 기준전압을 출력하기 위한 기준전압 생성수단과,
    온도에 포지티브한 전압특성을 갖는 제3 소자와, 네거티브한 전압특성을 갖는 제4 소자의 출력신호의 계수를 조정하여 온도의 변동에 대해 네거티브한 전압특성을 갖는 상기 온도 보상신호를 출력하기 위한 온도 보상신호 생성수단을 더 포함하는 것
    을 특징으로 하는 내부전원 생성장치.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    내부전원 드라이빙수단은,
    상기 내부전원을 공급하기 위한 드라이버와,
    상기 내부전원에 대해 일정한 전압 레벨을 갖는 피드백전압을 출력하기 위한 피드백부와,
    상기 피드백전압의 레벨이 상기 기준전압에 대응되는 레벨을 갖도록 상기 드라이버의 구동을 제어하는 드라이빙 제어부와,
    상기 내부전원에 노이즈가 유입되는 것을 방지하기 위한 커패시터부를 구비하는 것
    을 특징으로 하는 내부전원 생성장치.
  6. 제5항에 있어서,
    상기 피드백부는,
    MOS트랜지스터로 구현된 복수의 액티브 저항을 상기 내부전원의 공급단과 접지전원의 공급단 사이에 직렬 연결하여 구현되며,
    상기 액티브 저항의 연결 노드에 걸린 전압을 상기 피드백전압으로 출력하는 것
    을 특징으로 하는 내부전원 생성장치.
  7. 제6항에 있어서,
    상기 커패시터부는,
    MOS트랜지스터로 구현된 복수의 커패시터를 상기 내부전원의 공급단과 상기 접지전원의 공급단 사이에 직렬 연결하여 구현되는 것
    을 특징으로 하는 내부전원 생성장치.
  8. 제7항에 있어서,
    상기 드라이버는,
    상기 드라이빙 제어부의 출력신호를 게이트 입력으로 가지며 외부전원의 공급단과 상기 내부전원의 공급단 사이에 소스-드레인 경로를 갖는 제1 내지 제3 PMOS트랜지스터로 구현되는 것
    을 특징으로 하는 내부전원 생성장치.
  9. 제8항에 있어서,
    상기 드라이빙 제어부는,
    비 테스트모드 시 전류를 공급하기 위한 커런트 미러부와,
    상기 기준전압에 응답하여 바이어스 전류를 공급하기 위한 바이어스 공급부와,
    상기 기준전압과 상기 피드백전압을 차동 입력으로 인가받아 상기 커런트 미러부의 전류량을 조절하여 드라이빙 제어신호로 출력하기 위한 입력부
    를 구비하는 것
    을 특징으로 하는 내부전원 생성장치.
  10. 제9항에 있어서,
    상기 바이어스 공급부는,
    상기 기준전압을 게이트 입력으로 가지며 상기 접지전원의 공급단에 자신의 소스단이 접속되고 출력노드에 자신의 드레인단이 접속된 제2 NMOS트랜지스터를 구비하는 것
    을 특징으로 하는 내부전원 생성장치.
  11. 제10항에 있어서,
    상기 입력부는,
    상기 기준전압을 게이트 입력으로 가지며, 드레인단이 제1 노드에 접속되고, 소스단이 상기 바이어스 공급부의 출력노드에 접속된 제3 NMOS트랜지스터와,
    상기 피드백전압을 게이트 입력으로 가지며, 드레인단이 제2 노드에 접속되고, 소스단이 상기 제3 NMOS 트랜지스터의 소스단에 접속된 제4 NMOS트랜지스터를 구비하는 것
    을 특징으로 하는 내부전원 생성장치.
  12. 제11항에 있어서,
    상기 커런트 미러부는,
    테스트신호를 반전시키기 위한 제1 인버터와,
    상기 제1 인버터의 출력신호를 게이트 입력으로 가지며 상기 외부전원의 공급단과 상기 제1 노드 사이에 소스-드레인 경로를 갖는 제4 PMOS트랜지스터와,
    상기 제1 인버터의 출력신호를 게이트 입력으로 가지며 상기 외부전원의 공급단과 제2 노드 사이에 소스-드레인 경로를 갖는 제5 PMOS트랜지스터와,
    상기 제2 노드에 걸린 전압을 게이트 입력으로 가지며 각각 상기 외부전원의 공급단과 상기 제1 또는 제2 노드 사이에 소스-드레인 경로를 갖는 제6 및 제7 PMOS트랜지스터를 구비하는 것
    을 특징으로 하는 내부전원 생성장치.
  13. 온도 변화에 관계없이 일정한 전압 레벨을 유지하는 기준전압에 대응되는 레벨의 내부전원을 공급하는 내부전원 드라이빙수단; 및
    상기 온도 변화에 포지티브한 특성의 전압레벨을 갖는 온도 보상신호에 응답하여 상기 내부전원의 싱크 전류량을 조절하는 온도보상 전류 싱크수단
    을 구비하는 내부전원 생성장치.
  14. 제13항에 있어서,
    상기 온도보상 전류 싱크수단은,
    상기 온보 보상신호를 게이트 입력으로 가지며 상기 내부전원의 공급단과 상기 접지전원의 공급단 사이에 소스-드레인 경로를 갖는 제1 PMOS트랜지스터를 구비하는 것
    을 특징으로 하는 내부전원 생성장치.
  15. 제14항에 있어서,
    온도에 포지티브한 전압특성을 갖는 제1 소자와, 네거티브한 전압특성을 갖는 제2 소자의 출력신호를 통해 온도와 관계없이 일정한 전압 레벨을 갖는 기준전압과,
    상기 제1 소자의 출력신호를 상기 온도 보상신호로 출력하기 위한 기준전압 공급수단을 더 포함하는 것
    을 특징으로 하는 내부전원 생성장치.
  16. 제15항에 있어서,
    온도에 포지티브한 전압특성을 갖는 제1 소자와, 네거티브한 전압특성을 갖는 제2 소자의 출력신호의 계수를 조정하여 온도와 관계없이 일정한 전압 레벨을 갖는 상기 기준전압을 출력하기 위한 기준전압 생성수단과,
    온도에 포지티브한 전압특성을 갖는 제3 소자와, 네거티브한 전압특성을 갖는 제4 소자의 출력신호의 계수를 조정하여 온도의 변동에 대해 포지티브한 전압특성을 갖는 상기 온도 보상신호를 출력하기 위한 온도 보상신호 생성수단을 더 포함하는 것
    을 특징으로 하는 내부전원 생성장치.
  17. 제14항 내지 제16항 중 어느 한 항에 있어서,
    상기 내부전원 드라이빙수단은,
    상기 내부전원을 공급하기 위한 드라이버와,
    상기 내부전원에 대해 일정한 전압 레벨을 갖는 피드백전압을 출력하기 위한 피드백부와,
    상기 피드백전압의 레벨이 상기 기준전압에 대응되는 레벨을 갖도록 상기 드라이버의 구동을 제어하는 드라이빙 제어부와,
    상기 내부전원에 노이즈가 유입되는 것을 방지하기 위한 커패시터부를 구비하는 것
    을 특징으로 하는 내부전원 생성장치.
  18. 제17항에 있어서,
    상기 피드백부는,
    MOS트랜지스터로 구현된 복수의 액티브 저항을 상기 내부전원의 공급단과 접지전원의 공급단 사이에 직렬 연결하여 구현되며,
    상기 액티브 저항의 연결 노드에 걸린 전압을 상기 피드백전압으로 출력하는 것
    을 특징으로 하는 내부전원 생성장치.
  19. 제18항에 있어서,
    상기 커패시터부는,
    MOS트랜지스터로 구현된 복수의 커패시터를 상기 내부전원의 공급단과 상기 접지전원의 공급단 사이에 직렬 연결하여 구현되는 것
    을 특징으로 하는 내부전원 생성장치.
  20. 제19항에 있어서,
    상기 드라이버는,
    상기 드라이빙 제어부의 출력신호를 게이트 입력으로 가지며 외부전원의 공급단과 상기 내부전원의 공급단 사이에 소스-드레인 경로를 갖는 제2 내지 제4 PMOS트랜지스터로 구현되는 것
    을 특징으로 하는 내부전원 생성장치.
  21. 제20항에 있어서,
    상기 드라이빙 제어부는,
    비 테스트모드 시 전류를 공급하기 위한 커런트 미러부와,
    상기 기준전압에 응답하여 바이어스 전류를 공급하기 위한 바이어스 공급부와,
    상기 기준전압과 상기 피드백전압을 차동 입력으로 인가받아 상기 커런트 미러부의 전류량을 조절하여 드라이빙 제어신호로 출력하기 위한 입력부를 구비하는 것
    을 특징으로 하는 내부전원 생성장치.
  22. 제21항에 있어서,
    상기 바이어스 공급부는,
    상기 기준전압을 게이트 입력으로 가지며 상기 접지전원의 공급단에 자신의 소스단이 접속되고 출력노드에 자신의 드레인단이 접속된 제1 NMOS트랜지스터를 구비하는 것
    을 특징으로 하는 내부전원 생성장치.
  23. 제22항에 있어서,
    상기 입력부는,
    상기 기준전압을 게이트 입력으로 가지며, 드레인단이 제1 노드에 접속되고, 소스단이 상기 바이어스 공급부의 출력노드에 접속된 제2 NMOS트랜지스터와,
    상기 피드백전압을 게이트 입력으로 가지며, 드레인단이 제2 노드에 접속되고, 소스단이 상기 제2 NMOS 트랜지스터의 소스단에 접속된 제3 NMOS트랜지스터를 구비하는 것
    을 특징으로 하는 내부전원 생성장치.
  24. 제23항에 있어서,
    상기 커런트 미러부는,
    테스트신호를 반전시키기 위한 제1 인버터와,
    상기 제1 인버터의 출력신호를 게이트 입력으로 가지며 상기 외부전원의 공급단과 상기 제1 노드 사이에 소스-드레인 경로를 갖는 제5 PMOS트랜지스터와,
    상기 제1 인버터의 출력신호를 게이트 입력으로 가지며 상기 외부전원의 공급단과 제2 노드 사이에 소스-드레인 경로를 갖는 제6 PMOS트랜지스터와,
    상기 제2 노드에 걸린 전압을 게이트 입력으로 가지며 각각 상기 외부전원의 공급단과 상기 제1 또는 제2 노드 사이에 소스-드레인 경로를 갖는 제7 및 제8 PMOS트랜지스터를 구비하는 것
    을 특징으로 하는 내부전원 생성장치.
KR1020050134010A 2005-09-28 2005-12-29 내부전원 생성장치 KR100902121B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/528,650 US7626448B2 (en) 2005-09-28 2006-09-28 Internal voltage generator

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050090850 2005-09-28
KR20050090850 2005-09-28

Publications (2)

Publication Number Publication Date
KR20070035929A KR20070035929A (ko) 2007-04-02
KR100902121B1 true KR100902121B1 (ko) 2009-06-09

Family

ID=38158362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134010A KR100902121B1 (ko) 2005-09-28 2005-12-29 내부전원 생성장치

Country Status (1)

Country Link
KR (1) KR100902121B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000061319A (ko) * 1999-03-25 2000-10-16 윤종용 온도 보상 회로를 구비한 기준전류 발생회로
KR20040049939A (ko) * 2002-12-05 2004-06-14 삼성전자주식회사 반도체 메모리 장치의 내부 전원전압 발생회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000061319A (ko) * 1999-03-25 2000-10-16 윤종용 온도 보상 회로를 구비한 기준전류 발생회로
KR20040049939A (ko) * 2002-12-05 2004-06-14 삼성전자주식회사 반도체 메모리 장치의 내부 전원전압 발생회로

Also Published As

Publication number Publication date
KR20070035929A (ko) 2007-04-02

Similar Documents

Publication Publication Date Title
US10503189B1 (en) Voltage regulator and dynamic bleeder current circuit
JP3732884B2 (ja) 内部電源電圧発生回路、内部電圧発生回路および半導体装置
JP3686176B2 (ja) 定電流発生回路及び内部電源電圧発生回路
US6570367B2 (en) Voltage generator with standby operating mode
US5990671A (en) Constant power voltage generator with current mirror amplifier optimized by level shifters
KR100713083B1 (ko) 내부전원 생성장치
US7420358B2 (en) Internal voltage generating apparatus adaptive to temperature change
JP2001216035A (ja) 内部電圧発生回路
US20080157860A1 (en) Internal voltage generation circuit for generating stable internal voltages withstanding varying external conditions
KR100605594B1 (ko) 파워업신호 발생 장치
TW202234193A (zh) 放大器電路及在放大器電路中降低輸出電壓過衝的方法
JP4743938B2 (ja) 半導体集積回路装置
US6721211B2 (en) Voltage generator for semiconductor memory device
US7626448B2 (en) Internal voltage generator
US20040251957A1 (en) Internal voltage generator
KR100812299B1 (ko) 전압 강하 회로
US6940335B2 (en) Constant-voltage circuit
KR100902121B1 (ko) 내부전원 생성장치
KR100748459B1 (ko) 반도체 메모리의 벌크 전압 레벨 감지 장치
JP3507706B2 (ja) 半導体装置
KR100554840B1 (ko) 파워 업 신호 발생 회로
JP2014134862A (ja) 半導体装置
KR100327568B1 (ko) 기판 바이어스 전압 제어회로
KR100527526B1 (ko) 저전압 동작 특성을 개선한 내부전압 발생장치
JP3673190B2 (ja) 電圧発生回路、半導体装置及び電圧発生回路の制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20070730

Effective date: 20080417

S901 Examination by remand of revocation
E902 Notification of reason for refusal
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130523

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 6

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160520

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180521

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 11