KR100527526B1 - 저전압 동작 특성을 개선한 내부전압 발생장치 - Google Patents

Abstract

본 발명에 의한 내부전압 발생장치는 외부전압과 소정의 기준전압을 비교하여 제1 제어신호 및 제2 제어신호를 출력하는 외부전압 감지부, 상기 제1 제어신호에 응답하여 레퍼런스 전압과 내부전압을 비교하는 제1 비교기, 상기 제2 제어신호에 응답하여 상기 레퍼런스 전압과 상기 내부전압을 비교하는 제2 비교기, 상기 제1 비교기의 비교결과에 따라서 상기 외부전압보다 높은 전압을 갖는 전압원과 상기 내부전압 출력 단자 사이를 선택적으로 연결하는 제1 전류 공급부, 상기 제2 비교기의 비교결과에 따라서 상기 외부전압 단자와 상기 내부전압 출력 단자 사이를 선택적으로 연결하는 제2 전류 공급부, 및 상기 제2 제어신호에 응답하여 상기 외부전압 단자와 상기 내부전압 출력 단자의 연결을 차단하는 전류 차단부를 포함한다.

Description

저전압 동작 특성을 개선한 내부전압 발생장치{Internal Voltage Generator With Improved Low-Voltage Operation Characteristic}

본 발명은 반도체 메모리 장치의 내부전압 발생장치에 관한 것으로서 특히 저전압 동작시 전류 구동 능력을 향상시킨 내부전압 발생장치에 관한 것이다.

도1은 종래 기술에 의한 내부전압 발생장치의 구성을 나타낸다. 종래 기술에 의한 내부전압 발생장치는 레퍼런스 전압 Vref와 내부전압 Vint를 비교하는 비교부(10), 비교부(10)의 출력에 응답하는 제1 전류공급부 M1, 비교부(10)의 출력을 버퍼링하는 버퍼(30), 및 버퍼(30)의 출력에 응답하는 제2 전류공급부 M2, 및 그라운드와 내부전압 출력단자 사이에 연결된 부하회로(20)를 포함한다.

비교부(10)는 일반적으로 전류 미러형(Current Mirror Type)의 증폭기로 구성된다. 제1 전류공급부 M1은 게이트에 비교부(10)의 출력이 연결되고 소스는 외부 전원 Vext에 연결되며, 드레인은 내부전압 Vint 출력단자에 연결된 PMOS 트랜지스터로 구성된다. 제2 전류공급부 M2는 게이트에 버퍼(30)의 출력이 연결되고, 소스에 외부 전원 Vext가 연결되며, 드레인은 내부전압 Vint 출력단자에 연결된 PMOS 트랜지스터로 구성된다.

레퍼런스 전압 Vref가 내부전압 Vint보다 큰 경우에는 비교부(10)의 출력은 "로우"가 되어 제1 전류공급부 M1은 온 상태가 되고, 마찬가지로 제2 전류공급부 M2도 온 상태가 되어 부하회로(20)에 전류를 공급한다. 따라서 내부전압 Vint는 상승하게 된다.

레퍼런스 전압 Vref가 내부전압 Vint보다 작은 경우에는 비교부(10)의 출력은 "하이"가 되어 제1 전류공급부 M1은 오프 상태가 되고, 마찬가지로 제2 전류공급부 M2도 오프 상태가 되어 부하회로(20)로 흐르는 전류를 차단한다. 따라서 내부전압 Vint는 하강하게 된다.

종래 기술에서 전류공급부의 PMOS 트랜지스터 M1 및 M2의 V_DS는 Vext - Vint이다. 그런데 저전압 동작에서는 Vext의 레벨이 낮아지므로 V_DS의 크기가 작아져서 PMOS 트랜지스터 M1, M2의 드레인 전류가 작아지게 되는 문제가 발생한다.

이와 같은 종래 기술의 문제점을 해결하고자 본 발명은 저전압 동작시 전류 공급부의 전류 공급 능력을 향상시키는 것을 목적으로 한다.

본 발명에 의한 내부전압 발생장치는 외부전압과 소정의 기준전압을 비교하여 제1 제어신호 및 제2 제어신호를 출력하는 외부전압 감지부, 상기 제1 제어신호에 응답하여 레퍼런스 전압과 내부전압을 비교하는 제1 비교기, 상기 제2 제어신호에 응답하여 상기 레퍼런스 전압과 상기 내부전압을 비교하는 제2 비교기, 상기 제1 비교기의 비교결과에 따라서 상기 외부전압보다 높은 전압을 갖는 전압원과 상기 내부전압 출력 단자 사이를 선택적으로 연결하는 제1 전류 공급부, 상기 제2 비교기의 비교결과에 따라서 상기 외부전압 단자와 상기 내부전압 출력 단자 사이를 선택적으로 연결하는 제2 전류 공급부, 및 상기 제2 제어신호에 응답하여 상기 외부전압 단자와 상기 내부전압 출력 단자의 연결을 차단하는 전류 차단부를 포함한다.

이하에서는 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.

도2는 본 발명의 일실시예에 의한 내부전압 발생장치의 구성도이다. 본 발명에 의한 내부전압 발생장치는 제1 비교부(100); 제2 비교부(200); PMOS 트랜지스터 M1, M2, 및 M3; 및 부하회로(20)를 포함한다.

제1 비교부(100)는 제1 제어신호 φ₁에 응답하여 제1 레퍼런스 전압 Vre와 내부전압 Vint를 비교하고, 제2 비교부(200)는 제2 제어신호 φ₂에 응답하여 제1 레퍼런스 전압 Vre와 내부전압 Vint를 비교한다. 제1 비교부(100)는 VPP 전원에 연결되고 제2 비교부(200)는 Vext 전원에 연결된다. VPP 전원은 외부 전압 Vext를 반도체 장치 내부에서 승압하여 사용하는 전원이다.

PMOS 트랜지스터 M1의 게이트에는 제1 비교부(100)의 출력 N1이 입력되고, 소스에는 VPP 전원이 연결되며, 드레인에는 내부전압 Vint의 출력단자가 연결된다. PMOS 트랜지스터 M2의 게이트에는 제2 비교부(200)의 출력 N2가 입력되고, 소스에는 외부 전원 Vext가 연결되며, 드레인에는 내부전압 Vint의 출력단자가 연결된다. PMOS 트랜지스터 M3의 게이트에는 제2 제어신호 φ₂가 입력되고, 소스에는 외부 전원 Vext가 연결되며, 드레인에는 제2 비교부(200)의 출력 N2가 연결된다.

부하회로(20)는 내부전압 Vint 출력단자와 그라운드 사이에 연결된다. 본 발명에 의한 내부전압 발생장치의 동작에 대해서는 아래에서 설명한다.

도3은 제1 제어신호 φ₁과 제2 제어신호 φ₂를 생성하는 제어신호 발생부의 구성을 나타낸다. 제어신호 발생부는 전원전압 감지부(300), 비교부(400), 및 래치(500)를 포함한다.

전원전압 감지부(300)는 외부 전원 Vext와 그라운드 사이에 직렬로 연결된 복수개의 저항 R1 내지 Rn 및 디코더를 포함한다. 디코더는 저항이 연결된 복수개의 노드에서 전압을 센싱하여 외부 전원 Vext에 대응하는 전압 φ를 출력한다.

비교부(400)는 커런트 미러형의 차동증폭기로서 PMOS 트랜지스터 MP1과 MP2, NMOS 트랜지스터 MN1과 MN2를 포함한다.

PMOS 트랜지스터 MP1과 MP2의 소스는 외부 전원 Vext와 연결된다. MP1과 MP2의 게이트는 서로 연결되며 MP2의 게이트는 MP2의 드레인과 연결된다. NMOS 트랜지스터 MN1의 게이트에는 디코더의 출력 φ가 입력되고 MN1의 드레인은 MP1의 드레인과 연결되며, MN1의 소스는 그라운드와 연결된다. NMOS 트랜지스터 MN2의 게이트에는 제2 레퍼런스 전압 Vref가 입력되고 MN2의 드레인은 MP2의 드레인과 연결되며 MN2의 소스는 그라운드와 연결된다.

NMOS 트랜지스터 MN1의 드레인 전압은 래치(500)에 입력신호로서 제공된다. 래치의 출력은 제2 제어신호 φ₂이고, 제2 제어신호 φ₂를 반전시켜 제1 제어신호 φ₁를 얻는다.

예를 들어 디코더의 출력 φ가 제2 레퍼런스 전압 Vref보다 크면 NMOS 트랜지스터 MN1의 드레인 전압은 "로우"가 되어 제1 제어신호 φ₁는 "로우", 제2 제어신호 φ₂는 "하이"가 된다.

도4는 본 발명에 의한 비교기(100, 200)의 구성도이다. 비교기(100, 200)는 제어신호 φ₁(φ₂)에 응답하여 제1 레퍼런스 전압 Vre와 내부전압 Vint를 비교한다. 비교기(100, 200)는 커런트 미러형의 차동 증폭기로서 PMOS 트랜지스터 CP1과 CP2, NMOS 트랜지스터 CN1, CN2, 및 CN3을 포함한다.

PMOS 트랜지스터 CP1과 CP2의 소스는 전원(제1 비교기는 VPP, 제2 비교기는 Vext)과 연결된다. CP1과 CP2의 게이트는 서로 연결되며 CP2의 게이트는 CP2의 드레인과 연결된다. NMOS 트랜지스터 CN1의 게이트에는 내부전압 Vint가 입력되고 CN1의 드레인은 CP1의 드레인과 연결된다. NMOS 트랜지스터 CN2의 게이트에는 제1 레퍼런스 전압 Vre가 입력되고 CN2의 드레인은 CP2의 드레인과 연결된다. NMOS 트랜지스터 CN3의 게이트에는 제어신호(제1 비교기는 φ₁, 제2 비교기는 φ₂)가 입력되고, 드레인은 NMOS 트랜지스터 CN1, CN2의 드레인과 연결되며, 소스는 그라운드와 연결된다.

제어신호 발생부(도3 참조)는 외부 전압 Vext를 감지한 전압 φ와 제2 레퍼런스 전압 Vref를 비교하여 제1 제어신호 φ₁과 제2 제어신호 φ₂를 발생시킨다. 예를 들어 φ> Vref이면 비교부(400)의 출력은 "로우"가 되어 φ₁은 "로우"가 되고 φ₂는 "하이"가 된다. 반대로 φ< Vref이면 비교부(400)의 출력은 "하이"가 되어 φ₁은 "하이"가 되고 φ₂는 "로우"가 된다.

즉 외부 전압 Vext가 소정의 전압 이상일 때는 제2 비교부(200)로 하여금 PMOS 트랜지스터 M2을 제어하도록 하여 전류 공급량을 제어하고, 외부 전압 Vext가 소정의 전압 이하인 경우에는 제1 비교부(100)로 하여금 PMOS 트랜지스터 M1을 제어하도록 한다.

제1 비교부(100)가 사용되는 경우는 Vext가 소정의 전압 이하인 경우 즉, 메모리 장치가 저전압에서 동작하는 경우이다. 이때 전류 공급을 담당하는 PMOS 트랜지스터 M1의 소스에는 외부전압 Vext 대신에 이를 승압한 전압인 VPP를 사용함으로써 저전압 동작시 PMOS 트랜지스터 M1의 드레인-소스 간 전압을 크게 유지할 수 있다. 이로 인하여 저전압 동작에서 충분한 전류 구동 능력을 유지할 수 있다.

이 경우에 PMOS 트랜지스터 M1에 의해 과도한 전류가 흘러서 내부전압 Vint가 외부전압 Vext 이상으로 상승할 가능성이 있다. 이 경우에는 내부전압 Vint 출력단자에서 외부 전압 Vext 입력단자 방향으로 역류할 가능성이 있는데 이를 차단하기 위하여 PMOS 트랜지스터 M3을 도입한다. 즉 저전압 동작에서는 제2 제어신호 가 "로우"상태가 되어 PMOS 트랜지스터 M2의 게이트에 "하이"레벨의 전압이 인가되므로 PMOS 트랜지스터 M2는 오프 상태를 유지한다.

본 발명과 같이 외부전압의 레벨에 따라서 저전압 영역에서는 외부전압보다 높은 전압을 이용하여 전류를 공급함으로써 저전압 영역에서도 안정적인 동작이 가능하도록 한다.

도1은 종래 기술에 의한 내부전압 발생장치의 구성도.

도2는 본 발명에 의한 내부전압 발생장치의 구성도.

도3은 본 발명에 의한 내부전압 발생장치에 포함된 제어신호 발생부의 구성도.

도4는 본 발명에 의한 내부전압 발생장치에 포함된 비교기의 구성도.

Claims (7)

1. 외부전압과 소정의 기준전압을 비교하여 서로 상보적으로 활성화되는 제1 제어신호 및 제2 제어신호를 출력하는 외부전압 감지부;

   상기 제1 제어신호가 활성화되면 레퍼런스 전압과 내부전압을 비교하는 제1 비교기;

   상기 제2 제어신호가 활성화되면 상기 레퍼런스 전압과 상기 내부전압을 비교하는 제2 비교기;

   상기 제1 비교기의 출력에 제어되어 상기 외부전압보다 높은 전압을 갖는 전압원과 상기 내부전압 출력 단자 사이를 연결하는 제1 전류 공급부;

   상기 제2 비교기의 출력에 제어되어 상기 외부전압 단자와 상기 내부전압 출력 단자 사이를 연결하는 제2 전류 공급부; 및

   상기 제2 제어신호가 비활성화되면 상기 외부전압 단자와 상기 내부전압 출력 단자의 연결을 차단하는 전류 차단부

   를 포함하는 것을 특징으로 하는 내부전압 발생장치.
2. 제 1 항에 있어서, 상기 외부전압 감지부는

   상기 외부전압을 분배하여 상기 외부전압에 대응하는 전압신호를 출력하는 감지부;

   상기 전압신호와 소정의 기준전압에 대응하는 기준신호를 비교하여 상기 전압신호가 상기 기준신호보다 작은 경우에는 활성화되고, 상기 전압신호가 상기 기준신호보다 큰 경우에는 비활성화되는 신호를 출력하는 비교부; 및

   상기 비교부의 출력신호를 래칭하는 래치

   를 포함하고,

   상기 래치의 출력신호를 상기 제2 제어신호, 상기 제2 제어신호를 인버팅한 신호를 상기 제1 제어신호로서 출력하는 것을 특징으로 하는 내부전압 발생장치.
3. 제 1 항에 있어서, 상기 제1 비교부는

   상기 제1 제어신호가 게이트에 입력되고 소스가 그라운드에 연결되는 제1 NMOS 트랜지스터;

   상기 내부전압이 게이트에 입력되고 소스가 상기 제1 NMOS 트랜지스터의 드레인과 연결되는 제2 NMOS 트랜지스터;

   상기 레퍼런스 전압이 게이트에 입력되고 소스가 상기 제1 NMOS 트랜지스터의 드레인과 연결되는 제3 NMOS 트랜지스터; 및

   상기 외부전압보다 높은 전압을 갖는 전압원과 상기 제2 및 제3 NMOS 트랜지스터의 드레인 사이에 연결된 커런트 미러

   를 포함하되 상기 제2 NMOS 트랜지스터의 드레인에서 외부로 신호가 출력되는 것을 특징으로 하는 내부전압 발생장치.
4. 제 1 항에 있어서, 상기 제2 비교부는

   상기 제2 제어신호가 게이트에 입력되고 소스가 그라운드에 연결되는 제4 NMOS 트랜지스터;

   상기 내부전압이 게이트에 입력되고 소스가 상기 제4 NMOS 트랜지스터의 드레인과 연결되는 제5 NMOS 트랜지스터;

   상기 레퍼런스 전압이 게이트에 입력되고 소스가 상기 제4 NMOS 트랜지스터의 드레인과 연결되는 제6 NMOS 트랜지스터; 및

   상기 외부전압 단자와 상기 제4 및 제5 NMOS 트랜지스터의 드레인 사이에 연결된 커런트 미러

   를 포함하되 상기 제5 NMOS 트랜지스터의 드레인에서 외부로 신호가 출력되는 것을 특징으로 하는 내부전압 발생장치.
5. 제 1 항에 있어서, 상기 제1 전류 공급부는

   상기 제1 비교기의 출력이 게이트에 입력되고 드레인과 소스는 상기 외부전압보다 높은 전압을 갖는 전압원과 상기 내부전압 출력단자와 연결되는 트랜지스터로서 상기 트랜지스터는 상기 제1 비교기의 출력이 비활성화된 경우에 온 상태가 되는 것을 특징으로 하는 내부전압 발생장치.
6. 제 1 항에 있어서, 상기 제2 전류 공급부는

   상기 제2 비교기의 출력이 게이트에 입력되고 소스와 드레인은 상기 외부전압을 갖는 전압원과 상기 내부전압 출력단자와 연결되는 트랜지스터로서 상기 트랜지스터는 상기 제2 비교기의 출력이 비활성화된 경우에 온 상태가 되는 것을 특징으로 하는 내부전압 발생장치.
7. 제 1 항에 있어서, 상기 전류 차단부는

   상기 제2 제어신호가 게이트에 입력되고 소스와 드레인은 상기 외부전압을 갖는 전압원과 상기 제2 비교기의 출력단자를 연결하는 트랜지스터로서, 상기 트랜지스터는 상기 제2 제어신호가 비활성화되면 온 상태가 되는 것을 특징으로 하는 내부전압 발생장치.