JPS63172508A - バツフア回路 - Google Patents

バツフア回路

Info

Publication number
JPS63172508A
JPS63172508A JP62003533A JP353387A JPS63172508A JP S63172508 A JPS63172508 A JP S63172508A JP 62003533 A JP62003533 A JP 62003533A JP 353387 A JP353387 A JP 353387A JP S63172508 A JPS63172508 A JP S63172508A
Authority
JP
Japan
Prior art keywords
circuit
emitter follower
emitter
transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62003533A
Other languages
English (en)
Inventor
Masayuki Yoneyama
匡幸 米山
Fusao Ushio
潮 房雄
Hiroshi Mitani
浩 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62003533A priority Critical patent/JPS63172508A/ja
Publication of JPS63172508A publication Critical patent/JPS63172508A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はアナログ信号を出力するバッファ回路に関する
ものである。
従来の技術 近年、映像、音声の双方の技術が融合し、新たなメディ
アが開発されている。また、これに伴ない、信号の高品
質化が要求されるようになった。
アナログ映像信号処理においては、群遅延特性。
周波数特性の改善、S/N比の改良、ダイナミックレン
ジの確保、微分利得、微分位相の改善等が求められる。
特に、映像信号を出力するバッファ回路は、ダイナミッ
クレンジを確保することが難しいことがある。バッファ
回路としては、たとえば、従来例30として第2図のよ
うな構成が考えられる。第2図において、入力端子3に
入力された信号は、1経路としてトランジスタ32.3
5を経て、出力端子4に現われ、他の1経路として、ト
ランジスタ33.36を経て出力端子4に現れるという
、プッシェプル回路になっている。
発明が解決しようとする問題点 従来例30において、入力端子3への入力電圧をvIN
とすると、トランジスタ32がオンするためには、 vINくVCC−v881 (VB8!I:トランジスタ32のベース・エミッタ間
電圧) (voC: 電源電圧) とならねばならない、また、同様に、トランジスタ33
がオンするためには、 ゛ v    >■ IN      BBM (■BB!l:トランジスタ33のベース・エミッタ間
電圧) が要求される。すなわち、 VBBI<vIN<vCO’Ba1l に制限され、特に、電源電圧vccが低い場合、ダイナ
ミックレンジが狭くなるという問題があった。
問題点を解決するための手段 上記問題点を解決するために、本発明のバッファ回路は
、入力信号が、第1のエミッタホロワ回路を経て、能動
負荷を具備する第2のエミッタホロワ回路に入力されて
、出力されるように構成されており、第2のエミッタホ
ロワ回路の能動負荷は入力信号の位相を反転する位相反
転回路によって制御され、位相反転回路の前段に、第3
のエミッタホロワ回路を有するように構成している。
作用 ゛ 本発明は、上記した構成をとることにより、従来例
より広い!゛イナミンクレンジ有するバッファ回路を実
現できる。
実施例 以下、本発明のバッファ回路の一実施例について、図面
に基づいて説明する。
第1図は、本発明におけるバッファ回路100を示す。
入力端子1に入力された信号は、第1のエミッタホロワ
回路300を経て、第2のエミ。
タホロワ回路400に入力される。ここで、入力電圧v
INが高い場合、第3のエミッタホロワ回路500を経
た信号は位相反転回路200のトランジスタ8あエミッ
タ電流を上昇させ、抵抗6を流れる電流が減少する。そ
の結果、トランジスタ9のエミッタ電流が減少し、トラ
ンジスタ9とトランジスタ11が、カレントミラーを構
成しているため、第2のエミッタホロワ回路400の能
動負荷となっているトランジスタ11のエミッタ電流が
減少する。したがって、■1Nが高い時、トランジスタ
lOのエミッタ電流は、出力端子2を経て、コンデンサ
12.負荷抵抗13に供給される。入力電圧vINが低
い時、同様にしてトランジスタ11のエミッタ電流が増
加し、コンデンサ12に蓄えられた電荷はトランジスタ
11に流れ込み、また、トランジスタ10のエミッタ電
流も同じくトランジスタ11に流れる。ここで、バッフ
ァ回路100のダイナミックレンジをみると、V<V<
V CEII      IN      BET(vB 
E、?  ’ )ランジスタフの、ベース・エミッタ電
流) (■CBII’トランジスタ11のコレクタ・エミッタ
電圧) ここで、VB 8?は、前記、従来例30におけるvB
EMと等しイ、シかし、■   は、0.2CIII+
1 〜0.3v程度であり、前記v88.より小さいため、
ダイナミックレンジが拡大される。
ここで、トランジスタ9のコレクタ・エミッタ間電圧■
。8.は約0.7V、さらに、トランジスタ8が飽和し
ないためには、トランジスタ8のコレクタ・エミッタ間
電圧V。8Bは約0.3V以上確保する必要がある。入
力電圧v1Nが低い場合、第3のエミッタホロワ回路5
00によるオフセットと、トランジスタ8のベース・エ
ミッタ。
間型圧vBB8の和に、vINを加えた電圧が、トラン
ジスタ8のエミッタに現れるため、前記vcF18が確
保されて、トランジスタ8が正常に動作する。
なお、第1図に示した実施例100においては、抵抗5
を使用したが、能動負荷としてもよい。また、トランジ
スタ10.11は、2個以上並列に接続してもよい、ま
た、トランジスタ9とトランジスタ11をカレントミラ
ーとして構成したが、トランジスタ11のベースをトラ
ンジスタ8のコレクタで直接にドライブしてもよい、さ
らに、位相反転回路200として前記の構成を示したが
、位相反転機能を有し、反転位相電圧をトランジスタ1
1のベースに供給できる、より一般的な位相反転ブロッ
クを使用してもよい、また、抵抗15は能動負荷で構成
しても差し支えない。
発明の効果 本発明は、上記構成をとることにより、従来手法では限
界のあったダイナミックレンジに対し、より広いダイナ
ミックレンジを許容できるバッファ回路を提供する。
【図面の簡単な説明】
第1図は本発明のバッファ回路の一例を示す回路図、第
2図は従来例を示す回路図である。 l・・・・・・入力端子、2・・・・・・出力端子、6
・工・・・抵抗、?、8,9,10.11・・・・・・
トランジスタ、12・・・・・・コンデンサ、13・・
・・・・負荷抵抗、100・・・・・・バッファ回路、
200・・・・・・位相反転回路、30G・・・・・・
第1のエミッタホロワ回路、400・・・・・・第2の
エミッタホロワ回路、500・・・・・・第3のエミッ
タホロワ回路。

Claims (1)

    【特許請求の範囲】
  1. 入力信号が、第1のエミッタホロワ回路を経て、能動負
    荷を具備する第2のエミッタホロワ回路に入力されて、
    出力されるように構成されており、第2のエミッタホロ
    ワ回路の能動負荷は、入力信号の位相を反転する位相反
    転回路によって制御され、位相反転回路の前段に、第3
    のエミッタホロワ回路を有するように構成したことを特
    徴とするバッファ回路。
JP62003533A 1987-01-09 1987-01-09 バツフア回路 Pending JPS63172508A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62003533A JPS63172508A (ja) 1987-01-09 1987-01-09 バツフア回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62003533A JPS63172508A (ja) 1987-01-09 1987-01-09 バツフア回路

Publications (1)

Publication Number Publication Date
JPS63172508A true JPS63172508A (ja) 1988-07-16

Family

ID=11560032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62003533A Pending JPS63172508A (ja) 1987-01-09 1987-01-09 バツフア回路

Country Status (1)

Country Link
JP (1) JPS63172508A (ja)

Similar Documents

Publication Publication Date Title
JPH0583003B2 (ja)
JPH04227104A (ja) 増幅回路
US6046639A (en) Amplifier/oscillator circuit with common-emitter amplifier and differential amplifier
JPS63172508A (ja) バツフア回路
US6078220A (en) Complementary class AB current amplifier
JP2001111419A (ja) チャージポンプ回路
JPS63172507A (ja) バツフア回路
JPH0527282B2 (ja)
JPS607210A (ja) ダブルバランスドミキサ装置
JP2001060832A (ja) 差動増幅器
JPS63172509A (ja) バツフア回路
JP2800522B2 (ja) 電流切換回路
JPS61289711A (ja) 信号合成切換回路
JPH0793567B2 (ja) 電流切換型論理回路の定電流源制御用電源回路
JPS61181277A (ja) クランプ回路
JPH0198308A (ja) 電圧制御増幅器
JP2761806B2 (ja) 信号処理装置
JPH0832375A (ja) Btl出力回路
JP2615033B2 (ja) スイツチ回路
JPH0541618A (ja) 直流オフセツトの補正回路
JPS61228776A (ja) 垂直同期分離回路
JPS6129204A (ja) 増幅回路
JPH04145711A (ja) 差動増幅回路
JPH0732357B2 (ja) 論理レベル設定回路
JPH0214803B2 (ja)