JPH07106935A - 低電圧精密電流スイッチ - Google Patents
低電圧精密電流スイッチInfo
- Publication number
- JPH07106935A JPH07106935A JP6214306A JP21430694A JPH07106935A JP H07106935 A JPH07106935 A JP H07106935A JP 6214306 A JP6214306 A JP 6214306A JP 21430694 A JP21430694 A JP 21430694A JP H07106935 A JPH07106935 A JP H07106935A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- coupled
- output
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
Abstract
(57)【要約】
【目的】 ダイナミック・レンジを損なうことなく低電
源電圧で動作する電流スイッチ回路が提供される。 【構成】 電流スイッチ回路には、第１および第２トラ
ンジスタ１２，２０を有する差動対のトランジスタが含
まれる。第１トランジスタのベースは、バイアス電圧Ｖ
B に結合され、コレクタは電流スイッチ回路の出力１４
に結合される。第２トランジスタのコレクタは、第１電
源電圧端子に結合されて、第２トランジスタのベース
は、第２トランジスタのベースに印加された電圧を第１
トランジスタのベースに印加されたバイアス電圧より上
または下に交互に変動させる可変バイアス回路２２に結
合される。第２トランジスタのベースに印加された電圧
が第１トランジスタのベースに印加されたバイアス電圧
より大きいときは、所定の電流が電流スイッチの出力か
ら低下される。そうでない場合は、電流スイッチの出力
に実質的にゼロの電流が流れる。
源電圧で動作する電流スイッチ回路が提供される。 【構成】 電流スイッチ回路には、第１および第２トラ
ンジスタ１２，２０を有する差動対のトランジスタが含
まれる。第１トランジスタのベースは、バイアス電圧Ｖ
B に結合され、コレクタは電流スイッチ回路の出力１４
に結合される。第２トランジスタのコレクタは、第１電
源電圧端子に結合されて、第２トランジスタのベース
は、第２トランジスタのベースに印加された電圧を第１
トランジスタのベースに印加されたバイアス電圧より上
または下に交互に変動させる可変バイアス回路２２に結
合される。第２トランジスタのベースに印加された電圧
が第１トランジスタのベースに印加されたバイアス電圧
より大きいときは、所定の電流が電流スイッチの出力か
ら低下される。そうでない場合は、電流スイッチの出力
に実質的にゼロの電流が流れる。
Description
【０００１】
【産業上の利用分野】本発明は電流スイッチ回路に関
し、さらに詳しくは、ダイナミック・レンジを損なわず
に低電源電圧で動作する電流スイッチなどに関する。
し、さらに詳しくは、ダイナミック・レンジを損なわず
に低電源電圧で動作する電流スイッチなどに関する。
【０００２】
【従来の技術】電流スイッチ回路はたとえば、位相ロッ
ク・ループや遅延ロック・ループに用いられる充電ポン
プ(charge pump) などの複数の用途に用いることができ
る。典型的な電流スイッチ回路には、出力から既知の電
流を出すＮ型差動トランジスタ対を有し、この出力は次
にループ・フィルタを駆動するために結合される。一般
に、充電ポンプのダイナミック・レンジは、電流スイッ
チにより制限され、ダイナミック・レンジは差動トラン
ジスタ対の非線形性（すなわち飽和）により制限され
る。この制限は、約３ＶBEの電圧制限となるのが普通で
ある。このため、通常の電流スイッチ回路のダイナミッ
ク・レンジは、低動作電源電圧に関して制約がある。
ク・ループや遅延ロック・ループに用いられる充電ポン
プ(charge pump) などの複数の用途に用いることができ
る。典型的な電流スイッチ回路には、出力から既知の電
流を出すＮ型差動トランジスタ対を有し、この出力は次
にループ・フィルタを駆動するために結合される。一般
に、充電ポンプのダイナミック・レンジは、電流スイッ
チにより制限され、ダイナミック・レンジは差動トラン
ジスタ対の非線形性（すなわち飽和）により制限され
る。この制限は、約３ＶBEの電圧制限となるのが普通で
ある。このため、通常の電流スイッチ回路のダイナミッ
ク・レンジは、低動作電源電圧に関して制約がある。
【０００３】
【発明が解決しようとする課題】位相ロック・ループで
の動作時にこの問題に対処するために、ループ・フィル
タのもう一方の側の電圧制御発振器は、位相ロック・ル
ープが広い周波数範囲を網羅できるように高いゲインを
持つ必要がある。しかし、これによってシステムのノイ
ズに対する感度が大きくなってしまう。
の動作時にこの問題に対処するために、ループ・フィル
タのもう一方の側の電圧制御発振器は、位相ロック・ル
ープが広い周波数範囲を網羅できるように高いゲインを
持つ必要がある。しかし、これによってシステムのノイ
ズに対する感度が大きくなってしまう。
【０００４】従って、ダイナミック・レンジを損なわず
に低電源電圧で動作する改善された電流スイッチ回路が
必要である。
に低電源電圧で動作する改善された電流スイッチ回路が
必要である。
【０００５】
【実施例】図１には、電流スイッチ回路１０が示され
る。電流スイッチ１０には、差動トランジスタの対１
２，２０が含まれ、トランジスタ１２は出力端子１４に
結合されたコレクタを有する。トランジスタ１２のベー
スは、ＤＣ電圧またはＡＣ電圧であるバイアス電圧ＶB
を受け取るように結合される。トランジスタ１２のエミ
ッタは、抵抗１８（ＲE ）を通じて結合され接地に帰
る。さらにトランジスタ１２のエミッタはトランジスタ
２０のエミッタに結合され、トランジスタ２０は第１電
源電圧端子に結合されたコレクタを有する。
る。電流スイッチ１０には、差動トランジスタの対１
２，２０が含まれ、トランジスタ１２は出力端子１４に
結合されたコレクタを有する。トランジスタ１２のベー
スは、ＤＣ電圧またはＡＣ電圧であるバイアス電圧ＶB
を受け取るように結合される。トランジスタ１２のエミ
ッタは、抵抗１８（ＲE ）を通じて結合され接地に帰
る。さらにトランジスタ１２のエミッタはトランジスタ
２０のエミッタに結合され、トランジスタ２０は第１電
源電圧端子に結合されたコレクタを有する。
【０００６】トランジスタ２０のベースは、トランジス
タ２０のベースに印加される電圧を電圧（ＶB ＋ＶS ）
から電圧（ＶB −ＶS ）に交互に切り替える可変バイア
ス回路２２に結合される。
タ２０のベースに印加される電圧を電圧（ＶB ＋ＶS ）
から電圧（ＶB −ＶS ）に交互に切り替える可変バイア
ス回路２２に結合される。
【０００７】バイアス回路２２は切り替え回路２３を有
し、回路２３はそれぞれが電流源２８を通じてソース電
極を第１電源電圧端子に結合させるＰＭＯＳトランジス
タ２４，２６を有する差動トランジスタ対の形をとる。
電流源２８は電流値ＩT を与えるように図示されるが、
ＩT ／Ｎという低下電流を与える場合もある点を理解さ
れたい。ただしＮは２以上の整数である。抵抗３２，３
４がほぼ一定の比率である限り、充電ポンプ１０の動作
には影響がないが、充電ポンプ１０の全体的な電力消費
を実質的に小さくすることができる。
し、回路２３はそれぞれが電流源２８を通じてソース電
極を第１電源電圧端子に結合させるＰＭＯＳトランジス
タ２４，２６を有する差動トランジスタ対の形をとる。
電流源２８は電流値ＩT を与えるように図示されるが、
ＩT ／Ｎという低下電流を与える場合もある点を理解さ
れたい。ただしＮは２以上の整数である。抵抗３２，３
４がほぼ一定の比率である限り、充電ポンプ１０の動作
には影響がないが、充電ポンプ１０の全体的な電力消費
を実質的に小さくすることができる。
【０００８】ＰＭＯＳトランジスタ２４，２６のゲート
電極はそれぞれ相補信号Ｖin，Ｖinb を受け取るように
結合される。ＰＭＯＳトランジスタ２６のドレーン電極
は、バイアス回路２２の出力を代表するものであるが、
これはトランジスタ２０のベースとトランジスタ３０の
コレクタとに結合される。トランジスタ３０は、ＰＭＯ
Ｓトランジスタ２４のドレーン電極に結合されたベース
を有する。抵抗３２は、トランジスタ２４のドレーン電
極とトランジスタ３０のコレクタとの間に結合される。
トランジスタ３０のエミッタは、抵抗３４を通じて接地
に帰る。
電極はそれぞれ相補信号Ｖin，Ｖinb を受け取るように
結合される。ＰＭＯＳトランジスタ２６のドレーン電極
は、バイアス回路２２の出力を代表するものであるが、
これはトランジスタ２０のベースとトランジスタ３０の
コレクタとに結合される。トランジスタ３０は、ＰＭＯ
Ｓトランジスタ２４のドレーン電極に結合されたベース
を有する。抵抗３２は、トランジスタ２４のドレーン電
極とトランジスタ３０のコレクタとの間に結合される。
トランジスタ３０のエミッタは、抵抗３４を通じて接地
に帰る。
【０００９】動作中は、バイアス回路２２は、電流ミラ
ーを介してたとえば精密電流ＩT を発生し、この電流は
トランジスタ２０のベースに印加される電圧（これは電
圧ＶinとＶinb の論理状態により設定される）に応じて
端子１４において交互にオンとオフに切り替わる。すな
わち、トランジスタ２０のベースの電圧がＶS （ＶB＋
ＶS ）の量だけ電圧ＶB より上になる−−ただし電圧Ｖ
S はトランジスタ対１２，２０を切り替えるだけの充分
な大きさを持つとする−−と、トランジスタ２０が動作
状態となりトランジスタ１２は非動作状態になる。次に
トランジスタ２０はトランジスタ１２から電流を取り込
み、それによって出力端子１４に実質的にゼロの電流を
与える。
ーを介してたとえば精密電流ＩT を発生し、この電流は
トランジスタ２０のベースに印加される電圧（これは電
圧ＶinとＶinb の論理状態により設定される）に応じて
端子１４において交互にオンとオフに切り替わる。すな
わち、トランジスタ２０のベースの電圧がＶS （ＶB＋
ＶS ）の量だけ電圧ＶB より上になる−−ただし電圧Ｖ
S はトランジスタ対１２，２０を切り替えるだけの充分
な大きさを持つとする−−と、トランジスタ２０が動作
状態となりトランジスタ１２は非動作状態になる。次に
トランジスタ２０はトランジスタ１２から電流を取り込
み、それによって出力端子１４に実質的にゼロの電流を
与える。
【００１０】しかし、（ＶB −ＶS ）の電圧がトランジ
スタ２０のベースに印加されると、トランジスタ２０は
非動作状態になり、トランジスタ１２が動作状態にな
る。このときはトランジスタ２０はトランジスタ１２か
ら電流を取り込まない。このため、電圧ＶB は電流ＩT
がトランジスタ１２に流れてトランジスタ１２が端子１
４からのＩT に実質的に等しい正味の電流を下げるよう
に働くので、トランジスタ１２がオンになる。上記に説
明されたように、電流ＩT は端子１４で交互にオンとオ
フに切り替えられる。
スタ２０のベースに印加されると、トランジスタ２０は
非動作状態になり、トランジスタ１２が動作状態にな
る。このときはトランジスタ２０はトランジスタ１２か
ら電流を取り込まない。このため、電圧ＶB は電流ＩT
がトランジスタ１２に流れてトランジスタ１２が端子１
４からのＩT に実質的に等しい正味の電流を下げるよう
に働くので、トランジスタ１２がオンになる。上記に説
明されたように、電流ＩT は端子１４で交互にオンとオ
フに切り替えられる。
【００１１】バイアス回路２２は、トランジスタ２０の
ベースに対して電圧（ＶB ＋ＶS ）または電圧（ＶB −
ＶS ）を交互に供給する。電圧Ｖinが電圧Ｖinb よりも
大きい場合は、バイアス回路２２はトランジスタ２０の
ベースに対して電圧（ＶB ＋ＶS ）を与える。あるい
は、電圧Ｖinが電圧Ｖinb よりも小さいと、バイアス回
路２２はトランジスタ２０のベースに対して電圧（ＶB
−ＶS ）を供給する。
ベースに対して電圧（ＶB ＋ＶS ）または電圧（ＶB −
ＶS ）を交互に供給する。電圧Ｖinが電圧Ｖinb よりも
大きい場合は、バイアス回路２２はトランジスタ２０の
ベースに対して電圧（ＶB ＋ＶS ）を与える。あるい
は、電圧Ｖinが電圧Ｖinb よりも小さいと、バイアス回
路２２はトランジスタ２０のベースに対して電圧（ＶB
−ＶS ）を供給する。
【００１２】さらに詳しく述べると、電圧Ｖinが電圧Ｖ
inb よりも大きいと、電流ＩT のすべてがトランジスタ
２６に流れ、さらにトランジスタ３０と抵抗３４にも流
れる。抵抗３４の値が実質的に（ＲE ＋ＶS ／ＩT ）に
等しくなるように選択することにより、トランジスタ２
０のベースに現れる電圧は数式１に示されるものと実質
的に等しくなる。
inb よりも大きいと、電流ＩT のすべてがトランジスタ
２６に流れ、さらにトランジスタ３０と抵抗３４にも流
れる。抵抗３４の値が実質的に（ＲE ＋ＶS ／ＩT ）に
等しくなるように選択することにより、トランジスタ２
０のベースに現れる電圧は数式１に示されるものと実質
的に等しくなる。
【００１３】
【数１】 Vin>VinbのときVB20 = (ITRE + VBE30 + VS) ただしREは抵抗１８の値；VBE30 はトランジスタ３０の
ベース−エミッタ電圧；およびVSは所定の電圧。
ベース−エミッタ電圧；およびVSは所定の電圧。
【００１４】数式１の右側の最初の２つの項は、トラン
ジスタ１２，３０のベース−エミッタ電圧が実質的に等
しいとすると、バイアス電圧ＶB に実質的に等しいこと
を認識されたい。その結果、Ｖin＞Ｖinb のときトラン
ジスタ２０のベースに印加される電圧は、項ＶS だけバ
イアス電圧ＢB よりも大きくなる。そのためにトランジ
スタ２０が動作状態になり、トランジスタ１２からすべ
ての電流を取り込み、出力端子１４に流れる電流は実質
的にゼロになる。
ジスタ１２，３０のベース−エミッタ電圧が実質的に等
しいとすると、バイアス電圧ＶB に実質的に等しいこと
を認識されたい。その結果、Ｖin＞Ｖinb のときトラン
ジスタ２０のベースに印加される電圧は、項ＶS だけバ
イアス電圧ＢB よりも大きくなる。そのためにトランジ
スタ２０が動作状態になり、トランジスタ１２からすべ
ての電流を取り込み、出力端子１４に流れる電流は実質
的にゼロになる。
【００１５】しかし、電圧Ｖinが電圧Ｖinb よりも小さ
く、抵抗３２が２ＶS ／ＩT の値に実質的に等しいとき
は、切り替え回路２３は電流源２８を介してトランジス
タ２４に電流を流し、トランジスタ２０のベースに現れ
る電圧は数式２に示すように表すことができる。
く、抵抗３２が２ＶS ／ＩT の値に実質的に等しいとき
は、切り替え回路２３は電流源２８を介してトランジス
タ２４に電流を流し、トランジスタ２０のベースに現れ
る電圧は数式２に示すように表すことができる。
【００１６】
【数２】 Vin<VinbのときVB20 = (IT RE + VBE30 -
VS)
VS)
【００１７】数式２から、トランジスタ２０のベースに
現れる電圧は、電圧Ｖinが電圧Ｖinb よりも小さいと
き、電圧（ＶB −ＶS ）に実質的に等しくなる。その結
果トランジスタ２０は非動作状態になり、トランジスタ
１２から電流を取り込まない。そのために、トランジス
タ１２はオンとなり、出力端子１４からの電流ＩT を下
げるように働く。電流スイッチ１０の出力端子１４で入
力信号Ｖin，Ｖinb に関して流れる電流を、表１に示さ
れる真理表の形に表すことができる。ただしＶin＞Ｖ
inb であればＶin＝１，Ｖinb ＝０であり、Ｖin＜Ｖ
inb であればＶin＝０，Ｖinb ＝１であることを理解さ
れたい。
現れる電圧は、電圧Ｖinが電圧Ｖinb よりも小さいと
き、電圧（ＶB −ＶS ）に実質的に等しくなる。その結
果トランジスタ２０は非動作状態になり、トランジスタ
１２から電流を取り込まない。そのために、トランジス
タ１２はオンとなり、出力端子１４からの電流ＩT を下
げるように働く。電流スイッチ１０の出力端子１４で入
力信号Ｖin，Ｖinb に関して流れる電流を、表１に示さ
れる真理表の形に表すことができる。ただしＶin＞Ｖ
inb であればＶin＝１，Ｖinb ＝０であり、Ｖin＜Ｖ
inb であればＶin＝０，Ｖinb ＝１であることを理解さ
れたい。
【００１８】
【表１】
【００１９】トランジスタ２０のベースの電圧を制御す
ることにより電流がトランジスタ１２を通じて切り替え
られ、トランジスタ１２，２０の共通エミッタと抵抗１
８との間に結合される余分なトランジスタの必要がない
ために、電流スイッチ１０は他の電流スイッチよりも有
利である。その結果、本発明はＶBE電圧を１つ分排除
し、電流スイッチ１０のダイナミック・レンジを増大さ
せ、さらに電流スイッチ１０をより低い電圧で効率的に
動作させることができる。
ることにより電流がトランジスタ１２を通じて切り替え
られ、トランジスタ１２，２０の共通エミッタと抵抗１
８との間に結合される余分なトランジスタの必要がない
ために、電流スイッチ１０は他の電流スイッチよりも有
利である。その結果、本発明はＶBE電圧を１つ分排除
し、電流スイッチ１０のダイナミック・レンジを増大さ
せ、さらに電流スイッチ１０をより低い電圧で効率的に
動作させることができる。
【００２０】図２には、電流スイッチ４０の詳細な回路
図が示される。図１に示された部品と同じもので図２に
示される部品は、同じ参照番号で識別されることを理解
されたい。図２に示される回路にはさらに、トランジス
タ３０のベースとコレクタとの間に結合された抵抗４２
が含まれる。また、図２の可変バイアス回路２２は（こ
れはトランジスタ２０のベースで電圧ＶB ＋ＶS または
電圧ＶB −ＶS を与える）図１の対応部分と同じ機能を
果たすが、図２の可変バイアス回路２２は図１の可変バ
イアス回路２２とは多少異なっている。第１に、トラン
ジスタ２０のベースがトランジスタ２４のドレーン電極
に結合される。第２に、トランジスタ２６のドレーン電
極がトランジスタ３０のベースに結合される。第３に、
図２の抵抗３２，３４の値はそれぞれＶS ／ＩT とＲE
である。また抵抗４２の値はＶS／ＩT である。これら
の値を選択することにより、Ｖin＞Ｖinb の場合、バイ
アス回路２２はトランジスタ２０のベースに電圧（ＶB
−ＶS ）を与える。しかし、Ｖin＜Ｖinb であれば、バ
イアス回路２２はトランジスタ２０のベースに電圧（Ｖ
B ＋ＶS ）を与える。
図が示される。図１に示された部品と同じもので図２に
示される部品は、同じ参照番号で識別されることを理解
されたい。図２に示される回路にはさらに、トランジス
タ３０のベースとコレクタとの間に結合された抵抗４２
が含まれる。また、図２の可変バイアス回路２２は（こ
れはトランジスタ２０のベースで電圧ＶB ＋ＶS または
電圧ＶB −ＶS を与える）図１の対応部分と同じ機能を
果たすが、図２の可変バイアス回路２２は図１の可変バ
イアス回路２２とは多少異なっている。第１に、トラン
ジスタ２０のベースがトランジスタ２４のドレーン電極
に結合される。第２に、トランジスタ２６のドレーン電
極がトランジスタ３０のベースに結合される。第３に、
図２の抵抗３２，３４の値はそれぞれＶS ／ＩT とＲE
である。また抵抗４２の値はＶS／ＩT である。これら
の値を選択することにより、Ｖin＞Ｖinb の場合、バイ
アス回路２２はトランジスタ２０のベースに電圧（ＶB
−ＶS ）を与える。しかし、Ｖin＜Ｖinb であれば、バ
イアス回路２２はトランジスタ２０のベースに電圧（Ｖ
B ＋ＶS ）を与える。
【００２１】入力信号Ｖin，Ｖinb に関して電流スイッ
チ４０の出力端子１４に流れる電流を表２に示される真
理表の形に表すことができる。
チ４０の出力端子１４に流れる電流を表２に示される真
理表の形に表すことができる。
【００２２】
【表２】
【００２３】図３には、充電ポンプ回路５０の詳細な回
路図が示される。充電ポンプ回路５０には、２つの電流
スイッチ５２，５３が含まれ、これらは図２の電流スイ
ッチ４０と同じものである。ここでも図２に示される部
品と同じもので図３に示される部品は同じ参照番号で識
別されることを理解されたい。さらに、充電ポンプ回路
５０は、図１に示される２つの電流スイッチ回路を利用
しても形成できることを理解されたい。充電ポンプ回路
５０にもまた、第１電源電圧端子と出力端子１４との間
に結合されて電流ＩT を設ける電流源５５が含まれる。
路図が示される。充電ポンプ回路５０には、２つの電流
スイッチ５２，５３が含まれ、これらは図２の電流スイ
ッチ４０と同じものである。ここでも図２に示される部
品と同じもので図３に示される部品は同じ参照番号で識
別されることを理解されたい。さらに、充電ポンプ回路
５０は、図１に示される２つの電流スイッチ回路を利用
しても形成できることを理解されたい。充電ポンプ回路
５０にもまた、第１電源電圧端子と出力端子１４との間
に結合されて電流ＩT を設ける電流源５５が含まれる。
【００２４】特に、充電ポンプ回路５０には電流スイッ
チ５２が含まれ、これは入力信号Ｖup，Ｖupb に応答し
て端子１４からの電流ＩT またはゼロ電流を交互に低下
させる。すなわち、電圧Ｖup＜Ｖupb のとき、電流スイ
ッチ５２は端子１４からの電流ＩT を低下させる。ま
た、電圧Ｖup＞Ｖupb のときは、電流スイッチ５２は端
子１４からの実質的にゼロの電流を低下させる。
チ５２が含まれ、これは入力信号Ｖup，Ｖupb に応答し
て端子１４からの電流ＩT またはゼロ電流を交互に低下
させる。すなわち、電圧Ｖup＜Ｖupb のとき、電流スイ
ッチ５２は端子１４からの電流ＩT を低下させる。ま
た、電圧Ｖup＞Ｖupb のときは、電流スイッチ５２は端
子１４からの実質的にゼロの電流を低下させる。
【００２５】同様に、充電ポンプ回路５０は電流スイッ
チ５３を有し、これは入力信号Ｖdn，Ｖdnb に応答して
端子１４からの電流ＩT またはゼロ電流を交互に低下さ
せる。すなわち、電圧Ｖdn＞Ｖdnb のとき、電流スイッ
チ５３は端子１４からの電流ＩT を低下させる。また、
電圧Ｖdn＜Ｖdnb のときは、電流スイッチ５３は端子１
４からの実質的にゼロの電流を低下させる。
チ５３を有し、これは入力信号Ｖdn，Ｖdnb に応答して
端子１４からの電流ＩT またはゼロ電流を交互に低下さ
せる。すなわち、電圧Ｖdn＞Ｖdnb のとき、電流スイッ
チ５３は端子１４からの電流ＩT を低下させる。また、
電圧Ｖdn＜Ｖdnb のときは、電流スイッチ５３は端子１
４からの実質的にゼロの電流を低下させる。
【００２６】さらに、電流スイッチ回路５２，５３に加
えて電流源５５を加えることで、充電ポンプ回路５０
は、（ｉ）端子１４に電流ＩT を送るか、（ｉｉ）端子
１４からの電流ＩT を低下させるか、（ｉｉｉ）端子１
４に流れる実質的にゼロの正味の電流を与えるかのいず
れかの働きをすることができる。
えて電流源５５を加えることで、充電ポンプ回路５０
は、（ｉ）端子１４に電流ＩT を送るか、（ｉｉ）端子
１４からの電流ＩT を低下させるか、（ｉｉｉ）端子１
４に流れる実質的にゼロの正味の電流を与えるかのいず
れかの働きをすることができる。
【００２７】信号Ｖup／Ｖubp ，Ｖdn／Ｖdnp に関して
出力端子１４に流れる電流を、表３に示される真理表の
形に表すことができる。
出力端子１４に流れる電流を、表３に示される真理表の
形に表すことができる。
【００２８】
【表３】
【００２９】以上、上記の説明から、ダイナミック・レ
ンジを損なうことなく低電源電圧で動作する新規の電流
スイッチ回路が提供されたことは明かである。この電流
スイッチ回路には、第１および第２トランジスタを有す
る差動対のトランジスタが含まれる。第１トランジスタ
のベースはバイアス電圧に結合されて、そのコレクタは
電流スイッチ回路の出力に結合される。第２トランジス
タのコレクタは第１電源電圧端子に結合されて、第２ト
ランジスタのベースは、第２トランジスタのベースに印
加された電圧を第１トランジスタのベースに印加された
バイアス電圧より上または下に交互に変動させる可変バ
イアス回路に結合される。第２トランジスタのベースに
印加された電圧が第１トランジスタのベースに印加され
たバイアス電圧より低いときは、電流スイッチの出力か
ら所定の電流が低下される。そうでない場合は、電流ス
イッチの出力には実質的にゼロの電流が流れる。
ンジを損なうことなく低電源電圧で動作する新規の電流
スイッチ回路が提供されたことは明かである。この電流
スイッチ回路には、第１および第２トランジスタを有す
る差動対のトランジスタが含まれる。第１トランジスタ
のベースはバイアス電圧に結合されて、そのコレクタは
電流スイッチ回路の出力に結合される。第２トランジス
タのコレクタは第１電源電圧端子に結合されて、第２ト
ランジスタのベースは、第２トランジスタのベースに印
加された電圧を第１トランジスタのベースに印加された
バイアス電圧より上または下に交互に変動させる可変バ
イアス回路に結合される。第２トランジスタのベースに
印加された電圧が第１トランジスタのベースに印加され
たバイアス電圧より低いときは、電流スイッチの出力か
ら所定の電流が低下される。そうでない場合は、電流ス
イッチの出力には実質的にゼロの電流が流れる。
【００３０】本発明は特定の実施例において説明されて
いるが、当業者には多くの変更，修正および変形が明か
であろう。さらに、添付の請求項にはこのようなすべて
の変更，修正および変形を含めるものとする。
いるが、当業者には多くの変更，修正および変形が明か
であろう。さらに、添付の請求項にはこのようなすべて
の変更，修正および変形を含めるものとする。
【図１】本発明による電流スイッチ回路の第１実施例の
詳細な回路図である。
詳細な回路図である。
【図２】本発明による電流スイッチ回路の第２実施例の
詳細な回路図である。
詳細な回路図である。
【図３】図２に示される電流スイッチ回路を利用する充
電ポンプ回路の詳細な回路図である。
電ポンプ回路の詳細な回路図である。
１０ 電流スイッチ回路 １２，２０，２４，２６，３０ トランジスタ １４ 出力端子 １８，３２，３４ 抵抗 ２２ 可変バイアス回路 ２３ 切り替え回路 ２８ 電流源
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9182−5Ｊ Ｈ０３Ｌ 7/08 Ｅ
Claims (5)
- 【請求項１】 出力を有する電流スイッチ回路であっ
て：それぞれがコレクタ，ベースおよびエミッタを有す
る第１（１２）および第２（２０）トランジスタを有す
る一対の差動トランジスタであって、前記第１トランジ
スタの前記エミッタが前記第２トランジスタの前記エミ
ッタに結合され、前記第１トランジスタの前記ベースが
バイアス電圧を受け取るために結合され、前記第１トラ
ンジスタの前記コレクタが電流スイッチ回路の出力に結
合され、前記第２トランジスタの前記コレクタが第１電
源電圧端子に結合されるトランジスタ群（１２，２
０）；前記第１トランジスタの前記エミッタと第２電源
電圧端子との間に結合された第１抵抗（１８）；および
前記第２トランジスタの前記ベースに第１および第２電
圧を交互に与えるバイアス回路（２２）であって、前記
バイアス回路が前記第２トランジスタの前記ベースに結
合された出力を有し、前記第１電圧は前記バイアス電圧
よりも大きくそのために前記第２トランジスタが動作状
態となり、前記第１トランジスタは非動作状態になり、
また前記第２電圧は前記バイアス電圧よりも小さくその
ために前記第１トランジスタが動作状態となり、前記第
２トランジスタが非動作状態となるバイアス回路（２
２）；によって構成されることを特徴とする電流スイッ
チ回路。 - 【請求項２】 前記バイアス回路が：電流源（２８）；
一対の相補入力信号に応答して第１および第２入力を有
し、前記電流源により与えられた電流を前記第１スイッ
チの第１出力または第２出力に送る第１スイッチ（２
３）；コレクタ，ベースおよびエミッタを有する第３ト
ランジスタ（３０）であって、前記第３トランジスタの
前記ベースが前記第１スイッチの前記第１出力に結合さ
れ、前記第３トランジスタの前記コレクタが前記第１ス
イッチの前記第２出力と前記バイアス回路の前記出力と
に結合される第３トランジスタ（３０）；前記第１スイ
ッチの前記第１出力と前記第３トランジスタの前記コレ
クタとの間に結合された第２抵抗（３２）；および前記
第３トランジスタの前記エミッタと前記第２電源電圧端
子との間に結合された第３抵抗（３４）；によって構成
される請求項１記載の電流スイッチ回路。 - 【請求項３】 前記第１スイッチが：第１および第２電
流搬送電極と制御電極とを有する第４トランジスタ（２
４）であって、前記第４トランジスタの前記第１電流搬
送電極が前記第１スイッチの前記第１出力に結合され、
前記第４トランジスタの前記第２電流搬送電極が前記電
流源に結合され、前記第４トランジスタの前記制御電極
が前記相補入力信号の第１信号を受け取るように結合さ
れる第４トランジスタ（２４）；および第１および第２
電流搬送電極と制御電極とを有する第５トランジスタ
（２６）であって、前記第５トランジスタの前記第１電
流搬送電極が前記第１スイッチの前記第２出力に結合さ
れ、前記第５トランジスタの前記第２電流搬送電極が前
記電流源に結合され、前記第５トランジスタの前記制御
電極が前記相補入力信号の第２信号を受け取るように結
合される第５トランジスタ（２６）；によって構成され
る請求項２記載の電流スイッチ回路。 - 【請求項４】 前記バイアス回路が：電流源（２８）；
前記一対の第１入力信号に応答して、前記電流源により
設けられる電流を前記第１スイッチの第１出力または第
２出力に送る第１および第２入力を有する第１スイッチ
（２３）であって、前記第１スイッチの前記第１出力が
前記バイアス回路の前記出力に結合される第１スイッチ
（２３）；コレクタ，ベースおよびエミッタを有する第
３トランジスタ（３０）であって、前記第３トランジス
タの前記ベースが前記第１スイッチの前記第２出力に結
合された第３トランジスタ（３０）；前記第１スイッチ
の前記第１出力と前記第３トランジスタの前記コレクタ
との間に結合された第２抵抗（３２）；前記第３トラン
ジスタの前記エミッタと前記第２電源電圧端子との間に
結合された第３抵抗（３４）；および前記第３トランジ
スタの前記ベースと前記コレクタとの間に結合された第
４抵抗（４２）；によって構成される請求項１記載の電
流スイッチ回路。 - 【請求項５】 出力端子において電流を切り替える方法
であって：出力端子に結合されたコレクタを有する第１
トランジスタのベースにバイアス電圧を与える段階；第
２トランジスタのベースに可変電圧を与える段階であっ
て、前記第２トランジスタは第１電源電圧端子に結合さ
れたコレクタを有し、前記可変電圧が前記バイアス電圧
よりも小さいときは出力端子からの電流を低下させ、前
記可変電圧が前記バイアス電圧よりも大きいときは実質
的にゼロの電流が出力端子に流れる段階；によって構成
されることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US114279 | 1993-09-01 | ||
| US08/114,279 US5467051A (en) | 1993-09-01 | 1993-09-01 | Low voltage precision switch |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106935A true JPH07106935A (ja) | 1995-04-21 |
Family
ID=22354311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6214306A Pending JPH07106935A (ja) | 1993-09-01 | 1994-08-17 | 低電圧精密電流スイッチ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5467051A (ja) |
| EP (1) | EP0647027B1 (ja) |
| JP (1) | JPH07106935A (ja) |
| DE (1) | DE69421493T2 (ja) |
| SG (1) | SG46254A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11337594A (ja) * | 1998-05-22 | 1999-12-10 | Oki Electric Ind Co Ltd | ピーク検出回路 |
| JP3621588B2 (ja) * | 1998-09-28 | 2005-02-16 | 東芝情報システム株式会社 | チャージポンプ回路 |
| US6414521B1 (en) * | 2001-02-01 | 2002-07-02 | Lattice Semiconductor Corp. | Sense amplifier systems and methods |
| US20070220171A1 (en) * | 2006-03-17 | 2007-09-20 | Sony Corporation | Systems and methods for synchronization of asynchronous networks |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4280069A (en) * | 1979-07-02 | 1981-07-21 | Honeywell Inc. | Field effect transistor device means control system |
| US4284911A (en) * | 1979-07-16 | 1981-08-18 | Rca Corporation | Switching network |
| JPS56126315A (en) * | 1980-03-11 | 1981-10-03 | Sony Corp | Oscillator |
| DE3217512A1 (de) * | 1982-05-10 | 1983-11-10 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur pegelumsetzung |
| IT1216481B (it) * | 1988-02-29 | 1990-03-08 | Sgs Thomson Microelectronics | Potenza. dispositivo circuitale a basso assorbimento per comandare in accensione un transistore di |
| US5144164A (en) * | 1988-03-18 | 1992-09-01 | Kabushiki Kaisha Toshiba | BiCMOS current switching circuit having a plurality of resistors of a specified value |
| JPH03162130A (ja) * | 1989-11-21 | 1991-07-12 | Fujitsu Ltd | 半導体集積回路 |
| JP2990775B2 (ja) * | 1990-09-25 | 1999-12-13 | 日本電気株式会社 | Ｅｃｌ出力回路 |
| FR2688905A1 (fr) * | 1992-03-18 | 1993-09-24 | Philips Composants | Circuit miroir de courant a commutation acceleree. |
| US5321320A (en) * | 1992-08-03 | 1994-06-14 | Unisys Corporation | ECL driver with adjustable rise and fall times, and method therefor |
-
1993
- 1993-09-01 US US08/114,279 patent/US5467051A/en not_active Expired - Fee Related
-
1994
- 1994-08-11 SG SG1996001638A patent/SG46254A1/en unknown
- 1994-08-11 DE DE69421493T patent/DE69421493T2/de not_active Expired - Fee Related
- 1994-08-11 EP EP94112575A patent/EP0647027B1/en not_active Expired - Lifetime
- 1994-08-17 JP JP6214306A patent/JPH07106935A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE69421493T2 (de) | 2000-06-15 |
| DE69421493D1 (de) | 1999-12-09 |
| SG46254A1 (en) | 1998-02-20 |
| EP0647027B1 (en) | 1999-11-03 |
| EP0647027A1 (en) | 1995-04-05 |
| US5467051A (en) | 1995-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5212456A (en) | Wide-dynamic-range amplifier with a charge-pump load and energizing circuit | |
| JP3177743B2 (ja) | 高差動インピーダンスと低共通モード・インピーダンスを有する差動チャージ・ポンプ回路 | |
| EP0401552A2 (en) | Differential relaxation oscillator | |
| JP3493215B2 (ja) | チャージポンプ回路 | |
| WO1996014690A1 (en) | Cascode switched charge pump circuit | |
| JP2758594B2 (ja) | チャージポンプ回路 | |
| US5166630A (en) | Low current switched capacitor circuit | |
| JPH09260974A (ja) | 増幅回路 | |
| US5619125A (en) | Voltage-to-current converter | |
| US6249153B1 (en) | High slew rate input differential pair with common mode input to ground | |
| JPH07106935A (ja) | 低電圧精密電流スイッチ | |
| JPH04315207A (ja) | 電源回路 | |
| JPH07176996A (ja) | 電流制御発振器 | |
| US7642867B2 (en) | Simple technique for reduction of gain in a voltage controlled oscillator | |
| US5103123A (en) | Phase detector having all NPN transistors | |
| JP3862282B2 (ja) | 高速／高スルーレート３モードバッファ／スイッチおよびその方法 | |
| JP2001111419A (ja) | チャージポンプ回路 | |
| US5963093A (en) | Class AB output stage wih reduced distortion | |
| US6177827B1 (en) | Current mirror circuit and charge pump circuit | |
| JP2984001B2 (ja) | 遅延されたスイッチオフを有する低電圧制御された予備電子回路 | |
| JP3380845B2 (ja) | 直流安定化電源回路 | |
| JP3312640B2 (ja) | スイッチ回路 | |
| JPH06216722A (ja) | 三角波発振回路 | |
| JP2000224034A (ja) | Ｐｌｌ回路 | |
| JP2581163B2 (ja) | 直結型アンプ |