JP3862282B2 - 高速/高スルーレート3モードバッファ/スイッチおよびその方法 - Google Patents
高速/高スルーレート3モードバッファ/スイッチおよびその方法 Download PDFInfo
- Publication number
- JP3862282B2 JP3862282B2 JP51485697A JP51485697A JP3862282B2 JP 3862282 B2 JP3862282 B2 JP 3862282B2 JP 51485697 A JP51485697 A JP 51485697A JP 51485697 A JP51485697 A JP 51485697A JP 3862282 B2 JP3862282 B2 JP 3862282B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- operational amplifier
- switch
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/04213—Modifications for accelerating switching by feedback from the output circuit to the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
発明の分野
本発明は、スイッチに関するものであり、特に、3モードスイッチに関するものである。
関連する技術の説明
理想的なスイッチにおいて、スイッチを閉じた時、該スイッチの入力部において現れるのと同じ信号が、該スイッチの出力部において瞬時に現れる。スイッチを実現する関連技術の方法を、図1(A)、1(B)および1(C)において示し、以下に説明する。
図1(A)は、CMOS2重装置スイッチ1を示す。このCMOS2重装置スイッチ1は、図1(A)−1(C)に示すスイッチのうちで理想スイッチに最も近いスイッチである。CMOS2重装置スイッチ1は、受動スイッチのように作用し、その出力駆動能力は、スイッチ1の前段にあるステージによって制限される。
スイッチを実現する第2の方法は、図1(B)に示すダイオードブリッジスイッチ2である。ダイオードブリッジスイッチ2は、電流I1およびI2の双方がターンオフしたときに開になる。しかしながら、ダイオードブリッジスイッチ2による問題は、正確な歪みの無い動作のために、負荷に対するシンクまたはソース電流を、I1またはI2のいずれかの電流値よりも小さくすべきであることである。したがって、ダイオードブリッジスイッチ2の連続動作中、電流は無駄に消費される。
スイッチを実現する第3の方法は、図1(C)に示す、パワーダウン能力を有する単一利得接続演算増幅器(オペアンプ)3である。しかしながら、単一利得接続オペアンプ3の欠点は、待機電流を小さくすることと、電流駆動能力を高くすることと、容量補償条件との間で平均を取らなければならないことである。
これらの関連技術のスイッチにおいて、交流負荷を該スイッチの出力部に与え、該スイッチを閉じた場合、その出力電圧は、入力電圧にすぐに等しくは成らない。前記関連技術において、出力電圧が入力電圧よりも低い場合、大電流を前記負荷に与え、前記出力電圧を上昇させ、前記出力電圧を前記入力電圧と等しくする必要がある。
CMOSまたはbi−CMOSにおいて実現された3モードバッファ/スイッチは、MOS装置が極めて良好なスイッチとして作用するため、実現するのが簡単である。代表的なMOS装置は、該MOS装置がターンオンしている場合、低い抵抗を与える。さらに、該MOS装置がターンオフしている場合、該MOS装置によって極めて少ない量の漏れ電流しか出力されない。MOSスイッチを使用した場合、該MOSスイッチを、電流駆動能力のため、MOSまたはバイポーラバッファの前段に置くべきである。しかしながら、bi−CMOSスイッチは、バイポーラスイッチよりも実現するのに費用が掛かる。さらに、バイポーラスイッチは、CMOSスイッチよりも速い切替え速度を有する。
好適にはすべてバイポーラ装置を使用して実現した高速/高スルーレート3モードバッファ/スイッチが必要である。
発明の要約
本発明の目的は、閉じた場合に応じて数ミリアンペアの電流をわき出すまたは吸い込むことができる高速/高スルーレート3モードバッファ/スイッチを実現することである。
本発明の他の目的は、前記スイッチの閉じた場合の両端間の電圧降下を少なくすることである。本発明のさらに他の目的は、開いた場合、出力部に高インピーダンスを与え、該スイッチにおける負荷から電流をほとんど流さないスイッチを提供することである。
本発明の追加の目的は、電流をほとんど流さず、該スイッチの出力部において基準電圧を与え、該スイッチの容量性負荷を放電から防ぐパワーダウンモードを有するスイッチを提供することである。
さらに本発明の目的は、該スイッチを閉じた場合の該スイッチの両端間の電圧降下をゼロに保ち、該スイッチを閉じた場合、すぐに出力電圧を入力電圧に等しくする理想的なスイッチに近づくことである。
上述した目的を、請求の範囲において規定した3モードスイッチによって達成することができる。本発明は、閉じた場合に応じて数ミリアンペアの電流をわき出すまたは吸い込むことができる3モードバッファ/スイッチである。加えて、本発明のバッファ/スイッチは、高速なバイポーラ半導体装置のみを使用して実現することができる。さらに、本発明のバイポーラバッファ/スイッチは、該スイッチを開いた場合に該スイッチの入力ノードおよび出力ノード間に比較的高いインピーダンスを与え、該スイッチを閉じた場合に該スイッチの両端間の電圧降下を極めて小さくする。加えて、本発明のバッファ/スイッチは、該スイッチが開いた場合に負荷から電流をほとんど流さない。さらに、本発明のバッファ/スイッチにおいて、該バッファ/スイッチがパワーダウンした場合、一定の直流電圧を該スイッチの出力部において与え、充電された交流容量性負荷を保ち、該スイッチがターンオンした場合、該スイッチが、ターンオフした場合の状態に直ぐに戻るようにし、それによって、前記交流容量性負荷を放電から防ぐ。
以後に明らかになり、構成および動作の詳細に属するこれらのおよび他の目的および利点を、全体を通じて同様の参照符を同様の部分に用いるこれの一部を形成する添付した図を参照して、以下により完全に説明し、請求する。
図の簡単な説明
本発明のさらなる詳細を、添付した図の助けをかりて以下に説明する。
図1(A)、1(B)および1(C)は、関連技術のスイッチを示す。
図2は、本発明の高速/高スルーレート3モードバッファ/スイッチのブロック図である。
図3は、本発明のスイッチの詳細な回路図である。
好適実施例の説明
図2において、本発明による高速/高スルーレート3モード全バイポーラバッファ/スイッチ10を示す。スイッチ10への入力電圧swinを、慣例的な単一利得演算増幅器としてもよい単一利得演算増幅器20の非反転(+)入力部によって受け、同様に、最高レベル検知器30および最低レベル検知器40によって受ける。スイッチ10の出力電圧swoutを、単一利得演算増幅器20からの出力とし、単一利得演算増幅器20の反転(−)入力部に帰還させ、最高レベル検知器30および最低レベル検知器40の第2入力とする。最高レベル検知器30の出力を、増幅器50の非反転(+)入力部への入力とし、最低レベル検知器40の出力を、増幅器50の反転(−)入力部への入力とする。増幅器50の出力は、電流源60を制御し、この電流源60は、慣例的に実現してもよく、電流Imainを発生する。さらに、単一利得演算増幅器20の出力部を電圧発生器70に結合し、この電圧発生器70は、慣例的に実現してもよく、スイッチ10がパワーダウンした場合に一定の直流電圧を発生し、それによって、スイッチ10がパワーダウンした場合、スイッチ10の出力部を一定の直流電圧レベルに保持する。
スイッチ10は、Imainを制御し、上述した機能を達成するために必要な電流と同じ程度の電流をわき出すまたは吸い込むことによって、出力電圧swoutを入力電圧swinに等しくする。スイッチ10が閉じた場合に両端間の電圧降下がない単一利得演算増幅器である増幅器20が入力電圧を受けた場合、swinは、増幅器20の出力部に、利得または減衰なしに伝送される。電流Imainを発生する電流源60は、増幅器20を制御し、高い吸い込み能力および高いわき出し能力を単一利得演算増幅器20に与える。スイッチ10は、電流を浪費する前記関連技術におけるように一定量の電流出力を持たず、スイッチ10の出力を、増幅器20の出力部から検知器30および検知器40への出力電圧swoutの帰還を通る電流Imainによって制御する。したがって、本発明は、要求に応じて、より大きい電流またはより小さい電流を与える。
図2に示すように、最高レベル検知器30および最低レベル検知器40は、入力電圧swinおよび出力電圧swoutを感知する。swinがswoutより下である場合、または、swoutがswinより下である場合、電流Imainを増幅器50によって変化させ、出力電圧swoutを入力電圧swinに一致させる。理想的なスイッチにおいて、該スイッチを閉じた場合、該スイッチの入力部に現れるのと同じ電流が、該スイッチの出力部において即座に現れる。本発明において、電流源60は、十分な量、例えば5ミリアンペアの電流を供給し、スイッチ10の出力部の電圧レベルをスイッチ10の入力部の電圧レベルにほぼ瞬時に一致させ、上述した理想的なスイッチの特性に近づける。また、本発明において、スイッチ10を開いた場合、電流源Imainは停止し、オペアンプ20をその出力部において高インピーダンスにし、数ナノアンペアのみの僅かな漏れ電流となる。したがって、本発明のスイッチ10は、理想的なスイッチの特性に極めて近い。
2モード(すなわち、開または閉)である通常のスイッチと違って、本発明のスイッチ10は、開いているまたは閉じているに加えて、パワーダウンと呼ばれる第3の状態を有する。図2に示すように、電圧発生器70は、本発明のスイッチ10がパワーダウンした場合、単一利得演算増幅器20の出力部において直流基準電圧を与える。慣例的な論理制御回路によって発生され伝送された入力信号ipwdを電圧発生器70が受けた場合、電圧発生器70は、前記直流基準電圧を発生する。
ここで図3を参照すると、npnトランジスタ21および22と、pnpトランジスタ23および24とは、単一利得演算増幅器20を形成する。トランジスタ21のエミッタをトランジスタ22のエミッタに結合する。さらに、トランジスタ23のエミッタをトランジスタ24のエミッタに結合する。図3に示すように、増幅器20の出力部から単一利得演算増幅器20の反転端子(−)への帰還を、トランジスタ24のコレクタとトランジスタ22のベースとの間に与える。上述した帰還は、単一利得演算増幅器20の単一利得を与える。やはり図3に示すように、入力電圧swinは、トランジスタ21のベースを経て増幅器20に対する入力となる。さらに、単一利得演算増幅器20の出力部をトランジスタ24のコレクタとする。
図3に示すように、電流Imainを、npnトランジスタ28のエミッタからの電流出力とする。電流Imainはグランドに流れる。トランジスタ24および28は、電流ミラーを形成する。トランジスタ24のコレクタから流れる電流である出力電流は、トランジスタ28のコレクタから流れてトランジスタ21および22間で分割される電流に正比例する。したがって、トランジスタ28から流れる電流の量が増加すると、トランジスタ24から流れる電流の量も増加する。トランジスタ21のエミッタを通りトランジスタ21のコレクタから流れる電流は、トランジスタ23のコレクタに伝送され、トランジスタ23および24によって形成された電流ミラーのため、トランジスタ24を通り反射される。したがって、電流Imainが変化すると、スイッチ10の出力電流が変化する。
やはり図3に示すように、最高レベル検知器30は、npnトランジスタ31およびnpnトランジスタ32を含む。さらに、最低レベル検知器40は、npnトランジスタ44およびnpnトランジスタ41を含み、これらのトランジスタは、pnpトランジスタ43およびpnpトランジスタ45に電圧のレベルをシフトしたものを与える。
図3に示すように、スイッチ10に対する入力電圧swinは、単一利得演算増幅器20におけるトランジスタ21に対する入力であり、同時に、抵抗R1、例えば、30キロオーム抵抗を通り、最高レベル検知器30におけるトランジスタ31のベースへの入力でもあり、最低レベル検知器40におけるトランジスタ41のベースへの入力でもある。さらに、スイッチ10の出力swoutを、最低レベル検知器40におけるトランジスタ44のベースと、最高レベル検知器30におけるトランジスタ32のベースとに帰還させる。
最高レベル検知器30の動作を、図3の参照と共に説明する。トランジスタ32に帰還される出力電圧swoutと、トランジスタ31に対する入力である入力電圧swinとによって、トランジスタ31およびトランジスタ32は、スイッチ10の入力および出力を感知する差動対を形成する。入力電圧swinの入力電圧レベルが、出力電圧swoutの出力電圧レベルより高い場合、トランジスタ31のベースおける電圧レベルは、トランジスタ32のベースにおける電圧レベルより高い。結果として、トランジスタ34のコレクタに流れ込む電流は、トランジスタ31およびトランジスタ32の一方からの流れのみである。したがって、(トランジスタ31および32のベースにおける電圧の)高い電圧が、トランジスタ33のエミッタに、したがって最高レベル検知器に達する。
さらに、同様の働きが最低レベル検知器40において生じる。図3に示すように、出力電圧swoutは、抵抗R2、例えば、30キロオーム抵抗を通り、トランジスタ44のベースに伝送される。抵抗R2も、キャパシタC1を経てグランドに結合する。さらに、入力電圧swinを、抵抗R1を経てトランジスタ41のベースに伝送する。トランジスタ41および44の双方を、慣例的なエミッタフォロワのトランジスタとする。したがって、入力電圧swinおよび出力電圧swoutが、エミッタフォロワトランジスタ41および44を各々経て、pnpトランジスタ43および45のベースに各々印加される。最低レベル検知器40におけるトランジスタ43および45は、最高レベル検知器30におけるトランジスタ31および32と同様に作用する。したがって、トランジスタ43および45は、出力電圧swoutまたは入力電圧swinのいずれが他方より低いかを感知する。入力電圧swinが出力電圧swoutより高い場合、トランジスタ45が導通する。入力電圧swinが出力電圧swoutより低い場合、トランジスタ43が導通する。結果として、トランジスタ43または45のいずれかのエミッタ電圧が、入力電圧swinおよび出力電圧swoutの低い方の値と等しくなり、増幅器50におけるnpnトランジスタ51を制御する。
上で示したように、最高レベル検知器30および最低レベル検知器40は、入力電圧swinが出力電圧swoutより高いかどうか、または、出力電圧swoutが入力電圧swinより高いかどうかを決定する。どちらが高いかに係わらず、増幅器50において、より高い値が制御信号としてnpnトランジスタ52のベースに達し、より低い値が制御信号としてnpnトランジスタ51に達する。結局、増幅器50の出力は、電流源60におけるトランジスタ28を制御する。
図3に示すように、トランジスタ51およびトランジスタ52は、トランジスタの差動対を形成する。したがって、トランジスタ51およびトランジスタ52のベースにおいて現れる制御信号は、pnpトランジスタ53における電流変化を引き起こす。次に、この電流変化は、pnpトランジスタ25に反射され、pnpトランジスタ29に電流を供給する。次に、npnトランジスタ29に流れ込む電流は、npnトランジスタ28に反射される。したがって、本発明のスイッチ10は、入力電圧swinが出力電圧swoutより高いかどうか、または、入力電圧swinが出力電圧swoutより低いかどうかを決定する。双方の場合において、電流Imainは増加し、より高い吸い込みまたはわき出し能力を増幅器20に与える。抵抗R5、トランジスタ26およびダイオードD1の組み合わせは、通常はオフである。増幅器20負荷が10ミリアンペア程度より大きい電流を要求した場合のみ、npnトランジスタ26がターンオンし、トランジスタ25からダイオードD1を経て電流を引き継ぎ、それによって、電流Imainにおける増加を制限する。出力電圧swoutが入力電圧swinに等しい場合、最高レベル検知器30および最低レベル検知器40のどちらも電流を要求せず、トランジスタ28は、低いバイアス電流において動作する。
やはり図3に示すように、電圧発生器70は、スイッチ10がパワーダウンした場合、基準直流電圧を与える。電圧発生器70を、バイポーラ装置を使用して実現する。図3に示すように、切替え可能信号swenは、スイッチ10を開き、または閉じる。切替え可能信号swenは、慣例的に実現される切替え論理ユニット80に対する入力である。切替え論理ユニット80において、慣例的な論理制御に加えて、スイッチ10のためのバイアス電流を全体として発生する。上述した出力が活性化した場合、電流Imainを発生するトランジスタ28がパワーダウンするため、スイッチ10が開く。したがって、スイッチ10をバイアスするための電流が利用できず、このため、開いたスイッチと同様に、増幅器20が高インピーダンスになる。
電圧発生器70は、スイッチ10がパワーダウンした場合、基準直流電圧を出力電圧swoutに与える。前記基準直流電圧は、1.4ボルトに等しい。信号Ipwdを、前記スイッチがパワーダウンした場合に、前記回路におけるどこかよそで発生された電流とする。信号Ipwdは、npnトランジスタ73のコレクタおよびベースに対する入力であり、次に、npnトランジスタ72のコレクタおよびベースに対する入力であり、これらのトランジスタの双方を、ダイオードとして構成する。信号Ipwdによる電流がトランジスタ73を通ってグランドに流れるため、ほぼ1.4ボルトに等しい2つのベース−エミッタ接続電圧の電圧降下が、トランジスタ73のベースにおいて現れる。npnトランジスタ72および76から成る電流ミラーを活性化し、npnトランジスタ71および75から成る差動増幅器にバイアス電流を供給する。トランジスタ71のコレクタを、トランジスタ23のコレクタに接続する。npnトランジスタ75のコレクタおよびベースを、短絡し、出力電圧swoutに接続する。単一利得増幅器20がパワーダウンしても、トランジスタ71、75、23および24が活性化し、スイッチ10の出力を1.4ボルト程度の基準電圧で駆動するオペアンプに接続された新たな単一利得を発生する。
本発明は、上述した実施例に限定されず、これらの変形物をも含むものである。
本発明の多くの特徴および利点が、この詳細な明細書から明らかになり、したがって、添付した請求の範囲によって、本発明の真の精神および範囲に入るすべてのこのような本発明の特徴および利点を含むものとする。さらに、多数の変形および変更が、当業者には容易に見いだされるであろうことから、本発明を、説明し、記述した厳密な構成に限定するのは望ましくなく、したがって、すべての好適な変形物および同等物を、本発明の範囲に入れることができるものとする。
Claims (4)
- 入力電圧を受け、出力電圧を出力する3モードスイッチにおいて、
負荷に接続され前記入力電圧を受け、前記入力電圧とほぼ等しい出力電圧を出力し、出力電流を出力する入力部および出力部を有する単一利得演算増幅器と、
前記単一利得演算増幅器に結合し、前記単一利得演算増幅器の出力電流の量を、前記電流手段の出力電流に応じて、前記負荷に対してわき出し、または前記負荷から吸い込む電流手段と
を具え、
前記電流手段が、
前記単一利得演算増幅器に結合し、前記入力電圧および出力電圧を受け、前記入力電圧が前記出力電圧より高いかどうか、および前記入力電圧が前記出力電圧より低いかどうかを決定し、前記決定を基礎とする制御信号を出力する検知器手段と、
前記検知器手段および単一利得演算増幅器に結合し、前記制御信号を基礎として前記単一利得演算増幅器への電流を発生する電流源と
を具えることを特徴とする3モードスイッチ。 - 請求の範囲1に記載の3モードスイッチにおいて、前記単一利得演算増幅器に結合し、前記単一利得演算増幅器がパワーダウンした場合に直流電圧を発生する電圧発生器をさらに具える3モードスイッチ。
- 請求の範囲1または2に記載の3モードスイッチにおいて、前記検知器手段が、
前記単一利得演算増幅器に結合し、前記単一利得演算増幅器の出力電圧および前記入力電圧を受け、前記入力電圧および出力電圧のどちらが高いかを決定し、前記出力電圧および入力電圧を基礎とする最高レベル検知器制御信号を発生し、出力する最高レベル検知器と、
前記単一利得演算増幅器に結合し、前記単一利得演算増幅器の出力電圧および前記入力電圧を受け、前記入力電圧および出力電圧のどちらが低いかを決定し、前記出力電圧および入力電圧を基礎とする最低レベル検知器制御信号を発生し、出力する最低レベル検知器と、
前記最高レベル検知器および最低レベル検知器に結合し、非反転入力部および反転入力部を有し、前記入力電圧および出力電圧のより高い方を前記非反転入力部において受け、前記入力電圧および出力電圧のより低い方を前記反転入力部において受け、それらを基礎とする電流発生器制御信号を出力する増幅器と
を具え、
前記電流手段が、
前記検知器手段と、
前記単一利得演算増幅器および増幅器に結合し、前記電流発生器制御信号を基礎として、前記出力電圧が前記入力電圧より高い場合、前記単一利得演算増幅器から電流を吸い込み、前記出力電圧が前記入力電圧より低い場合、前記単一利得演算増幅器に対して電流をわき出す電流発生器と
を具える3モードスイッチ。 - 請求の範囲1または2に記載の3モードスイッチにおいて、前記電流手段が、前記出力電圧が前記入力電圧より高い場合、前記単一利得演算増幅器から電流を吸い込み、前記出力電圧が前記入力電圧より低い場合、前記単一利得演算増幅器に対して電流をわき出す3モードスイッチ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US53992195A | 1995-10-06 | 1995-10-06 | |
US08/539,921 | 1995-10-06 | ||
PCT/IB1996/001024 WO1997014216A1 (en) | 1995-10-06 | 1996-09-30 | A high-speed/high-slew-rate tri-modal all bipolar buffer/switch and method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10510971A JPH10510971A (ja) | 1998-10-20 |
JP3862282B2 true JP3862282B2 (ja) | 2006-12-27 |
Family
ID=24153208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51485697A Expired - Lifetime JP3862282B2 (ja) | 1995-10-06 | 1996-09-30 | 高速/高スルーレート3モードバッファ/スイッチおよびその方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5892376A (ja) |
EP (1) | EP0801846B1 (ja) |
JP (1) | JP3862282B2 (ja) |
KR (1) | KR980700732A (ja) |
DE (1) | DE69617638D1 (ja) |
WO (1) | WO1997014216A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6181187B1 (en) * | 1999-09-30 | 2001-01-30 | Texas Instruments Incorporated | Circuit for auto-centering control loop bias currents |
US6788123B2 (en) * | 2003-01-08 | 2004-09-07 | N Microsystems, Inc. | Unity gain interpolator for delay locked loops |
US7893671B2 (en) * | 2007-03-12 | 2011-02-22 | Texas Instruments Incorporated | Regulator with improved load regulation |
KR100930406B1 (ko) * | 2008-01-18 | 2009-12-08 | 주식회사 하이닉스반도체 | 입력회로를 가지는 반도체 집적회로 |
TWI430565B (zh) * | 2010-12-10 | 2014-03-11 | Novatek Microelectronics Corp | 可調適放大電路 |
US9667234B1 (en) | 2016-11-11 | 2017-05-30 | Teledyne Scientific & Imaging, Llc | Slew-rate enhanced energy efficient source follower circuit |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3944852A (en) * | 1970-01-27 | 1976-03-16 | Motor Finance Corporation | Electrical switching device and modulator using same |
US4061930A (en) * | 1976-06-11 | 1977-12-06 | Rohr Industries, Incorporated | Base drive inhibit circuit |
NL7902633A (nl) * | 1979-04-04 | 1980-10-07 | Philips Nv | Elektronische schakelaar. |
JPS55147038A (en) * | 1979-04-12 | 1980-11-15 | Fujitsu Ltd | Electronic circuit |
US4410810A (en) * | 1981-08-06 | 1983-10-18 | Gould Inc. | High speed transistor switching circuit |
JPS61281979A (ja) * | 1985-06-07 | 1986-12-12 | Hitachi Electronics Eng Co Ltd | ドライブ回路 |
JPS62116004A (ja) * | 1985-11-15 | 1987-05-27 | Hitachi Electronics Eng Co Ltd | ドライバ |
WO1988001805A1 (en) * | 1986-08-25 | 1988-03-10 | Toshiyasu Suzuki | Switching circuit |
US5175451A (en) * | 1990-10-08 | 1992-12-29 | Sharp Kabushiki Kaisha | Biasing circuit for sense amplifier |
FR2676156B1 (fr) * | 1991-04-30 | 1995-08-04 | Sgs Thomson Microelectronics | Circuit d'excitation periodique a niveau variable d'une charge capacitive. |
JPH05121974A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 電流ブースター付きボルテージフオロワ |
US5194824A (en) * | 1992-01-23 | 1993-03-16 | Intel Corporation | 5V Rail-rail unity gain amplifier driving high capacitive load |
JPH06334451A (ja) * | 1993-05-25 | 1994-12-02 | Shibasoku Co Ltd | 電流ブースト回路 |
JPH0757465A (ja) * | 1993-08-06 | 1995-03-03 | Mitsubishi Electric Corp | 半導体回路装置 |
US5428307A (en) * | 1993-10-20 | 1995-06-27 | Silicon Systems, Inc. | Closed-loop peak detector topology |
-
1996
- 1996-09-30 WO PCT/IB1996/001024 patent/WO1997014216A1/en not_active Application Discontinuation
- 1996-09-30 JP JP51485697A patent/JP3862282B2/ja not_active Expired - Lifetime
- 1996-09-30 KR KR1019970703793A patent/KR980700732A/ko not_active Application Discontinuation
- 1996-09-30 EP EP96930324A patent/EP0801846B1/en not_active Expired - Lifetime
- 1996-09-30 DE DE69617638T patent/DE69617638D1/de not_active Expired - Lifetime
-
1997
- 1997-08-18 US US08/916,724 patent/US5892376A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR980700732A (ko) | 1998-03-30 |
EP0801846B1 (en) | 2001-12-05 |
JPH10510971A (ja) | 1998-10-20 |
EP0801846A1 (en) | 1997-10-22 |
DE69617638D1 (de) | 2002-01-17 |
US5892376A (en) | 1999-04-06 |
WO1997014216A1 (en) | 1997-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0476365A1 (en) | An adaptive bias current control circuit | |
JP3025278B2 (ja) | 負荷制御エミッタ結合論理過渡ドライバ | |
JPH0770983B2 (ja) | 出力バッファ回路 | |
US5089724A (en) | High-speed low-power ECL/NTL circuits with AC-coupled complementary push-pull output stage | |
EP0167542A1 (en) | Transient active pull-down | |
US5510754A (en) | Fast slewing amplifier using dynamic current mirrors | |
JP3862282B2 (ja) | 高速/高スルーレート3モードバッファ/スイッチおよびその方法 | |
JPH09260974A (ja) | 増幅回路 | |
JPH09116412A (ja) | 電圧発生回路 | |
JPH114164A (ja) | 周波数シンセサイザの周波数制御ループでの使用が意図されたチャージポンプ回路、集積回路およびラジオ波受信機 | |
US5343092A (en) | Self-biased feedback-controlled active pull-down signal switching | |
EP0522786A1 (en) | Dynamic biasing for class A amplifier | |
US5059827A (en) | ECL circuit with low voltage/fast pull-down | |
US5258667A (en) | Logic circuit for controlling a supply on drive pulses to regulate an output level | |
US4417216A (en) | Operational amplifier | |
JPH05315918A (ja) | 電流ミラー・プルダウンを有する高速プッシュプル・ドライバ | |
JPH0846462A (ja) | 低周波増幅器 | |
US5334886A (en) | Direct-coupled PNP transistor pull-up ECL circuits and direct-coupled complementary push-pull ECL circuits | |
US5264784A (en) | Current mirror with enable | |
JP2003046347A (ja) | 高出力増幅器 | |
JP2794024B2 (ja) | 高速センスアンプ | |
JP2984001B2 (ja) | 遅延されたスイッチオフを有する低電圧制御された予備電子回路 | |
JPS60153639A (ja) | ミラーキヤパシタンスを減少したゲート | |
US5063343A (en) | Current pump structure | |
JP2998334B2 (ja) | Ecl型半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060207 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060209 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060417 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060926 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |