JP2794024B2 - 高速センスアンプ - Google Patents

高速センスアンプ

Info

Publication number
JP2794024B2
JP2794024B2 JP2053868A JP5386890A JP2794024B2 JP 2794024 B2 JP2794024 B2 JP 2794024B2 JP 2053868 A JP2053868 A JP 2053868A JP 5386890 A JP5386890 A JP 5386890A JP 2794024 B2 JP2794024 B2 JP 2794024B2
Authority
JP
Japan
Prior art keywords
transistor
terminal
current
pull
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2053868A
Other languages
English (en)
Other versions
JPH02278595A (ja
Inventor
エム．ルイッチ トーマス
エム．ハード ジェフリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPH02278595A publication Critical patent/JPH02278595A/ja
Application granted granted Critical
Publication of JP2794024B2 publication Critical patent/JP2794024B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は電子回路に関するものであって、更に詳細に
は、低レベル信号をセンスし且つより高いレベルの出力
信号を供給するセンスアンプに関するものである。本発
明は、特に、書込み可能論理装置に使用するセンスアン
プにおいて有用なものである。
従来技術 第１図は、典型的な従来のセンスアンプを示した概略
図である。第１図の従来の回路100の動作について、表
１を参照して説明する。
センスアンプ100は、二つの入力端子と、センスされ
るべきデータを受取るデータ入力端子126と、センスア
ンプ100の出力がイネーブルされるべき場合であること
を画定する信号を受取るイネーブル入力端子105とを有
している。センスアンプ100は、出力端子135を有してお
り、それは出力端子135がイネーブルされている場合に
データ入力端子126上で受取られるデータ信号に関係す
る出力信号を供給し、その出力信号は出力端子135がデ
ィスエーブルされている場合には高インピーダンス出力
信号である。第１図に示した如く、センスアンプ100
は、イネーブル入力段101a、イネーブルセンスアンプ段
102、データ入力段101b、データセンスアンプ段103、出
力段104を有している。トランジスタ119は、そのコレク
タをそのベースへ接続しており、従って抵抗117と、ダ
イオード118とトランジスタ119を介して正電圧源から接
地へ基準電流IREFが流れる。このことは、トランジスタ
121が、トランジスタ119を介して流れるコレクタ電流を
ミラーする傾向となるようにトランジスタ121のベース
上にバイアス電圧を確立する。
論理０のデータ入力信号がデータ入力端子126へ印加
されると、トランジスタ124がターンオフされ、従って
ダイオード123を介してトランジスタ121のコレクタへ電
流は供給されない。トランジスタ124はトランジスタ121
のコレクタへ電流を供給しないので、トランジスタ121
はトランジスタ122からその電流を引出し、トランジス
タ122がターンオンして、出力段104内のノードN1を低状
態とさせる。ノードN1が低状態であると、分相器トラン
ジスタ129がターンオフされ、従ってノードN2を高状態
とさせる。このことは、出力プルアップトランジスタ13
1及び132をターンオンさせ、出力端子135を正供給電圧
へ接続させ、高出力信号を供給する。同時に、分相器ト
ランジスタ129がターンオフしているので、トランジス
タ129のエミッタが抵抗130によって低状態へプルされ、
出力プルダウントランジスタ134をターンオフさせる。
論理１データ入力信号がデータ入力端子126へ印加さ
れると、トランジスタ124がターンオンされ、且つダイ
オード123を介してトランジスタ121のコレクタへ電流を
供給する。トランジスタ124がトランジスタ121のコレク
タへ電流を供給するので、トランジスタ121はトランジ
スタ122から電流を引出すことはなく、従ってトランジ
スタ122はターンオフし、従って出力段104内のノードN1
は高状態とされる。ノードN1が高状態であるので、分相
器トランジスタ129がターンオンされ、ノードN2は低状
態とさせる。このことは、出力プルアップトランジスタ
131及び132をターンオフさせる。同時に、分相器トラン
ジスタ129がターンオンされているので、出力プルダウ
ントランジスタ134がターンオンされ、出力端子135を低
状態へプルする。
上述した説明は、イネーブルセンスアンプ回路102の
効果を考慮に入れていないが、該回路は以下の如く動作
する。トランジスタ116は、そのベースをそのコレクタ
へ接続しており、正供給電圧から、抵抗114と、ダイオ
ード115と、トランジスタ116とを介して接地への基準電
流経路を形成している。このことは、トランジスタ110
へベースバイアスを供給し、トランジスタ110をして、
トランジスタ116を介して流れるコレクタ電流をミラー
動作させる。論理１のイネーブル信号がイネーブル入力
端子105へ印加されると、トランジスタ107はターンオン
し、トランジスタ110のコレクタへ電流を供給する。こ
のことは、トランジスタ109のエミッタ上へ高電圧を供
給し、トランジスタ109及び111をターンオフさせる。ト
ランジスタ109がターンオフすると、分相器トランジス
タ129によってプルダウンされない限り、出力段104のノ
ードN2は高状態である。同様に、トランジスタ111がオ
フ状態であると、ノードN1がセンスアンプ103のトラン
ジスタ122によって低状態へプルされない限り、出力段1
04のノードN1は抵抗128によって高状態へプルされてい
る。この時に、出力段104は、イネーブルセンスアンプ1
02によってイネーブルされ、即ち、それはイネーブルさ
れて出力信号135上に出力信号を供給することによって
応答し、その信号はトランジスタ122の状態に依存し、
トランジスタ122の状態は入力端子126へ印加されるデー
タ入力信号の状態に依存する。
逆に、論理０のイネーブル信号がイネーブル入力端子
105へ印加されると、トランジスタ107がターンオフされ
る。トランジスタ110は、トランジスタ109及び111のエ
ミッタを低状態へプルし、トランジスタ109及び111をタ
ーンオンさせる。トランジスタ109がターンオンされる
と、分相器トランジスタ129の状態に無関係に、出力段1
04のノードN2が低状態へプルされる。同様に、トランジ
スタ111がオンであると、データセンスアンプ103のトラ
ンジスタ122の状態に無関係に、出力段104のノードN1は
低状態へプルされる。この時に、出力段104は、イネー
ブルセンスアンプ102によってディスエーブルされる。
第１図の従来回路は、データ入力端子126へ印加され
るデータ入力信号の状態を正確にセンスすべく動作し且
つイネーブル端子105へ印加される高イネーブル信号に
応答して高インピーダンス信号を供給するものである
が、それは幾つかの欠点を有している。第一に、それ
は、トランジスタ116及び119を有する定電流経路のため
に比較的大きな量の電力を消費する。典型的な装置にお
いては、トランジスタ116及び119の各々は、常に、約3.
5乃至4mAの電流をシンクする。典型的な装置において
は、多数のこの様なセンスアンプ回路が必要とされ、そ
の際に電流消費はかなり増加する。例えば、16個のセン
スアンプを有する装置の場合には、最小で48mAの電流が
定常的に消費される。
更に、回路のスイッチング速度にとって臨界的である
２個のノード、即ちノードN1及びN2が出力段104内に存
在する。ノードN1は、主にそれと関連する容量として
は、トランジスタ111,122,129のコレクタ−ベース容量
と、トランジスタ111及び122のコレクタ対基板容量があ
る。なぜならば、ノードN1に接続されるその他の成分の
容量は無視可能であるからである。同様に、ノードN2
は、主にそれに関連するものとしては、トランジスタ10
9及び131のベース−コレクタ容量と、トランジスタ109
のコレクタ対基板容量がある。従って、第１図の回路で
は、出力段104の２個の臨界的なノードN1及びN2は、そ
れらと関連して、比較的大きな容量を有しており、従っ
てノードN1及びN2がそれへ印加される電圧変化に対して
比較的遅く作用する傾向となっている。
第２図は、別の従来のセンスアンプ200を概略示して
おり、その動作について表２を参照して説明する。セン
スアンプ200は、イネーブル入力回路201a、データ入力
回路201b、イネーブルセンスアンプ回路202、データセ
ンスアンプ回路203、出力回路204を有している。回路20
0は、各回路202及び203において電流増幅を使用するこ
とにより必要とされる電流の量を減少させている。イネ
ーブルセンスアンプ202を参照すると、電流源240は、典
型的に、約0.04mAを供給するのみである。この電流は、
抵抗243によって供給される約0.4mAの電流をシンクする
ためにトランジスタ244によって増幅される。抵抗243に
よって供給される電流がトランジスタ244によってシン
クされない場合には、それはトランジスタ245へのベー
ス駆動として使用される。トランジスタ245は、出力段2
04の制御ノードN2を制御するために約3.5−4mAをシンク
する。
論理０のイネーブル入力信号がイネーブル入力端子20
5へ印加されると、トランジスタ207はオフされ、従って
ダイオード241のカソードへ電流を供給することはな
い。従って、電流源240は、抵抗242及びダイオード241
を介して、その電流を得る。このことは、トランジスタ
244のベースを低状態へプルさせ、トランジスタ244をタ
ーンオフし、トランジスタ245をターンオンさせるため
に抵抗243がトランジスタ245のベースをプルアップする
ことを可能とする。トランジスタ245がターンオンされ
ると、ノードN2が低状態へプルされ、出力段204をディ
スエーブルさせる。
逆に、論理１のイネーブル入力信号が端子205へ印加
されると、トランジスタ207はターンオンされる。トラ
ンジスタ207は、約0.04mAを電流源240へ供給する。この
ことは、ダイオード241をして導通状態を終了させ、そ
の際に抵抗242をしてトランジスタ244へベース駆動を供
給する。このことは、トランジスタ244をターンオン
し、トランジスタ245のベースを低状態へプルし、トラ
ンジスタ245をターンオフし、出力段204のノードN2が分
相器トランジスタ229の状態によって制御することを可
能とし、一方トランジスタ229の状態はデータ入力端子2
26へ印加されるデータ入力信号の状態によって制御され
る。
データ入力段201bの動作は、イネーブル入力段201aの
動作と同様であり、且つデータセンスアンプ203の動作
はイネーブルセンスアンプ202の動作と同様である。出
力段204の動作は、出力段104（第１図）の動作と極めて
類似しており、従ってその詳細の説明は割愛する。
第２図のセンスアンプの重要な特徴は、イネーブルさ
れると、イネーブルセンスアンプ回路202が比較的小さ
な量の電流をシンクするということであり、即ち0.04mA
が電流源240によってシンクされ、且つ約0.04mAのベー
ス電流が抵抗242によってトランジスタ244へ供給され、
且つトランジスタ244のコレクタ電流として約0.4mAがシ
ンクされ、即ち全部で約0.48mAの電流がシンクされる。
これは、第１図の回路においては、イネーブルセンスア
ンプ102が常にその電流源を介して少なくとも約4mAの電
流と付加的な関連電流を流すことを必要としていたこと
と対比される。ディスエーブルされると、イネーブルセ
ンスアンプ202は、電流源240を介して抵抗242から0.04m
Aを流し、約0.4mAのベース電流が抵抗243を介してトラ
ンジスタ245へ印加され、且つ約4mAの電流がトランジス
タ245を介して流れ、即ち全体で約4.404mAの電流が流れ
る。このことは、第１図の従来のセンスアンプのイネー
ブルセンスアンプ部分によって常に消費される電流の程
度と同じである。同一の電流値が、第２図の回路のデー
タセンスアンプ部分203に関しても適用される。
しかしながら、第１図の従来の回路と比較して第２図
の従来の回路におけるこの電流の節約は、速度を犠牲に
して得られるものである。第１図の従来のイネーブルセ
ンスアンプ回路102は、出力段104のノードN1及びN2を制
御するためにそれへ印加される信号を反転することは必
要ではない（即ち、トランジスタ111及び109によってそ
れぞれ発生される反転）。しかしながら、第２図の従来
回路は、出力段204のノードN2を制御するために二つの
この様な反転を必要とする。即ち、トランジスタ244に
よって与えられる反転とトランジスタ245によって与え
られる反転である。同一のことがデータセンスアンプ20
3に関しても言える。このことは、スイッチング速度が
減少されることとなる。更に、臨界的なノードN1は、そ
れと関連して、トランジスタ255及び229のベース−コレ
クタ容量とトランジスタ255のコレクタ対基板容量を有
している。臨界的なノードN2は、それと関連して、トラ
ンジスタ245及び231のベース−コレクタ容量とトランジ
スタ245のコレクタ対基板容量を有している。従って、
第２図の従来回路においては、比較的大きな量の容量が
臨界的ノードN1及びN2と関連しており、従ってそのこと
はスイッチング速度を更に遅くさせている。従って、電
力消費が低く且つスイッチング速度が速いセンスアンプ
を提供することが望まれている。
目的 本発明は、以上の点に鑑みなされたものであって、上
述した如き従来技術の欠点を解消し、電力消費が低く且
つスイッチング速度が速いセンスアンプを提供すること
を目的とする。
構成 本発明によれば、選択した状態の入力信号が依存する
場合にのみ選択した電流源から電流を導通させることに
より電力消費を最小とした新規なセンスアンプが提供さ
れる。本発明によれば、従来技術と比較し、臨界的ノー
ドへ接続されるトランジスタの数を減少することにより
臨界ノード上の容量を最小とすることにより、回路の動
作速度を高速化させている。
実施例 以下、添付の図面を参考に、本発明の具体的実施の態
様について詳細に説明する。
第３図は、本発明の一実施例に基づいて構成されたセ
ンスアンプ300を示した概略図であり、その構成及び動
作について表３を参照して説明する。センスアンプ300
は、入力データ信号を受取るデータ入力端子326を具備
するデータ入力回路301bを有している。回路300は、更
に、イネーブル入力信号を受取るイネーブル入力端子30
5を具備するイネーブル入力回路301aを有している。出
力段304は、イネーブル入力端子305へ印加されるイネー
ブル信号によって出力回路304がイネーブルされると、
データ入力端子326へ印加されるデータ入力信号に応答
して出力信号を供給するための出力端子335を有してい
る。
論理０のイネーブル入力信号がイネーブル入力端子30
5へ印加されると、トランジスタ307はターンオフされ、
従ってトランジスタ363のコレクタへ電流は供給され
ず、従ってトランジスタ363はターンオフされる。従っ
て、トランジスタ365はターンオフされ、且つダイオー
ド323及び360のカソードはフローティング状態となり、
且つ分相器トランジスタ329のベースは抵抗328によって
高状態へプルされる。
同時に、トランジスタ366はトランジスタ363からベー
ス駆動を受けることはないので、トランジスタ366はオ
フされる。このことは、抵抗367によって供給される電
流トランジスタ368へ印加され、トランジスタ368のベー
スとコレクタは共通接続されているので、トランジスタ
368はターンオンする。トランジスタ368を介してのコレ
クタ電流は、トランジスタ369によってミラー動作され
且つエミッタ329−２へ印加され、前述した如く、分相
器トランジスタ329のベースは抵抗328によって高状態へ
プルされるので、分相器トランジスタ329はターンオン
する。分相器トランジスタ329がターンオンすると、分
相器トランジスタ329のコレクタは、ノードN2へ接続さ
れているトランジスタ331のベースにおける如く、低状
態へプルされる。従って、トランジスタ331及び332がタ
ーンオフされ、出力端子335が正供給電圧へ接続される
ことを阻止する。エミッタ329−２が低状態へプルされ
ると、トランジスタ329のベース電圧は、Vsat（369）＋
Vbe（329）と等しくなり、その電圧はトランジスタ329
及び334の直列接続されたベース−エミッタ接合をター
ンオンさせるのには不十分である。従って、トランジス
タ334はオフであり、出力端子335が接地へ接続されるこ
とを阻止する。従って、出力端子335は高インピーダン
スを与え、且つ入力端子326へ印加されるデータ入力信
号の状態に拘らず、センスアンプ300はディスエーブル
される。
重要なことであるが、このディスエーブルされた状態
の間、電流源363はターンオフされ、従って電力消費を
減少させている。ディスエーブルされると、電流はトラ
ンジスタ368及び369によってのみ消費され、それは、そ
れぞれ、約1mA及び3mA消費する。
逆に、論理１のイネーブル信号が端子305へ印加され
ると、トランジスタ307がターンオンされ、且つトラン
ジスタ363のコレクタへ電流を供給し、トランジスタ363
をターンオンさせる。トランジスタ363はトランジスタ3
65及び366へベースバイアス電圧を供給する。従って、
トランジスタ365はターンオンされ、且つノードN1の状
態は、端子326へ印加される入力データ信号の状態に依
存する。
同時に、トランジスタ366がオンである。このこと
は、抵抗367によって供給される電流をトランジスタ368
から逸らさせ、従ってトランジスタ368及び369は僅かに
導通状態にあるだけに過ぎない。トランジスタ369が僅
かに導通状態にあるに過ぎないので、そのコレクタは、
分相器トランジスタ329のエミッタ329−２における如
く、高状態である。従って、分相器トランジスタ329は
イネーブルされ、即ち、ノードN1によってそのベースへ
供給される信号によって制御され、それは、端子326へ
印加されるデータ入力信号によって制御される。本発明
の一実施例においては、トランジスタ368,369,329は、
それらのターンオン時間を最小とするために完全にはタ
ーンオフせず、従って装置の動作速度を向上させてい
る。本発明の別の実施例においては、回路動作は遅くな
るが、これらのトランジスタは完全にターンオフするこ
とを許容される。
端子305上に論理１のイネーブル信号が存在すること
によってセンスアンプ300がイネーブルされると、出力
端子335上に供給される出力信号は入力端子326へ印加さ
れるデータ入力信号の状態に依存する。論理０のデータ
入力信号が端子326へ印加されると、トランジスタ324は
オフであり、ノードN1は低状態のままであり、トランジ
スタ329のベースは低状態であり、分相器トランジスタ3
29はターンオフされる。分相器トランジスタ329がター
ンオフされると、出力プルダウントランジスタ334へベ
ース駆動は供給されず、従ってトランジスタ334はター
ンオフされる。同様に、分相器トランジスタ329がター
ンオフされると、ノードN2は抵抗327によって高状態へ
プルされ、且つ出力プルアップトランジスタ331及び332
はターンオンし、その際に出力端子335上に論理１の出
力信号を供給する。逆に、論理１のデータ入力信号が端
子326へ印加されると、トランジスタ324がターンオン
し、ノードN1を高状態へプルする。分相器トランジスタ
329のベースが高状態へプルされ、且つ分相器トランジ
スタ329がターンオンされる。分相器トランジスタ329が
ターンオンされると、ベース駆動が供給されて出力プル
ダウントランジスタ334がターンオンし、その際に出力
端子335上に論理０の出力信号を供給する。同様に、ト
ランジスタ329がターンオンすると、ノードN2が低状態
へプルされ、且つ出力プルアップトランジスタ331及び3
32がターンオフされる。
本発明の一実施例においては、トランジスタ334のベ
ースに関連するミラー容量を放電するためにミラーキラ
ー回路370を使用する。ミラーキラー回路370は、トラン
ジスタ372を有しており、その第一エミッタ372−１はト
ランジスタ369のコレクタへ接続しており、且つその第
二エミッタ372−２はトランジスタ365のコレクタへ接続
している。トランジスタ372のベースが抵抗371を介して
正供給電圧へ接続されているので、トランジスタ372の
コレクタは、トランジスタ365がターンオンすると（出
力イネーブル）出力プルダウントランジスタ334のベー
スを迅速にプルダウンし、且つトランジスタ365のコレ
クタは入力リード326へ印加される論理１のデータ入力
信号によって高状態へプルされることはない。トランジ
スタ369がターンオンすると（出力端子ディスエーブ
ル）、トランジスタ372のコレクタも、出力プルダウン
トランジスタ334のベースを迅速にプルダウンする。
重要なことであるが、臨界的ノードN1上の容量は、そ
れがトランジスタ329のベース−コレクタ容量であるに
過ぎないので、比較的小さいものである。臨界的ノード
N2の容量も小さく、且つトランジスタ329及び331のベー
ス−コレクタ容量とトランジスタ329のコレクタ対基板
容量から構成されている。従って、第３図の回路の動作
は比較的高速である。
第４図は、本発明の別の実施例を示しており、それは
別のデータ入力センスアンプ403及びイネーブル入力セ
ンスアンプ402を使用する。従って、表５に示した如
く、第３図に示したある構成要素は第４図の実施例にお
ける一対の構成要素によって置換されている。
第４図の実施例の動作は第３図及び表の４に関して説
明した動作と極めて類似している。第４図の実施例は、
付加的な構成要素を使用しているので、第３図の実施例
におけるよりも多少多い電流を消費する。
以上、本発明の具体的実施の態様について詳細に説明
したが、本発明は、これら具体例にのみ限定されるべき
ものではなく、本発明の技術的範囲を逸脱することなし
に種々の変形が可能であることは勿論である。
【図面の簡単な説明】
第１図は従来のセンスアンプを示した概略図、第２図は
従来の別のセンスアンプを示した概略図、第３図は本発
明の一実施例に基づいて構成したセンスアンプを示した
概略図、第４図は本発明の別の実施例に基づいて構成し
たセンスアンプを示した概略図、である。 （符号の説明） 300:センスアンプ 301a:イネーブル入力回路 301b:データ入力回路 304:出力回路 305:イネーブル入力端子
フロントページの続き (72)発明者 ジェフリー エム．ハード アメリカ合衆国，ワシントン 98374, ピューヤラップ，ワンハンドレッドサー ティース アベニュー コート イース ト 12003 (58)調査した分野(Int.Cl.6，ＤＢ名) G11C 11/416

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】出力回路において、第一供給電圧を受取る
    第一供給端子、第二供給電圧を受取る第二供給端子、デ
    ータ入力信号を受取るデータ入力端子、前記出力端子が
    イネーブルされている場合に前記データ入力信号に応答
    して出力信号を供給する出力端子、前記第一供給端子へ
    結合されている第一電流取扱端子と前記出力端子へ結合
    されている第二電流取扱端子と制御端子とを具備するプ
    ルアップ手段、前記出力端子へ結合されている第一電流
    取扱端子と前記第二供給端子へ結合されている第二電流
    取扱端子と制御端子とを具備するプルダウン手段、前記
    出力端子がイネーブルされるべき場合に第一状態を持っ
    ており且つ前記出力端子がディスエーブルされるべき場
    合に第二状態を持っているイネーブル信号を受取るイネ
    ーブル入力リード、前記イネーブル入力信号の前記第二
    状態に応答して電流を流すが前記イネーブル入力信号の
    前記第一状態に応答して電流を流すことのない第一電流
    源、前記プルアップ手段の前記制御端子へ第一制御信号
    を印加し且つ前記プルダウン手段の前記制御端子へ第二
    制御信号を印加する分相器トランジスタ、が設けられて
    おり、前記分相器トランジスタが、前記プルアップ手段
    の前記制御端子へ結合されているコレクタと前記データ
    入力端子へ結合されているベースと、前記プルダウン手
    段の前記制御端子へ結合されている第一エミッタと、前
    記第一電流源へ結合されている第二エミッタとを有して
    おり、前記第二状態を持った前記イネーブル入力信号に
    応答して、前記第一電流源が前記分相器トランジスタの
    前記第二エミッタから電流を流し、前記分相器トランジ
    スタをターンオンさせて、その際に前記プルアップ手段
    及び前記プルダウンをターンオフさせることを特徴とす
    る出力回路。
  2. 【請求項２】特許請求の範囲第１項において、更に、前
    記第一状態のイネーブル入力信号に応答してのみ電流を
    流す第二電流源が設けられており、前記第二電流源が流
    す電流に応答してターンオンし且つ前記第一電流源をし
    て電流を流させないようにする第一スイッチ手段が設け
    られていることを特徴とする出力回路。
  3. 【請求項３】特許請求の範囲第２項において、更に、前
    記第二電流源が流す電流に応答してターンオンする第二
    スイッチ手段が設けられており、前記第二スイッチ手段
    は高入力信号がない場合に前記入力端子をプルダウンさ
    せることを特徴とする出力回路。
  4. 【請求項４】特許請求の範囲第１項において、更に、第
    一二進状態のデータ入力信号か又は前記第二状態のイネ
    ーブル入力信号の何れかに応答して前記プルダウン手段
    をターンオフさせる手段が設けられていることを特徴と
    する出力回路。
  5. 【請求項５】特許請求の範囲第３項において、更に、第
    一二進状態のデータ入力信号か又は前記第二状態のイネ
    ーブル入力信号の何れかに応答して前記プルダウン手段
    をターンオフさせる手段が設けられていることを特徴と
    する出力回路。
  6. 【請求項６】特許請求の範囲第５項において、前記プル
    ダウン手段をターンオフさせる手段が、供給電圧へ結合
    されているベースと、前記プルダウン手段の前記制御端
    子へ結合されているコレクタと、第一電流源へ結合され
    ている第一エミッタと、前記第二スイッチ手段へ結合さ
    れている第二エミッタとを有することを特徴とする出力
    回路。
JP2053868A 1989-03-07 1990-03-07 高速センスアンプ Expired - Fee Related JP2794024B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US320,317 1989-03-07
US07/320,317 US4973862A (en) 1989-03-07 1989-03-07 High speed sense amplifier

Publications (2)

Publication Number Publication Date
JPH02278595A JPH02278595A (ja) 1990-11-14
JP2794024B2 true JP2794024B2 (ja) 1998-09-03

Family

ID=23245855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2053868A Expired - Fee Related JP2794024B2 (ja) 1989-03-07 1990-03-07 高速センスアンプ

Country Status (4)

Country Link
US (1) US4973862A (ja)
EP (1) EP0386575A3 (ja)
JP (1) JP2794024B2 (ja)
KR (1) KR900015439A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3209522B2 (ja) * 1989-10-18 2001-09-17 テキサス インスツルメンツ インコーポレイテツド 入力遷移に応答して高速出力遷移を行う出力回路
US5039892A (en) * 1990-06-07 1991-08-13 National Semiconductor Corporation High speed data/tri-state sense circuit
US5118974A (en) * 1990-07-19 1992-06-02 National Semiconductor Corporation Tristate circuits with fast and slow OE signals

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1556169A (en) * 1975-12-23 1979-11-21 Ferranti Ltd Transistor logic circuits
US4153883A (en) * 1977-12-16 1979-05-08 Harris Corporation Electrically alterable amplifier configurations
US4287433A (en) * 1979-01-24 1981-09-01 Fairchild Camera & Instrument Corp. Transistor logic tristate output with reduced power dissipation
US4321490A (en) * 1979-04-30 1982-03-23 Fairchild Camera And Instrument Corporation Transistor logic output for reduced power consumption and increased speed during low to high transition
US4311927A (en) * 1979-07-18 1982-01-19 Fairchild Camera & Instrument Corp. Transistor logic tristate device with reduced output capacitance
US4339676A (en) * 1979-08-13 1982-07-13 Texas Instruments Incorporated Logic circuit having a selectable output mode
US4449063A (en) * 1979-08-29 1984-05-15 Fujitsu Limited Logic circuit with improved switching
JPS5639632A (en) * 1979-09-07 1981-04-15 Fujitsu Ltd Multiple input logic circuit
JPS57188138A (en) * 1981-05-15 1982-11-19 Nec Corp Logical gate circuit
US4454432A (en) * 1981-09-09 1984-06-12 Harris Corp. Power efficient TTL buffer for driving large capacitive loads
JPS58215132A (ja) * 1982-06-09 1983-12-14 Hitachi Ltd Ｔｔｌ回路
JPS58220525A (ja) * 1982-06-17 1983-12-22 Nec Ic Microcomput Syst Ltd 論理回路
US4490631A (en) * 1982-08-30 1984-12-25 National Semiconductor Corporation Totem pole/open collector selectable output circuit
US4745308A (en) * 1983-02-18 1988-05-17 Motorola, Inc. Non-inverting three state TTL logic with improved switching from a high impedance state to an active high state
US4517475A (en) * 1983-08-29 1985-05-14 Motorola, Inc. Master-slave flip-flop arrangement with slave section having a faster output transistion and a greater resistance to output degradation
JPS60172821A (ja) * 1984-02-13 1985-09-06 Fujitsu Ltd Ｔｔｌ回路
US4591741A (en) * 1984-03-05 1986-05-27 Texas Instruments Incorporated Drive circuit for output pull-down transistor
JPS6110315A (ja) * 1984-06-26 1986-01-17 Mitsubishi Electric Corp 半導体集積回路装置
US4584493A (en) * 1984-10-05 1986-04-22 Signetics Corporation Self referenced sense amplifier
US4605864A (en) * 1985-01-04 1986-08-12 Advanced Micro Devices, Inc. AFL (advanced fast logic) line driver circuit
JP2535813B2 (ja) * 1985-06-20 1996-09-18 ソニー株式会社 Ｅｃｌ−ｔｔｌ変換出力回路
US4841176A (en) * 1986-05-29 1989-06-20 National Semiconductor Corporation Output disable control circuit for ECL programmable array logic device
DD249581A1 (de) * 1986-06-02 1987-09-09 Halbleiterwerk Veb Schaltungsanordnung zur verringerung der signaldurchlaufzeit in integrierten digitalen schaltungen
JPS6342218A (ja) * 1986-08-07 1988-02-23 Mitsubishi Electric Corp バイポ−ラ論理回路
JPS6378617A (ja) * 1986-09-22 1988-04-08 Mitsubishi Electric Corp バイポ−ラ論理回路
US4896058A (en) * 1988-04-26 1990-01-23 North American Philips Corp. TTL circuit having ramped current output

Also Published As

Publication number Publication date
EP0386575A3 (en) 1991-05-15
EP0386575A2 (en) 1990-09-12
JPH02278595A (ja) 1990-11-14
KR900015439A (ko) 1990-10-27
US4973862A (en) 1990-11-27

Similar Documents

Publication Publication Date Title
US4948991A (en) Load controlled ECL transient driver
US4081695A (en) Base drive boost circuit for improved fall time in bipolar transistor logic circuits
JP2533209B2 (ja) ＢｉＣＭＯＳドライバ回路
US4833424A (en) Linear amplifier with transient current boost
US3654486A (en) Transistor logic circuit with upset feedback
US4922208A (en) Output stage for an operational amplifier
US4251737A (en) Dottable active collector driver circuit
JP2794024B2 (ja) 高速センスアンプ
US4165494A (en) Bi-state linear amplifier
JPH0629824A (ja) 論理信号切り換え回路
US5012128A (en) High speed push-pull driver having current mirror pull-down
US5059827A (en) ECL circuit with low voltage/fast pull-down
US5038058A (en) BiCMOS TTL output driver
US3544808A (en) High speed saturation mode switching circuit for a capacitive load
US4801825A (en) Three level state logic circuit having improved high voltage to high output impedance transition
US5760626A (en) BICMOS latch circuit for latching differential signals
JPH0732362B2 (ja) Ｔｔｌ型ゲート用可変スピードアツプ回路
US4387309A (en) Input stage for N-channel junction field effect transistor operational amplifier
US4591741A (en) Drive circuit for output pull-down transistor
JP3862282B2 (ja) 高速／高スルーレート３モードバッファ／スイッチおよびその方法
US4709216A (en) Operational amplifier with passive current limiting
US4533844A (en) Peak storage amplifier
US4871926A (en) Low power, three state power up circuit
US5039892A (en) High speed data/tri-state sense circuit
US5334886A (en) Direct-coupled PNP transistor pull-up ECL circuits and direct-coupled complementary push-pull ECL circuits

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080626

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090626

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees