JPS61281979A - ドライブ回路 - Google Patents
ドライブ回路Info
- Publication number
- JPS61281979A JPS61281979A JP60123746A JP12374685A JPS61281979A JP S61281979 A JPS61281979 A JP S61281979A JP 60123746 A JP60123746 A JP 60123746A JP 12374685 A JP12374685 A JP 12374685A JP S61281979 A JPS61281979 A JP S61281979A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- trs
- signal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は、部品検査システムのドライブ回路に関し、
特に、テストパターンを電流ブースタ回路により増幅し
て被検査ＩＣの特定のピンに所定の電圧を印加するドラ
イブ回路に関する。
特に、テストパターンを電流ブースタ回路により増幅し
て被検査ＩＣの特定のピンに所定の電圧を印加するドラ
イブ回路に関する。
［従来の技術］
ＩＣ検査システムのドライブ回路は、コント・ロールス
テーションからの制御信号に応答して、所定の電圧を被
検査ＩＣの特定のピンに印加するものであり、被検査Ｉ
Ｃと直接的に接続するテストヘッドに設けられている。
テーションからの制御信号に応答して、所定の電圧を被
検査ＩＣの特定のピンに印加するものであり、被検査Ｉ
Ｃと直接的に接続するテストヘッドに設けられている。
この種の一般的な回路構成について第３図を参照して説
明する。なお、同一回路系がＡ、Ｈの２系統あり、各図
においては、各系統の対応部分には同一の参照数字と系
統を示すＡまたはＢの組み合わせが参照符号として付さ
れているが、以下の説明においては、系統を特に区別す
る必要がなければ、参照数字だけを用いる。
明する。なお、同一回路系がＡ、Ｈの２系統あり、各図
においては、各系統の対応部分には同一の参照数字と系
統を示すＡまたはＢの組み合わせが参照符号として付さ
れているが、以下の説明においては、系統を特に区別す
る必要がなければ、参照数字だけを用いる。
１０はドライブ回路のモジュール（ハイブリッドモジュ
ール）であり、関連した基準電圧源モジ！−ル１２，１
４．Ｊ＆）安定な電圧ＶＩＨ，ＶＩＬが供給される。１
６は、ドライブ回路の終段のコンプリメンタリ・プッシ
ュプル回路の１対の出力であり、ドライブ回路１０の特
定のピンを通じて外部に引き出されている。
ール）であり、関連した基準電圧源モジ！−ル１２，１
４．Ｊ＆）安定な電圧ＶＩＨ，ＶＩＬが供給される。１
６は、ドライブ回路の終段のコンプリメンタリ・プッシ
ュプル回路の１対の出力であり、ドライブ回路１０の特
定のピンを通じて外部に引き出されている。
当該ドライブ回路はＩＣ検査システムのテストヘッドに
内蔵されるものであり、ドライブ回路１１、ＩＣ！査シ
ステムのコントロールステーションより入力される制御
信号（テストパターン）に応答して、電圧ＶＩＨ又は電
圧ＶＩＬに依存した電圧を出力１６に送出する。
内蔵されるものであり、ドライブ回路１１、ＩＣ！査シ
ステムのコントロールステーションより入力される制御
信号（テストパターン）に応答して、電圧ＶＩＨ又は電
圧ＶＩＬに依存した電圧を出力１６に送出する。
そして、この出力は、■１０接続切り換え回路２６を介
して配線基板２８の接栓部の特定の接触パターン３０ま
たは３１に接続される。この接栓部の接触パターンは、
１つ以上のコネクタ（図示せず）を介して被検査ＩＣの
対応するビンに接続される。ダイオード３２及び３４は
、出力１６の結合点の電位が上限電位と下限電位を越え
ないようにするための回路保護用のダイオードであり、
その結合点と特定の電位点との間に図示の極性で接続さ
れている。
して配線基板２８の接栓部の特定の接触パターン３０ま
たは３１に接続される。この接栓部の接触パターンは、
１つ以上のコネクタ（図示せず）を介して被検査ＩＣの
対応するビンに接続される。ダイオード３２及び３４は
、出力１６の結合点の電位が上限電位と下限電位を越え
ないようにするための回路保護用のダイオードであり、
その結合点と特定の電位点との間に図示の極性で接続さ
れている。
４０はアナログフンパレータであり、その入力はＩ１０
接続切り換え回路２６が入力端に切り換えられて接触パ
ターン３０または３１と接続されて、被検査ＩＣからの
出力信号を受ける。ただし、ドライブ回路モジュール１
０とアナログコンパレータ４０とは、接触パターン３０
または３１に対し排他的に接続される。アナログコンパ
レータ４Ｏは、接触パターン３０または３１に接続され
た被検査ＩＣのビンの出力波形を、特定の２つの基準電
圧と比較し、デジタル信号に変換してコントロールステ
ーションへ送るものである。
接続切り換え回路２６が入力端に切り換えられて接触パ
ターン３０または３１と接続されて、被検査ＩＣからの
出力信号を受ける。ただし、ドライブ回路モジュール１
０とアナログコンパレータ４０とは、接触パターン３０
または３１に対し排他的に接続される。アナログコンパ
レータ４Ｏは、接触パターン３０または３１に接続され
た被検査ＩＣのビンの出力波形を、特定の２つの基準電
圧と比較し、デジタル信号に変換してコントロールステ
ーションへ送るものである。
ここで、第２図（ａ）に見るごとく、従来のドライブ回
路１０としては、ドライバ回路部１と電流ブースタ回路
部２とから構成されていて、そのドライバ（ＤＲＶ）ｌ
ａのテストパターン端子ＰＡＴにはテストパターンが入
力され、端子ＶＩＨにはＨＩＧＨレベルの電圧１ｖ〜８
Ｖ、そして端子ＶＩＬにはＬＯＷレベルの電圧−１ｖ〜
−８Ｖの電圧がそれぞれ選択的に設定される。
路１０としては、ドライバ回路部１と電流ブースタ回路
部２とから構成されていて、そのドライバ（ＤＲＶ）ｌ
ａのテストパターン端子ＰＡＴにはテストパターンが入
力され、端子ＶＩＨにはＨＩＧＨレベルの電圧１ｖ〜８
Ｖ、そして端子ＶＩＬにはＬＯＷレベルの電圧−１ｖ〜
−８Ｖの電圧がそれぞれ選択的に設定される。
そして、人出力タイミングを決定する端子Ｉ１０に入力
されたパスル信号のタイミング及びそれに対応したテス
トパターンの情報に応じて選択された電圧のパルス信号
が出力され、この出力信号により電流ブースタ回路部２
を駆動してそれが電力増幅され、対応する電圧のテスト
パターン信号が出力１６として発生し、接続切り換え回
路２６を介してＩＣの所定端子側に送出される。
されたパスル信号のタイミング及びそれに対応したテス
トパターンの情報に応じて選択された電圧のパルス信号
が出力され、この出力信号により電流ブースタ回路部２
を駆動してそれが電力増幅され、対応する電圧のテスト
パターン信号が出力１６として発生し、接続切り換え回
路２６を介してＩＣの所定端子側に送出される。
ここで、Ｉ１０信号が“ＯＦＦ”状態モード（人力モー
ド時、ドライバＤＲＶ１ａの出力インピーダンスがハイ
インピーダンス）は、このＩ１０信号によりトランジス
タ５ｂ、６ｂが“ＯＮ”状態となって、定電流値Ｉ７．
１２をバイパスさせるとともに、ツヱナーダイオードに
電流を流す。
ド時、ドライバＤＲＶ１ａの出力インピーダンスがハイ
インピーダンス）は、このＩ１０信号によりトランジス
タ５ｂ、６ｂが“ＯＮ”状態となって、定電流値Ｉ７．
１２をバイパスさせるとともに、ツヱナーダイオードに
電流を流す。
このことにより出力トランジスタＱＩのベースにはＶＩ
Ｌ−５Ｖの電位が加わり、トランジスタＱ２にはＶＩＨ
＋５Ｖの電位が加わる。その結果として、各々のトラン
ジスタＱｔ ＊ Ｑ２が逆バイアス状態となるため、ダ
イオードＤｒ ＊ Ｄ２ ｔ トランジスタＱ７ｔ）
ランジスタＱ２は、すべてカットオフとなって、ドライ
バＤＲＶｌａの出力は、ハイインピーダンスとなる。
Ｌ−５Ｖの電位が加わり、トランジスタＱ２にはＶＩＨ
＋５Ｖの電位が加わる。その結果として、各々のトラン
ジスタＱｔ ＊ Ｑ２が逆バイアス状態となるため、ダ
イオードＤｒ ＊ Ｄ２ ｔ トランジスタＱ７ｔ）
ランジスタＱ２は、すべてカットオフとなって、ドライ
バＤＲＶｌａの出力は、ハイインピーダンスとなる。
［解決しようとする問題点］
このとき問題となるのは、トランジスタＱｔ。
Ｑ２の“ＯＮ”から“ＯＦＦ”又は“ＯＦＦ”から“Ｏ
Ｎ”へと遷移する動作時間である。すなわち、設定時間
が同一となるようにし・ても、ＶＩＨ。
Ｎ”へと遷移する動作時間である。すなわち、設定時間
が同一となるようにし・ても、ＶＩＨ。
ＶＩＬの電圧の設定振幅により遷移動作時間が変化して
しまうことである。それは、第２図（ｂ）に見るように
、トランジスタＱｌ、Ｑ２のベースを逆バイアスとする
ために電圧制御を行っている関係からＶＩＨ，ＶＩＬの
設定により、パルスレベルが変化し、このことで動作点
が変わることによる。
しまうことである。それは、第２図（ｂ）に見るように
、トランジスタＱｌ、Ｑ２のベースを逆バイアスとする
ために電圧制御を行っている関係からＶＩＨ，ＶＩＬの
設定により、パルスレベルが変化し、このことで動作点
が変わることによる。
なお、図中、トランジスタＱ１．Ｑ２は、それぞれ相補
型（コンプリメンタリ）のトランジスタであり＋ １
１，１２は、それぞれ定電流回路における電流値である
。
型（コンプリメンタリ）のトランジスタであり＋ １
１，１２は、それぞれ定電流回路における電流値である
。
このように従来のドライブ回路にあっては、電流フース
タ回路部２のトランジスタを０Ｎ−ＯＦＦドライブして
も、電流ブースタ回路のスイッチングに対する０Ｎ−Ｏ
ＦＦ遷移時間がその出力テストパターン（パルス）に対
応する設定電圧により変化し、出力パルスの幅が一定と
ならないという問題点がある。
タ回路部２のトランジスタを０Ｎ−ＯＦＦドライブして
も、電流ブースタ回路のスイッチングに対する０Ｎ−Ｏ
ＦＦ遷移時間がその出力テストパターン（パルス）に対
応する設定電圧により変化し、出力パルスの幅が一定と
ならないという問題点がある。
しかも、このようなパルス幅の相違する信号を印加して
、被検査ＩＣ側からの出力信号をアナログコンパレータ
４０により判定した場合に正確な判定ができなず、被検
査ＩＣ自体も誤動作する危険性があって、より信頼性の
高いテストを行うことがでない。
、被検査ＩＣ側からの出力信号をアナログコンパレータ
４０により判定した場合に正確な判定ができなず、被検
査ＩＣ自体も誤動作する危険性があって、より信頼性の
高いテストを行うことがでない。
［発明の１］的コ
この発明の１コ的は、このような従来技術の問題点を解
決するとともに、テスト信号のパルス幅を−・定にする
ことができ、精度の高いテストを行うことができるよう
なドライブ回路を提供することにある。
決するとともに、テスト信号のパルス幅を−・定にする
ことができ、精度の高いテストを行うことができるよう
なドライブ回路を提供することにある。
［問題点を解決するための手段］
前記目的を達成するために、この発明の手段は、電流ブ
ースタ回路によりテストパターンを増幅してテスト部品
に供給するドライブ回路であり、電流ブースタ回路のバ
イアス回路に電流切り換え回路を挿入し、この電流切り
換え回路を切り換え制御することにより電流ブースタ回
路のＯＮ／ＯＦＦを制御するというものである。
ースタ回路によりテストパターンを増幅してテスト部品
に供給するドライブ回路であり、電流ブースタ回路のバ
イアス回路に電流切り換え回路を挿入し、この電流切り
換え回路を切り換え制御することにより電流ブースタ回
路のＯＮ／ＯＦＦを制御するというものである。
［作用コ
このように構成することにより、電流ブースタ回路のス
イッチングに対する０Ｎ−ＯＦＦ遷移時間がその設定電
圧とほぼ無関係となり、出力テストパルス信号の幅をほ
ぼ一定に保てる。
イッチングに対する０Ｎ−ＯＦＦ遷移時間がその設定電
圧とほぼ無関係となり、出力テストパルス信号の幅をほ
ぼ一定に保てる。
その結果、信頼性の高いテストを行うことができる。
［実施例］
以下、図面を参照し、この発明の一実施例について説明
する。
する。
第１図は、この発明によるドライブ回路の一実施例の回
路図である。なお、第２図に示すものと同一のものは同
一の符号で示す。
路図である。なお、第２図に示すものと同一のものは同
一の符号で示す。
図中、３は、ドライバ回路部であって、ドライバ（ＤＲ
Ｖ）３ａを有していて、コンブリメンタリイの電流ブー
スタ回路部４によりその出力信号が電力増幅される。Ｑ
／ ＊ Ｑ２は、それぞれこの電流ブースタ回路部４を
構成するＮＰＮ型及びＰＮＰ型のトランジスタであって
、ＤＩと電流切り換え回路５とは、トランジスタＱノの
バイアス回路を構成し、Ｄ２と電流切り換え回路６とは
、トランジスタＱ２のバイアス回路を構成している。
Ｖ）３ａを有していて、コンブリメンタリイの電流ブー
スタ回路部４によりその出力信号が電力増幅される。Ｑ
／ ＊ Ｑ２は、それぞれこの電流ブースタ回路部４を
構成するＮＰＮ型及びＰＮＰ型のトランジスタであって
、ＤＩと電流切り換え回路５とは、トランジスタＱノの
バイアス回路を構成し、Ｄ２と電流切り換え回路６とは
、トランジスタＱ２のバイアス回路を構成している。
ここで電流切り換え回路５は、トランジスタ５ａ。
５ｂを備えていて、電流切り換え回路６は、トランジス
タ８ａ＊８ｂを備えている。
タ８ａ＊８ｂを備えている。
さて、電流切り換え回路５．６は、いわゆる差動増幅器
で構成された電流切り換え回路であって、それぞれの入
力側が人出力タイミングを決定するドライバ３ａの端子
Ｉ１０からの信号を、直接及びインバータを介したＩｌ
ｏの信号として受け、これら信号により駆動される。
で構成された電流切り換え回路であって、それぞれの入
力側が人出力タイミングを決定するドライバ３ａの端子
Ｉ１０からの信号を、直接及びインバータを介したＩｌ
ｏの信号として受け、これら信号により駆動される。
次に、その動作を説明する。
まず、ある設定電圧が端子ＶＩＨ及び端子ＶＩＬにそれ
ぞれ設定されて、所定のテストパターン信号が端子ＰＡ
Ｔに人力される。
ぞれ設定されて、所定のテストパターン信号が端子ＰＡ
Ｔに人力される。
ここで、通常、ドライバＤＲＶ３ａの出力モード時（Ｉ
１０１００ＯＮ”状態モード時）には、トランジスタ５
ａｖ８ａが“”ＯＮ″１大態となるようなＩ１０１００
各トランジスタ５ａ、５ａのベースに印加されている。
１０１００ＯＮ”状態モード時）には、トランジスタ５
ａｖ８ａが“”ＯＮ″１大態となるようなＩ１０１００
各トランジスタ５ａ、５ａのベースに印加されている。
そこで、定電流源の電流値Ｉ／ＩＩ２は、ダイオードＤ
Ｉ 、Ｄ２を流れることになる。
Ｉ 、Ｄ２を流れることになる。
そこで、ドライバ３ａの出力電圧は、ダイオードＩ）／
ＩＩ）２によりレベルシフトされてトランジスタＱｔ
＊ Ｑ２に印加されてトランジスタＱ／？Ｑ２により電
流増幅された出力信号が出力信号１６として出力される
ことになる。
ＩＩ）２によりレベルシフトされてトランジスタＱｔ
＊ Ｑ２に印加されてトランジスタＱ／？Ｑ２により電
流増幅された出力信号が出力信号１６として出力される
ことになる。
−・方、被検査ＩＣ側からの入力モード時（Ｉ１０１０
０ＯＦＦ”伏態モード時、ドライバＤＲＶ３ａがハイイ
ンピーダンス）には、トランジスタ５ａ、６ａが“ＯＦ
Ｆ”状態となるようなＩ１０１００各トランジスタ５ａ
＋５ａのベースに印加される。この“ＯＦＦ”状態とす
るＩ１０１００発生したときは、各Ｉ１０１００トラン
ジスタ５ｂ、ｅｂが同時に“ＯＦＦ”状態から“ＯＮ”
状態となる信号が加わる。
０ＯＦＦ”伏態モード時、ドライバＤＲＶ３ａがハイイ
ンピーダンス）には、トランジスタ５ａ、６ａが“ＯＦ
Ｆ”状態となるようなＩ１０１００各トランジスタ５ａ
＋５ａのベースに印加される。この“ＯＦＦ”状態とす
るＩ１０１００発生したときは、各Ｉ１０１００トラン
ジスタ５ｂ、ｅｂが同時に“ＯＦＦ”状態から“ＯＮ”
状態となる信号が加わる。
そこで、電流値Ｉ／？Ｉ２は、トランジスタ５ｂ、ｅｂ
によりＧＮＤ側にバイパスされることになる。このこと
によりダイオードＤ ｔ ｅ Ｄ ２は、カットオフさ
れて、トランジスタＱｔ ＊ Ｑ２のベースは、フロー
テング状態となり、トランジスタＱ／、Ｑ２は、”ＯＦ
Ｆ”状態となる。その結果、ドライバＤＲＶ３ａの出力
１６は、ノ１イインピーダンスとなる。
によりＧＮＤ側にバイパスされることになる。このこと
によりダイオードＤ ｔ ｅ Ｄ ２は、カットオフさ
れて、トランジスタＱｔ ＊ Ｑ２のベースは、フロー
テング状態となり、トランジスタＱ／、Ｑ２は、”ＯＦ
Ｆ”状態となる。その結果、ドライバＤＲＶ３ａの出力
１６は、ノ１イインピーダンスとなる。
このように、電流切り換えを行うことにより設定電圧と
は無関係にトランジスタＱ／ＩＱ２の“ＯＮ″、”ＯＦ
Ｆ”駆動ができ、また、トランジスタ５ ａ ＋ ６
ｂ ＋ ８ ａ ＊ ８ ｂの各トランジスタを制御
するパルスレベルも、例えばＩＶｐ−ｐ程度で可能であ
り、”ＯＮ”、“ＯＦＦ”時間の遅延も少なくなる。
は無関係にトランジスタＱ／ＩＱ２の“ＯＮ″、”ＯＦ
Ｆ”駆動ができ、また、トランジスタ５ ａ ＋ ６
ｂ ＋ ８ ａ ＊ ８ ｂの各トランジスタを制御
するパルスレベルも、例えばＩＶｐ−ｐ程度で可能であ
り、”ＯＮ”、“ＯＦＦ”時間の遅延も少なくなる。
以上、一実施例について説明したが、この発明はそれだ
けに限定されるものではなく、この発明の殻旨を逸脱し
ない範囲で種々変形して実施し得るものである。
けに限定されるものではなく、この発明の殻旨を逸脱し
ない範囲で種々変形して実施し得るものである。
［発明の効果］
以上説明したように、この発明によれば、電流ブースタ
回路によりテストパターンを増幅してテスト部品に供給
するドライブ回路であり、電流ブースタ回路のバイアス
回路に電流切り換え回路を挿入し、この電流切り換え回
路を切り換え制御することにより電流ブースタ回路のＯ
Ｎ／ＯＦＦを制御するようにしているので、電流ブース
タ回路のスイッチングに対する０Ｎ−ＯＦＦ！移時間が
その設定電圧とほぼ無関係となり、出力テストパルス信
号の幅をほぼ一定に保てる。
回路によりテストパターンを増幅してテスト部品に供給
するドライブ回路であり、電流ブースタ回路のバイアス
回路に電流切り換え回路を挿入し、この電流切り換え回
路を切り換え制御することにより電流ブースタ回路のＯ
Ｎ／ＯＦＦを制御するようにしているので、電流ブース
タ回路のスイッチングに対する０Ｎ−ＯＦＦ！移時間が
その設定電圧とほぼ無関係となり、出力テストパルス信
号の幅をほぼ一定に保てる。
その結果、信頼性の高いテストを行うことができる。
第１図は、この発明によるドライブ回路の一実施例の回
路図、第２図（ａ）は、従来のドライブ回路の説明図、
第２図（ｂ）は、その“ＯＮ”。 “ＯＦＦ”動作の説明図、第３図は、ＩＣ検査システム
のドライブ回路を中心とした全体的な概略回路構成図で
ある。 １．３・・・ドライバ回路部、ｌａ＊３ａ・・・ドライ
ｔ＜、２．４・・・電流ブースタ回路部、５ａｔ ５ｂ
ｔ Ｂａｔ ８ｂ””電流切り換え回路のトランジスタ
、Ｑｌ・・・ＮＰＮｆｆｉ）ランジスタ、Ｑ２・・・Ｐ
ＮＰ型トランジスタ。 ＤＩ、Ｄ２・・・ダイオード、 １０Ａ、ＩＯＢ・・・ドライブ回路のモジュール、１２
Ａ、１２Ｂ、１４Ａ、１４Ｂ・・・基準電圧源モジュー
ル、２８・・・配ｓ基板。
路図、第２図（ａ）は、従来のドライブ回路の説明図、
第２図（ｂ）は、その“ＯＮ”。 “ＯＦＦ”動作の説明図、第３図は、ＩＣ検査システム
のドライブ回路を中心とした全体的な概略回路構成図で
ある。 １．３・・・ドライバ回路部、ｌａ＊３ａ・・・ドライ
ｔ＜、２．４・・・電流ブースタ回路部、５ａｔ ５ｂ
ｔ Ｂａｔ ８ｂ””電流切り換え回路のトランジスタ
、Ｑｌ・・・ＮＰＮｆｆｉ）ランジスタ、Ｑ２・・・Ｐ
ＮＰ型トランジスタ。 ＤＩ、Ｄ２・・・ダイオード、 １０Ａ、ＩＯＢ・・・ドライブ回路のモジュール、１２
Ａ、１２Ｂ、１４Ａ、１４Ｂ・・・基準電圧源モジュー
ル、２８・・・配ｓ基板。
Claims (1)
- （１）電流ブースタ回路によりテスト信号を増幅してテ
スト部品に供給するドライブ回路であって、前記電流ブ
ースタ回路のバイアス回路に電流切り換え回路を挿入し
、この電流切り換え回路を切り換え制御することにより
電流ブースタ回路のＯＮ／ＯＦＦを制御することを特徴
とするドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60123746A JPS61281979A (ja) | 1985-06-07 | 1985-06-07 | ドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60123746A JPS61281979A (ja) | 1985-06-07 | 1985-06-07 | ドライブ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61281979A true JPS61281979A (ja) | 1986-12-12 |
Family
ID=14868297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60123746A Pending JPS61281979A (ja) | 1985-06-07 | 1985-06-07 | ドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61281979A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0801846B1 (en) * | 1995-10-06 | 2001-12-05 | Koninklijke Philips Electronics N.V. | A high-speed/high-slew-rate tri-modal all bipolar buffer/switch and method thereof |
-
1985
- 1985-06-07 JP JP60123746A patent/JPS61281979A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0801846B1 (en) * | 1995-10-06 | 2001-12-05 | Koninklijke Philips Electronics N.V. | A high-speed/high-slew-rate tri-modal all bipolar buffer/switch and method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5825218A (en) | Driver circuit including slew rate control system with improved voltage ramp generator | |
| US5648710A (en) | System for controlling drive of stepping motor | |
| EP1821171B1 (en) | Testing apparatus and electric source circuit | |
| US5699001A (en) | Driver circuit for semiconductor test system | |
| WO2002065146A2 (en) | APPARATUS AND METHOD FOR DRIVING CIRCUIT PINS IN A CIRCUIT testing system | |
| US4611123A (en) | High voltage analog solid state switch | |
| JPH0560840A (ja) | インサーキツトテスト装置用ピンドライバ | |
| KR20100051781A (ko) | 신호 출력 디바이스 및 시험 장치 | |
| US5276355A (en) | Change-over circuit for tester implemented by using diode-bridge type analog switches | |
| JP4290768B2 (ja) | リーケージ電流補正回路 | |
| JPS61281979A (ja) | ドライブ回路 | |
| US6774680B2 (en) | Comparator including a differential transistor pair and a diode arrangement | |
| JPH02140676A (ja) | 多値駆動回路 | |
| US7199604B2 (en) | Driver circuit with low power termination mode | |
| US4978871A (en) | Level shift circuit for converting a signal referenced to a positive voltage to a signal referenced to a lower voltage | |
| JPH11174128A (ja) | 電子デバイスへの負荷電流出力回路およびｉｃテスタ | |
| KR100668250B1 (ko) | 출력 신호 레벨을 스위칭하는 트리스테이트 회로 및 방법 | |
| JPS62116274A (ja) | 電子デバイス駆動回路 | |
| JP2612213B2 (ja) | Ｉｃ試験装置 | |
| JP2691182B2 (ja) | 集積回路のラッチアップ測定方法 | |
| JP2817939B2 (ja) | 電源同期化回路 | |
| KR20040083107A (ko) | 반도체 시험 장치 | |
| JP2566758B2 (ja) | Ｉｃテスタにおけるテスト用信号発生回路 | |
| JPH0792491B2 (ja) | 電子デバイス駆動回路 | |
| EP1271167A1 (en) | Electrical System for testing the channels of a communication system |