DE4335424C2 - Stereodekodierschaltung - Google Patents

Description

Die Erfindung betrifft eine Stereodekodierschaltung zur Dekodierung des L- und R-Signales eines Stereo-Multi­ plex-Signals (MPX-Signal) gemäß dem Oberbegriff des Pa­ tentanspruches 1.

Eine solche Stereodekodierschaltung ist aus IEEE Trans­ actions on Consumer Electronics, Vol. CE 32, No. 1, 1986, Seiten 44-52, insbesondere den Fig. 13 und 14 bekannt. Diese bekannte Schaltung enthält eine Um­ schaltanordnung mit zwei Differenzverstärkerstufen, de­ ren Ausgänge gleichsinnig und deren Eingänge gegensin­ nig miteinander verbunden sind, wobei diesen Eingängen ein 38 kHz-Schaltsignal zugeführt wird. Jeder Strompfad der Differenzverstärkerstufen bildet jeweils einen er­ sten und zweiten Eingang der Umschaltanordnung, denen jeweils eine Gleichkomponente und eine MPX-Komponente des MPX-Signals zugeführt werden, wobei jedoch eine MPX-Komponente invertiert und verkleinert ist. Die be­ kannte Stereodekodierschaltung enthält zur Erzeugung dieser Eingangssignale für die Umschaltanordnung eine Schaltungsanordnung, der das MPX-Signal zugeführt wird.

Ein MPX-Signal entsteht aus der Frequenz-Demodulation eines HF-Trägers und besteht aus den Komponenten

(L + R) + (L - R) . cos (2πft) + p . cos (πft),

wobei L und R das NF-Signal des linken bzw. rechten Ka­ nales, f = 38 kHz die Frequenz des Hilfsträgers und p die Amplitude des Pilottones bedeuten.

Dieses MPX-Signal wird nach Unterdrückung des Pilot­ tones der o. g. bekannten Schaltungsanordnung zuge­ führt, die daraus die schon oben beschriebenen zwei Ströme ableitet, die aus je einer Gleichkomponente und einer MPX-Komponente bestehen. Der Verkleinerungsfaktor K der invertierten MPX-Komponente hat den Wert 0,289, wodurch das Übersprechen zwischen dem linken und rech­ ten Kanal minimiert wird. Eine Abweichung von dem ge­ nannten Wert führt zu einer verminderten Kanaltrennung.

In einer integrierten Schaltung ist es schwierig, den genannten Verkleinerungsfaktor K mit hoher Genauigkeit einzuhalten. Bei der diesen Faktor erzeugenden Schal­ tungsanordnung der bekannten Stereodekodierschaltung wird dieser Faktor K z. B. von der Stromverstärkung der beteiligten Transistoren beeinflußt.

Die Aufgabe der Erfindung besteht daher darin, eine Stereodekodierschaltung der eingangs genannten Art an­ zugeben, die einen Verkleinerungsfaktor K mit hoher Konstanz aufweist.

Diese Aufgabe wird gemäß den kennzeichnenden Merkmalen des Patentanspruches 1 gelöst. Erfindungsgemäß weist die Schaltungsanordnung zur Erzeugung der Eingangssi­ gnale der Umschaltanordnung eine erste und eine zweite Stromspiegelschaltung auf, wobei die erste Stromspie­ gelschaltung wenigstens zwei Ausgänge und die zweite Stromspiegelschaltung wenigstens einen Ausgang auf­ weist, der sowohl mit dem zweiten Ausgang der ersten Stromspiegelschaltung als auch mit einem Eingang der Umschaltanordnung verbunden ist. Der erste Ausgang der ersten Stromspiegelschaltung ist dagegen auf den ande­ ren Eingang der Umschaltanordnung geführt. Diese Schal­ tungsanordnung ist in der Lage, zwei Ausgangsströme mit untereinander gleichem DC-Wert zu erzeugen, die aber gemäß dem Verkleinerungsfaktor K abgestufte MPX-Werte aufweisen. Den beiden Stromspiegelschaltungen werden jeweils Eingangsströme mit untereinander gleichem DC- Wert, jedoch mit gegenphasigem MPX-Signalwert zugeführt.

In vorteilhafter Weise werden die genannten Stromspie­ gelschaltungen stabil und nahezu unabhängig von der Stromverstärkung der beteiligten Transistoren mittels deren Stromübertragungsfaktoren eingestellt. Hierzu wird der Stromübertragungsfaktor des ersten Ausgangs des ersten Stromspiegels so eingestellt, daß er der Summe aus den Stromübertragungsfaktoren des zweiten Ausgangs der ersten Stromspiegelschaltung und des Aus­ gangs der zweiten Stromspiegelschaltung entspricht.

Gemäß einer weiteren vorteilhaften Ausführungsform der erfindungsgemäßen Stereodekodierschaltung weist die er­ ste Stromspiegelschaltung einen weiteren Ausgang auf, der mit dem ersten Ausgang der ersten Stromspiegel­ schaltung verbunden ist. Hierdurch wird ein höherer Grad an Symmetrie der Gleichkomponenten erzielt.

Weiterhin ergibt sich durch den Einsatz von zwei Um­ schaltanordnungen eine weitere vorteilhafte Weiterbil­ dung der erfindungsgemäßen Stereodekodierschaltung, de­ ren beiden Stromspiegelschaltungen jedoch jeweils vier Ausgänge aufweisen. Bei diesem Ausführungsbeispiel wird das bei Abschaltung der der Stereodekodierschaltung nachgeschalteten Funktionseinheiten auftretende Knack­ geräusch vermieden, das aufgrund der bei den bisher be­ schriebenen Ausführungsbeispielen in den L- und R-Si­ gnalen auftretenden Gleichkomponenten entsteht. Bei diesem Ausführungsbeispiel wird die Gleichkomponente dadurch kompensiert, daß die beiden Umschaltanordnungen jeweils ein L- und R-Signal liefern, die gegenphasig zueinander sind. Diese vier Ausgangssignale besitzen untereinander gleiche DC-Komponenten und stehen damit für offsetfreie Differenzsignale zur Verfügung.

Für die in der erfindungsgemäßen Stereodekodierschal­ tung vorgesehenen Stromspiegelschaltungen kann die be­ kannte Grundschaltung einer Stromspiegelschaltung ein­ gesetzt werden, die aus einer Transistordiode und einem Stromquellentransistor aufgebaut ist. Eine solche Stromspiegelschaltung hat jedoch den Nachteil, daß von dem Eingangsstrom ein Teil als Basisstrom für die Tran­ sistoren abgezweigt wird, so daß sich Schwankungen des Stromübertragungsfaktors in nachteiliger Weise auswir­ ken. Zur Vermeidung dieses Nachteils wird der Dioden­ transistor durch die Zusammenschaltung zweier Transi­ storen ersetzt, indem der Basisstrom für die Stromquel­ lentransistoren von einem Emitterfolger aufgebracht wird, dessen Basis-Elektrode den Eingang der Stromspie­ gelschaltung bildet und die Kollektor-Elektrode des die Funktion des Diodentransistors übernehmenden Transi­ stors ebenfalls mit diesem Eingang verbunden ist.

Ferner können bei einer solchen Stromspiegelschaltung die Emitter-Elektroden solcher Stromquellentransistoren zusammengefaßt werden, die gleiche Stromübertragungs­ faktoren aufweisen. Diese verbundenen Emitter-Elektro­ den können dann über einen gemeinsamen Emitterwider­ stand mit dem Bezugspunkt der Betriebsspannungsquelle der Schaltung verbunden werden. Auf diese Weise kann der Verkleinerungsfaktor K ohne Störung der Symmetrie variiert und die maximale Kanaltrennung eingestellt werden.

Schließlich werden die Eingangsströme für die beiden Stromquellenschaltungen der erfindungsgemäßen Stereode­ kodierschaltung von einer Differenzverstärkerstufe er­ zeugt, wobei deren Eingang das MPX-Signal ohne Pilotton zugeführt wird und deren Ausgangsströme untereinander gleiche DC-Komponenten, aber gegenphasige MPX-Komponen­ ten enthalten.

Im folgenden soll die Erfindung anhand von Ausführungs­ beispielen im Zusammenhang mit den Zeichnungen darge­ stellt und erläutert werden. Es zeigen:

Fig. 1 eine Stereodekodierschaltung gemäß der Erfin­ dung mit zwei Stromspiegelschaltungen,

Fig. 2 eine weitere Stereodekodierschaltung gemäß der Erfindung mit einer Abgleichmöglichkeit des Verkleinerungsfaktors K und

Fig. 3 ein letztes Ausführungsbeispiel der erfin­ dungsgemäßen Stereodekodierschaltung mit Dif­ ferenzausgängen.

In dem Ausführungsbeispiel nach Fig. 1 sind zwei Stromspiegelschaltungen SS1 und SS2 sowie eine Um­ schaltanordnung US enthalten. Die Umschaltanordnung US besteht aus zwei Differenzverstärkerstufen mit jeweils zwei npn-Transistoren Q3 und Q5 bzw. Q8 und Q9. Die beiden genannten Differenzverstärkerstufen sind an ih­ ren Ausgängen, also an den Kollektor-Elektroden paral­ lel, dagegen sind deren Eingänge, also an den Basis- Elektroden antiparallel geschaltet. Den als Stromschal­ ter oder Umschalter dienenden Differenzstufen wird an ihren Eingängen ein Schaltsignal mit einer Frequenz f = 38 kHz zugeführt, so daß der Umschalter mit dieser Fre­ quenz geschaltet wird. An den beiden Ausgängen OUT1 und OUT2 ist jeweils ein Widerstand R1 und R6 angeschlos­ sen, an denen das Signal L des linken und das Signal R des rechten Kanales entnommen werden kann.

Schließlich bilden jeweils die verbundenen Emitter- Elektroden der die beiden Differenzverstärkerstufen bildenden Transistoren die beiden Eingänge IN1 und IN2 der Umschaltanordnung US. An diese beiden Eingänge IN1 und IN2 werden die beiden Stromspiegelschaltungen SS1 und SS2 angeschlossen.

Die erste Stromspiegelschaltung SS1 wird von einem Ein­ gangsstrom I_S1 gespeist, der aus einer Gleichstromkom­ ponente I_dc1 und einer Wechselstromkomponente I_ac1 be­ steht. Der entsprechende Eingangsstrom I_S2 am Eingang E2 der zweiten Stromspiegelschaltung SS2 besteht in der gleichen Weise aus einer Gleichstromkomponente I_dc2 und einer Wechselstromkomponente I_ac2. Diese beiden Ein­ gangsströme I_S1 und I_S2 werden vorzugsweise von einer Differenzverstärkerstufe erzeugt, unter der Vorausset­ zung, daß der Pilotton aus dem MPX-Signal bereits ent­ fernt wurde. In diesem Fall entsprechen die Gleich­ stromkomponenten I_dc1 und I_dc2 dem halben Wert des in die Differenzverstärkerstufe geleiteten Stromes und die Wechselstromkomponenten I_ac1 und I_ac2 entsprechen dage­ gen dem MPX-Signal mit entgegengesetztem Vorzeichen, so daß I_ac1 = -I_ac2 gilt.

Den Eingang E1 der ersten Stromspiegelschaltung SS1 bildet die Basis-Elektrode eines npn-Emitterfolgers Q1, dessen Kollektor-Elektrode mit dem Betriebspotential V_cc verbunden ist und dessen Emitter-Elektrode an die Basis-Elektrode eines zweiten npn-Transistors Q2 ange­ schlossen ist. Die Basis-Elektrode dieses zweiten Tran­ sistors Q2 ist mit den Basis-Elektroden weiterer npn- Stromquellentransistoren Q4 und Q6 verbunden. Die Kol­ lektor-Elektrode des zweiten Transistors Q2 ist gleich­ falls auf den Eingang E1 geführt, während die Kollek­ tor-Elektroden der beiden weiteren Transistoren Q4 und Q6 jeweils einen Ausgang A und B der ersten Stromspie­ gelschaltung SS1 bilden. Die Emitter-Elektroden der drei Transistoren Q2, Q4 und Q6 sind jeweils über einen Emitterwiderstand R2, R3 und R4 auf den Bezugspunkt der Betriebsspannungsquelle gelegt. Der erstgenannte Aus­ gang A ist direkt mit dem ersten Eingang IN1 der Um­ schaltanordnung US verbunden, während der zweitgenannte Ausgang B auf den zweiten Eingang IN2 der Umschaltan­ ordnung US geführt ist.

Die zweite Stromspiegelschaltung SS2 ist in entspre­ chender Weise aufgebaut, weist jedoch lediglich nur einen einzigen Ausgang D auf. Den Eingang E2 dieser Stromspiegelschaltung SS2 bildet ebenfalls die Basis- Elektrode eines npn-Emitterfolgers Q12, dessen Emitter- Elektrode ebenfalls auf die Basis-Elektroden eines npn- Transistors Q11 und Q10 geführt ist. Die Kollektor- Elektrode des Transistors Q11 ist wiederum mit dem Ein­ gang E2 der Stromspiegelschaltung SS2 verbunden, wäh­ rend die Kollektor-Elektrode des Transistors Q10 den schon genannten Ausgang D bildet. In entsprechender Weise sind auch die Emitter-Elektroden der beiden Tran­ sistoren Q10 und Q11 mit Emitterwiderständen R5 und R7 verschaltet.

Im folgenden soll die Funktion der Schaltung nach Fig. 1 erläutert werden. Bei zunächst mit den Größen a, b bzw. d der Stromübertragungsfaktor des Ausganges A, B bzw. D zum jeweiligen Eingang E1 bzw. E2 der zugeordne­ ten Stromspiegelschaltung SS1 bzw. SS2 bezeichnet. In­ dem man nun a = b + d wählt, wird erreicht, daß die Gleichstromkomponenten der beiden Ströme, die der Um­ schaltanordnung US zufließen, untereinander den glei­ chen Wert aufweisen. Wird weiterhin (d - b)/a = K ge­ wählt, wobei K = 0,289 der eingangs schon genannte Ver­ kleinerungsfaktor ist, wird das benötigte Verhältnis der der Umschaltanordnung US zufließenden Wechselstrom­ komponenten erreicht. Wird beispielsweise für den Stromübertragungsfaktor a der Wert 1 vorgegeben, so er­ gibt sich für die beiden Stromübertragungsfaktoren b und d:

b = (1 - K)/2 = 0,3555 und

d = (1 + K)/2 = 0,6445.

Wird diese Schaltungsanordnung nach Fig. 1 als inte­ grierte Schaltung ausgeführt, können die benötigten Stromübertragungsfaktoren a, b und d der Stromspiegel­ schaltungen SS1 und SS2 sehr genau eingestellt und auf­ rechterhalten werden.

Ein höherer Grad an Symmetrie bezüglich der Stromüber­ tragungsfaktoren wird mit dem Ausführungsbeispiel nach Fig. 2 erreicht, wenn die erste Stromspiegelschaltung SS1 einen zusätzlichen Ausgang C aufweist. Hierzu ist ein weiterer npn-Transistor Q7 vorgesehen, dessen Kol­ lektor-Elektrode den weiteren Ausgang C bildet und des­ sen Basis-Elektrode mit den Basis-Elektroden der ande­ ren Stromquellentransistoren Q4 und Q6 verbunden ist. Der zusätzliche Ausgang C ist ebenfalls mit dem ersten Eingang IN1 der Umschaltanordnung US verbunden. Anson­ sten werden die Ausgänge der beiden Stromspiegelschal­ tungen SS1 und SS2 wie bei der Schaltung nach Fig. 1 mit der Umschaltanordnung US verschaltet. Stimmen die Stromübertragungsfaktoren a und d bzw. b und c überein, so wird hierdurch die Symmetrie der Gleichstromkompo­ nenten gesichert. Stehen die Stromübertragungsfaktoren c und a in dem Verhältnis c/a = 0,5516, so ergibt sich der benötigte Verkleinerungsfaktor K.

Da die beiden Transistoren Q6 und Q7 der Stromspiegel­ schaltung SS1 einen gleichen Stromübertragungsfaktor aufweisen, ist ihnen ein gemeinsamer Emitterwiderstand R4 zugeordnet, um somit einen gemeinsamen Abgleich für beide Transistoren Q6 und Q7 hinsichtlich optimaler Kanaltrennung zu erreichen, also den Verkleinerungsfak­ tor K ohne Störung der Symmetrie zu variieren. Dabei sind die Emitter-Elektroden der beiden Transistoren Q6 und Q7 nicht direkt, sondern über Widerstände R8 und R9 mit dem auf dem Bezugspunkt GND liegenden Widerstand R4 verbunden. Dies kann hinsichtlich der Toleranzen und des Abgleichbereiches vorteilhaft sein.

Die Stereodekodierschaltungen gemäß den Fig. 1 und 2 geben ein unsymmetrisches Ausgangssignal ab, wobei der Wechselstromkomponente noch eine Gleichstromkomponente überlagert ist. Werden die nachgeschalteten Funktions­ einheiten durch eine Mute-Schaltung getrennt oder zuge­ schaltet, so führt die Gleichstromkomponente zu uner­ wünschten Knackgeräuschen. Zwar ist es möglich, die Gleichstromkomponente durch eine Hilfseinrichtung zu kompensieren, dies ist jedoch nur näherungsweise mög­ lich. Die Anwendung eines Koppelkondensators wider­ spricht einer integrationstechnischen Lösung. Die Be­ seitigung dieser Gleichstromkomponente erfolgt gemäß dem Ausführungsbeispiel nach Fig. 3 durch die Verwen­ dung zweier Umschaltanordnungen US1 und US2, die von zwei erweiterten Stromspiegelschaltungen SS1 und SS2 angesteuert werden. Mit diesen beiden Umschaltanordnun­ gen US1 und US2 stehen für das L- und R-Signal je ein offsetarmer Differenzausgang zur Verfügung. Hierzu wei­ sen die Umschaltanordnungen US1 und US2 jeweils zwei Ausgänge OUT11 und OUT12 bzw. OUT21 und OUT22 auf, an denen die Signale L und R bzw. -L und -R mit unterein­ ander gleichen DC-Komponenten erscheinen.

Die beiden Umschaltanordnungen US1 und US2 entsprechen in ihrem Aufbau jeweils derjenigen gemäß Fig. 2 oder Fig. 1. Durch eine Zusatzbeschaltung, mit der die Aus­ gangssignale mit Hilfe von Stromspiegelschaltungen um­ geleitet werden, wird die Ansteuerung nachfolgender Funktionseinheiten erleichtert. Da der Aufbau der beiden Umschaltanordnungen US1 und US2 sowie der beiden Stromspiegelschaltungen SS1 und SS2 einander gleichen, sind die Bauelemente der Umschaltanordnung US2 bzw. der Stromspiegelschaltung SS2 mit den gestrichenen Bezugs­ größen der Umschaltanordnung US1 bzw. der Stromspiegel­ schaltung SS1 bezeichnet. So sind die beiden Differenz­ verstärkerstufen mit den Transistoren Q3 und Q5 bzw. Q8 und Q9 der Umschaltanordnung US1 bei der Umschaltanord­ nung US2 mit Q3' und Q5' bzw. Q8' und Q9' bezeichnet. In entsprechender Weise gilt dies auch für die übrigen Bauelemente.

Die beiden Umschaltanordnungen US1 und US2 weisen je­ weils zwei Eingänge IN11 und IN12 bzw. IN21 und IN22 auf. Die Ausgangsströme der Umschalter Q₃ und Q₅ bzw. Q₈ und Q₉ werden wie oben schon ausgeführt wurde, auf jeweils eine Stromspiegelschaltung geführt. Diese Stromspiegelschaltungen werden von den Transistoren Q14 und Q15 bzw. Q16 und Q17 gebildet, wobei die Transisto­ ren Q14 und Q16 den Diodentransistor bilden und die Transistoren Q15 und Q17 jeweils den Stromquellentran­ sistor. Diese genannten Transistoren Q14 bis Q17 bzw. Q14' bis Q17' sind vom pnp-Leitfähigkeitstyp und sind ferner jeweils über einen Widerstand R11, R12, R13 bzw. R14 mit dem Betriebspotential V_cc verbunden. In ent­ sprechender Weise gilt dies auch für die zweite Um­ schaltanordnung US2. Somit liefert jede Umschaltanord­ nung jeweils ein L- und ein R-Signal, die aber zueinan­ der im Gegentakt sind. Die Ansteuerung der Umschaltan­ ordnung US1 oder US2 für sich allein genommen, gleicht der Ansteuerung, wie sie bereits zu Fig. 2 beschrieben wurde. Die Umschaltanordnung US nach Fig. 2 wird von zwei Stromspiegelschaltungen SS1 und SS2 gespeist. Um nunmehr zwei Umschaltanordnungen zu steuern, werden nicht vier Stromspiegelschaltungen eingesetzt, sondern gemäß Fig. 3 genügt es, die Stromspiegelschaltung SS1 nach Fig. 2 um einen weiteren Ausgang zu erweitern, der nun die Bezeichnung D1 bzw. D2 erhält. Diesem zu­ sätzlichen Ausgang D1 bzw. D2 ist ein npn-Stromquellen­ transistor Q13 bzw. Q13' mit einem Emitterwiderstand R10 bzw. R10' zugeordnet, der in entsprechender Weise wie die anderen Stromquellentransistoren angesteuert wird. Ansonsten entspricht die Stromspiegelschaltung SS1 bzw. SS2 dem Aufbau der Stromspiegelschaltung SS1 gemäß Fig. 2, wobei jedoch die Emitterwiderstände R8 und R9 entfallen. Die Ausgänge A1 und C1 bzw. A2 und C2 der Stromspiegelschaltung SS1 bzw. SS2 sind an den er­ sten Eingang IN11 bzw. IN21 der Umschaltanordnung US1 bzw. US2 angeschlossen. Der dritte Ausgang B1 bzw. B2 der Stromspiegelschaltung SS1 bzw. SS2 sowie der vierte Ausgang D2 bzw. D1 der Stromspiegelschaltung SS2 bzw. SS1 sind mit dem zweiten Eingang IN12 bzw. IN22 der Um­ schaltanordnung US1 bzw. US2 verbunden.

Da die beiden Umschaltanordnungen US1 und US2 mit zu­ einander invertiertem MPX-Signal angesteuert werden und auch das Schaltsignal U_S von 38 kHz gegenphasig zuge­ führt wird, erscheint an den Ausgängen OUT11 und OUT12 der ersten Umschaltanordnung US1 das L- und R-Signal wie bisher, und an den Ausgängen OUT21 und OUT22 der zweiten Umschaltanordnung US2 das gegenphasige -L- und -R-Signal. Aufgrund vollständiger Symmetrie in den si­ gnalverarbeitenden Teilen ist eine optimale Offsetkom­ pensation möglich.

In den Ausführungsbeispielen gemäß den Fig. 1 bis 3 sind die Schaltungsanordnungen mit Bipolar-Transistoren ausgeführt und können auch mit Bipolar-Transistoren vom entgegengesetzten Leitungstyp aufgebaut werden.

Claims (8)

1. Stereodekodierschaltung zur Dekodierung des L- und R-Signals eines Stereo-Multiplex-Signals (MPX-Signal) mit folgenden Merkmalen:

• a) die Stereodekodierschaltung umfaßt wenigstens eine von einem Schaltsignal (US) gesteuerte Umschaltanordnung (US, US1, US2) mit ei­ nem ersten und zweiten Eingang (IN1, IN2; IN11, IN12; IN21, IN22) so­ wie zwei Ausgängen (OUT1, OUT2; OUT11, OUT12; OUT21, OUT22), an de­ nen das L- bzw. R-Signal des MPX-Signals zur Verfügung stehen,
• b) dem ersten und zweiten Eingang (IN1, IN2; IN11, IN12; IN21, IN22) der Umschaltanordnung (US, US1, US2) werden jeweils als Eingangssignal ein Gleichstromsignal gleicher Größe und eine Komponente (MPX- Komponente) des Stereo-Multiplex-Signals zugeführt, wobei die dem zweiten Eingang (IN2, IN12, IN22) zugeführte MPX-Komponente gegen­ über der dem ersten Eingang (IN1, IN11, IN21) zugeführte MPX-Kom­ ponente invertiert und um einen Verkleinerungsfaktor K verkleinert ist,
• c) die Eingangssignale der Umschaltanordnung (US, US1, US2) werden abhängig von dem Schaltsignal (U_S) auf die entsprechenden Ausgän­ ge geschaltet,
• d) die Stereodekodierschaltung umfaßt ferner eine Schaltungsanord­ nung (SS1, SS2) zur Erzeugung der Eingangssignale für die Umschalt­ anordnung (US, US1, US2),

dadurch gekennzeichnet, daß

• a) die Schaltungsanordnung eine erste Stromspiegelschaltung (SS1) mit wenigstens einem ersten und einem zweiten Ausgang (A, B) und eine zweite Stromspiegelschaltung (SS2) mit wenigstens einem Ausgang (D) umfaßt,
• b) dem Eingang (E1) der ersten Stromspiegelschaltung (SS1) die Summe aus einem ersten Gleichstrom (I_dc1) und einem ersten, der MPX-Kom­ ponente des MPX-Signals entsprechenden Wechselstrom (I_ac1) zuge­ führt wird,
• c) dem Eingang (E2) der zweiten Stromspiegelschaltung (SS2) die Summe aus einem zweiten Gleichstrom (I_dc2) und einem zweiten Wechsel­ strom (I_ac2) zugeführt wird, wobei der Wert des zweiten Gleichstro­ mes (I_dc2) dem Wert des ersten Gleichstromes (I_dc1) und der Wert des zweiten Wechselstromes (I_ac2) dem negativen Wert der MPX- Komponente des ersten Wechselstromes (I_ac1) entspricht,
• d) der erste Ausgang (A) der ersten Stromspiegelschaltung (SS1) mit dem ersten Eingang (IN1, IN11, IN21) der Umschaltanordnung (US, US1) ver­ bunden ist, während am zweiten Eingang (IN2, IN12) der Umschalt­ anordnung (US, US1) sowohl der zweite Ausgang (B) der ersten Strom­ spiegelschaltung (SS1) als auch der Ausgang (D) der zweiten Strom­ spiegelschaltung (SS2) angeschlossen ist.

2. Stereodekodierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Stromübertragungsfaktor des ersten Ausgangs (A) zum Eingang (E1) der ersten Stromspiegelschaltung (SS1) einen Wert hat, der gleich der Summe der Stromübertragungsfaktoren des zweiten Ausganges (B) der ersten Stromspiegelschaltung (SS1) zu dessen Eingang (E1) und des Ausgangs (D) der zweiten Stromspiegelschaltung (SS2) zu dessen Eingang (E2) ist.

3. Stereodekodierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Stromspiegelschaltung (SS1) drei Ausgänge (A, B, C) hat, daß die Stromübertragungsfaktoren des zweiten und dritten Ausgangs (B, C) unter­ einander gleich und kleiner als der Stromverstärkungsfaktor des ersten Aus­ gangs (A) sind und daß der dritte Ausgang (C) mit dem ersten Eingang (IN1) der Umschaltanordnung (US) verbunden ist.

4. Stereodekodierschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Summe der Stromübertragungsfaktoren des ersten und dritten Aus­ gangs (A, C) der ersten Stromspiegelschaltung (SS1) einen Wert hat, der gleich der Summe der Stromübertragungsfaktoren des zweiten Ausganges (B) der ersten Stromspiegelschaltung (SS1) und des Ausgangs (D) der zweiten Stromspiegelschaltung (SS2) ist.

5. Stereodekodierschaltung nach Anspruch 1, gekennzeichnet durch folgen­ de Merkmale:

• a) es sind zwei Umschaltanordnungen (US1, U52) mit jeweils zwei Eingän­ gen (IN11, IN12; IN21, IN22) sowie zwei Ausgängen (OUT11, OUT12; OUT21, OUT22) vorgesehen,
• b) ferner weisen die beiden Stromspiegelschaltungen (SS1 und SS2) je­ weils vier Ausgänge (A1, B1, C1, D1; A2, B2, C2, D2) auf, wobei der erste Ausgang (A1, A2) sowie der dritte Ausgang (C1, C2) der ersten bzw. zweiten Stromspiegelschaltung (SS1 bzw. SS2) mit dem ersten Ein­ gang (IN11 bzw. IN12) der ersten bzw. zweiten Umschaltanordnung (US1 bzw. US2), der zweite Ausgang (B1 bzw. B2) der ersten bzw. zwei­ ten Stromspiegelschaltung (SS1 bzw. SS2) mit dem zweiten Eingang (IN12 bzw. IN22) der ersten bzw. zweiten Umschaltanordnung (US1 bzw. US2) und der vierte Ausgang (D1 bzw. D2) der ersten bzw. zwei­ ten Stromspiegelschaltung (SS1 bzw. SS2) mit dem zweiten Eingang (IN22 bzw. IN12) der zweiten bzw. ersten Umschaltanordnung (US2 bzw. US1) verbunden ist.

6. Stereodekodierschaltung nach einem der vorangehenden Ansprüche, da­ durch gekennzeichnet, daß die Stromspiegelschaltung (SS1, SS2) folgende Merkmale aufweist:

• a) es ist ein erster npn-Transistor (Q1, Q12) als Emitterfolger vorgesehen, dessen Basis-Elektrode den Eingang (E1, E2) der Stromspiegelschal­ tung (SS1, SS2) bildet und dessen Kollektor-Elektrode auf dem Be­ triebspotential liegt,
• b) ferner ist ein zweiter npn-Transistor (Q2, Q11) vorgesehen, dessen Basis-Elektrode mit der Emitter-Elektrode des ersten Transistors (Q1, Q12) und dessen Kollektor-Elektrode mit dem Eingang (E1, E2) der Stromspiegelschaltung (SS1, SS2) verbunden ist, während dessen Emitter-Elektrode über einen Widerstand (R2, R7) an den Bezugspunkt (GND) der Betriebsspannung (V_cc) angeschlossen ist und
• c) schließlich sind weitere npn-Transistoren (Q4, Q6, Q7, Q10, Q13) als Stromquellen vorgesehen, deren Kollektor-Elektroden die Ausgänge (A, B, C, D) der Stromspiegelschaltung (SS1, SS2) bilden, deren Basis- Elektroden mit der Basis-Elektrode des zweiten Transistors (Q2, Q11) und deren Emitter-Elektroden über Widerstände (R3, R4, R5) mit dem Bezugspotential (GND) der Betriebsspannungsquelle (V_cc) verbunden sind.

7. Stereodekodierschaltung nach Anspruch 6, dadurch gekennzeichnet, daß wenigstens zwei der weiteren Transistoren (Q6, Q7) gleiche Stromübertra­ gungsfaktoren aufweisen und daß deren Emitter-Elektroden direkt oder je­ weils über einen Widerstand (R8, R9) miteinander verbunden sind und einen gemeinsamen Emitterwiderstand (R4) aufweisen.

8. Stereodekodierschaltung nach einem der vorangehenden Ansprüche, da­ durch gekennzeichnet, daß zur Erzeugung der Eingangsströme für die Stromspiegelschaltung (SS1, SS2) eine Differenzverstärkerstufe mit einer Stromquelle vorgesehen ist, wobei die Eingänge der Differenzverstärker­ stufe vom MPX-Signal gespeist werden.