JP4997730B2 - 可変利得増幅器およびそれを用いた交流電源装置 - Google Patents

Description

本発明は各種電子機器に用いられる可変利得増幅器およびそれを用いた交流電源装置に関するものである。

一般に、従来の可変利得増幅器は、特許文献１の図１に示されるような構成が知られているが、この構成では、トランジスタＱ₁、Ｑ₂のベース、エミッタ間電圧対コレクタ電流の特性が指数関数となるため、得られる出力電圧Ｖ₀が非直線ひずみを生じてしまうという課題を有していた。

そのため、この現象を少しでも軽減するために、Ｑ₁、Ｑ₂のそれぞれのエミッタに直列に抵抗を挿入することが考えられたが、しかしながら、これでは非直線ひずみを軽減することができても、完全に取り去ることができるまでには至らないものであった。

そこで、根本的に非直線ひずみが発生しない可変利得増幅器を実現するために、乗算回路に工夫を加えることで、これを実現することが提案されている。

図７は、乗算回路の原理図であるが、この回路で乗算ができることは、次式より明らかである。

なお、図７において、１は集積回路（以下、ＩＣという）を示し、２はトランスコンダクタンスアンプ（以下、Ｔ／Ｃ ＡＭＰという）を示しており、ＩＣ１は、Ｔ/Ｃ ＡＭＰ２と一対のＰＮ接合素子４とから構成されているとともに、７つの端子、すなわち第１の電源端子（Ｖ_cc端子）と、第２の電源端子（−Ｖ_cc端子）と、第１の入力端子（ＩＮＶ端子）と、第２の入力端子（ＮＩ端子）と、第３の入力端子（ＢＩＡＳ端子）と、第４の入力端子（ＤＢ端子）と、出力端子（ＯＵＴ端子）を有している。

また、ＤＢ端子には定電流源Ｉ_Dが入力され、ＩＮＶ端子には、定電流源Ｉ_Dの１／２I_Dを正確に作って信号入力電流源I_xとともに加算して入力されるように構成されている。

また、Ｔ／Ｃ ＡＭＰ２は、４つのカレントミラー５ａ〜５ｄと２つのトランジスタＱ₁、Ｑ₂とから構成されているとともに、一対のＰＮ接合素子４は、２つのダイオードＤ₁、Ｄ₂とから構成されている。

この数式解析の結果、式（７）から、出力Ｉ_outは第１の信号入力I_x、第２の信号入力I_yとの積であることがわかる。式（７）には指数関数項がなく、１次関数のみの項となるので、原理的に非直線ひずみは発生しない。この特性を利用し、第１の信号入力I_xを信号入力とし、第２の信号入力I_yを制御入力とすることにより、原理的に非直線ひずみの発生しない可変利得増幅器を実現することが可能である。

なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１、非特許文献１が知られている。
特開２００１−３０８６６２号公報 ＣＱ出版社「トランジスタ技術」２００４年８月号、第２２３〜２２８頁

しかしながら、上述した従来の原理的に非直線ひずみの発生しない可変利得増幅回路の構成では、ＩＣ１に定電流源Ｉ_Dを入力するための端子として、どうしてもＤＢ端子が必要となり、ＩＣ１としては最低７本端子が必要となる。ところが、ＩＣパッケージとしては、偶数ピンが標準であり、７ピンの標準パッケージはないため、８ピンの標準パッケージを使用せざるを得ない状況であった。

近年の各種電子機器は、超軽量、超コンパクトの要求が強く、ＩＣパッケージが８ピンになるか、６ピンになるかは、非常に大きな差となり、またこの程度の集積度のＩＣではチップ面積に対してパッド面積の占める率が高くなるため、パッド数（ピン数）の８ピン、６ピンの差はチップ面積にも大きく影響してくるものであり、歩留まり、コストにも大きく反映されてしまうものであった。

本発明は、上記課題を解決するものであり、非常に簡単な構成により、非直線ひずみの発生しない可変利得増幅器を実現することを目的にするものである。

この目的を達成するために、本発明の可変利得増幅器は、電源の一端から、電圧降下素子と、一対のＰＮ接合素子を介して、前記各ＰＮ接合素子がトランスコンダクタンスアンプの差動入力にそれぞれ接続され、トランスコンダクタンスアンプの差動入力の一方に、第１の抵抗を介して第１の信号入力を印加し、前記トランスコンダクタンスアンプの差動入力の他方には、トランジスタのコレクタ、エミッタ、第２の抵抗を介して電源の他端を接続し、トランジスタのベースに第１の信号入力を印加し、トランスコンダクタンスアンプ初段トランジスタの共通エミッタの電流をカレントミラーを介して第２の信号入力より供給し、前記第１の信号入力対前記トランスコンダクタンスアンプの出力の利得を第２の信号入力で可変させたことを特徴とする構成を有し、また、一対のＰＮ接合素子の各素子とトランスコンダクタンスアンプの差動入力との各接続点をそれぞれ第１の入力端子および第２の入力端子とし、トランスコンダクタンスアンプの差動アンプ初段トランジスタの共通エミッタの電流を駆動するためのカレントミラーへの入力を第３の入力端子とし、電源の一端と他端をそれぞれ第１の電源端子および第２の電源端子とし、前記トランスコンダクタンスアンプの出力を出力端子とし、合計６端子として電圧降下素子、前記一対のＰＮ接合素子の各素子、前記トランスコンダクタンスアンプとを集積回路に集積したことを特徴とする構成を有している。

本発明によれば、非常に簡単な回路構成で、集積回路化した場合ＤＢ端子が不要で、かつ、小型、低コストで非直線ひずみの発生しない可変利得増幅回路を実現することができるものである。

（実施の形態１）
以下、本発明の実施の形態１の可変利得増幅回路について、図面を参照しながら説明する。なお、従来の構成と同様の構成については、同一符号を付すとともに、その説明を省略する。

図１は本発明の実施の形態１における可変利得増幅回路の構成を示す回路図であり、図７の乗算器と異なる点は、ＤＢ端子が不要となっている点とＩＣの外付け部品である。

図１において、１０はＩＣを示し、Ｔ／Ｃ ＡＭＰ２と、電圧降下素子３と、一対のＰＮ接合素子４とから構成されており、６つの端子、すなわちＶ_cc端子、ＩＮＶ端子、ＮＩ端子、ＢＩＡＳ端子、ＯＵＴ端子、ＧＮＤ端子を有している。

ＰＮ接合素子４は２つのダイオードＤ₁、Ｄ₂からなり、それぞれＩＮＶ端子およびＮＩ端子を介して、ＩＮＶ端子の方は、トランジスタＴｒ₁のコレクタ、エミッタと抵抗Ｒ₁₀が直列に電源（ＧＮＤ）に向かって接続され、トランジスタＴｒ₁のベースには信号入力Ｖ_sが印加されている。なお、信号入力はＤＣバイアスＶ_bにてバイアスされているものとする。また、ＮＩ端子の方は抵抗Ｒ₁₁を介して信号入力Ｖ_sに接続されている。

一対のダイオードＤ₁、Ｄ₂のそれぞれとトランジスタＴｒ₁のコレクタ、抵抗Ｒ₁₁接続点の電位がＴ／Ｃ ＡＭＰ２の差動入力として印加されるように接続されている。

また、Ｔ／Ｃ ＡＭＰ２の差動アンプの初段トランジスタＱ₁、Ｑ₂の共通エミッタの電流が、カレントミラー５ｃを介して振幅制御電流源Ｉ_cより供給されるように接続されている。

この実施の形態１においても、Ｉ_D1とＩ_D2との和（Ｉ_D）を一定に保ちながら、Ｉ_D1に入力信号を印加し、ＢＩＡＳ端子に振幅制御電流源Ｉ_cを印加すれば、図７の回路と同じく上記した（１）〜（７）式により乗算機能が得られることがわかる。

Ｉ_D1とＩ_D2の和（I_D）を一定に保ちながら、I_D1に入力信号を印加させる方法であるが、図１で、Ｒ₁₀とＲ₁₁の抵抗値を等しくＲとし、トランジスタＴｒ₁のベースエミッタ間電圧（０．７Ｖ）は無視すると、
Ｉ_D1＝（Ｖ_b＋Ｖ_s）／Ｒ
Ｉ_D2＝（Ｖ_cc−Ｖ₃−（Ｖ_b＋Ｖ_s））／Ｒ
Ｉ_D1＋Ｉ_D2＝（Ｖ_cc−Ｖ₃）／Ｒ
となり、Ｉ_D1＋I_D2は、信号入力Ｖ_sに関係なく一定の値となる。

なお、Ｒ₁₂はオフセットを調整する必要のある場合、この抵抗を使って無信号時のＩ_D1、Ｉ_D2が等しくなるように調整を行うためのものである。従って、交流増幅を行う場合には不必要となる場合もある。

図１で、信号入力電圧Ｖ_sはトランジスタＴｒ₁、Ｒ₁₀、Ｒ₁₁の働きにより信号入力電流Ｉ_sとなり、Ｉ_D1、Ｉ_D2は逆位相で流れる。

出力電流Ｉ_outは式（７）より図１では、
Ｉ_D＝Ｉ_D1＋Ｉ_D2、Ｉ_x＝Ｉ_s、Ｉ_y＝Ｉ_cとなるので、
書き換えると、
Ｉ_out＝Ｉ_s×Ｉ_c／（Ｉ_D1＋Ｉ_D2）
Ｉ_D1＋Ｉ_D2は、信号入力Ｖ_sに関係なく一定の値となるのでＩは増幅率は振幅制御電流源Ｉ_cにより決定される可変利得増幅器となる。なお、この式は一次関数の項のみとなるので原理的に無歪となる。

ここで、一対のダイオードＤ₁、Ｄ₂および一対のトランジスタＱ₁、Ｑ₂の各素子は、正確な乗算を行うには同一温度にしておく必要があり、同一のシリコン基板上に配置することが望ましく、ＩＣ化することが最も簡単でかつ効果的である。

また、重要なことはこの一対のＰＮ接合素子４は、特性ができるだけ等しく、ジャンクション温度もできるだけ等しいものが良く、従って、ＩＣ化してＩＣの内部に存在させるのが最適である。

以上のように、本実施の形態によれば、ＩＣ１０が６ピン構成となるので、ＩＣとしては最小のパッケージ（小信号トランジスタと同形状）となり、電子機器の軽薄短小化の要求に対して非常に有効となるものである。また、ピン数(パッド数)が６ピンとなることにより、チップ面積が８ピンのものに比べて非常に小さくなり、歩留まり、コスト面でも非常に有利となるものである。

次に図２は、Ｔ／Ｃ ＡＭＰ２および電圧降下素子３の具体的な構成例であり、ＰＮ接合素子４のダイオードＤ₁、Ｄ₂はＩＣでダイオードを構成する場合、実際にはトランジスタをダイオード接続するのが通常であるため図のような接続となる。

図２において、Ｔ／Ｃ ＡＭＰ２は、４つのカレントミラー５ａ〜５ｄと２つのトランジスタＱ₁、Ｑ₂とから構成されており、１つのカレントミラーは３つのトランジスタＱ₅、Ｑ₆、Ｑ₇から構成されており、その接続構成は図の通りである。

電圧降下素子３は、次段のＴ／Ｃ ＡＭＰ２の入力（Ｑ₁、Ｑ₂のベース）に適切な電位を与える役割を果たすものであり、順方向電圧降下を利用した２つのトランジスタＱ₈、Ｑ₉の間に、インピーダンス素子としての抵抗Ｒ₃を接続した構成であるが、電圧を降下させるものであればゼナーダイオード等でも良い。

なお、ＰＮ接合素子４の他の構成例としては、図３のような一対のトランジスタＱ₃、Ｑ₄を用いても実現することができる。

次に図４は、電圧降下素子３、一対のＰＮ接合素子４、トランジスタＴｒ₁、抵抗Ｒ₁₀の配列を、図１の配列と逆にしたものであり、それ以外の点は同じ構成である。このような配列にしても、図１と同様の効果が得られる。なお、オフセット調整用抵抗Ｒ₁₂は省略している。

（実施の形態２）
以下、本発明の実施の形態２の交流電源装置、すなわち実施の形態１の可変利得増幅回路を利用した交流電源装置について、図面を参照しながら説明する。なお、従来の構成および実施の形態１と同様の構成については、同一符号を付すとともに、その説明を省略する。

図５は、実施の形態１の可変利得増幅回路を利用した電力装置交流定電圧電源装置であり、図５中、１１は波形発生器で出力として得たい交流波形を生成する波形発生器である。

仮に正弦波の交流電源を作成する場合には、波形発生器は正弦波発生器となり、１１の出力から正弦波をトランジスタＴｒ₁、抵抗Ｒ₁₁に印加し、その波形は、図１の場合と同様に可変利得増幅され、正弦波可変出力をＩＣ１０の出力ＯＵＴより得る。

ＩＣ１０の出力ＯＵＴはトランスコンダクタンスアンプの特性上電流出力となるので、電圧に変換する必要があり、Ｒ₁₇は電流、電圧変換用抵抗である。

１２は電力増幅器であり、出力として得たい電圧、電流に合った電力増幅器を介し、トランス１３を駆動する。これにより所望の電圧、電流の正弦波交流出力ＡＣ_outとして得ることができる。なお、トランス１３のＮ₁は１次巻線、Ｎ₂は２次巻線、Ｎ₃は３次巻線である。

トランスの３次巻線Ｎ₃にはＤ₁₀、Ｄ₁₁、Ｄ₁₂、Ｄ₁₃、Ｒ₁₉で構成される整流回路が接続され、Ｎ₃に発生した、出力電圧と比例した交流電圧はこの整流回路で脈流に変換される。なお、Ｒ₁₉は適切な脈流を得るためのダミー負荷抵抗である。さらに、脈流はＲ₁₄とＣ₁₀で構成されるローパスフィルタで平滑され、出力電圧に比例した直流電圧（出力電圧検出信号）となる。すなわち１４は出力電圧検出回路ということができる。

得られた出力電圧検出信号は比較増幅器ＯＰ₁により基準電圧Ｖ_refと比較増幅され、その出力でＲ₁₃を介しＩＣ１０のＢＩＡＳ端子に振幅制御電流として与えられる。このような出力電圧検出信号の負帰還作用により出力電圧は定電圧に安定化される。出力電圧を可変したい場合には基準電圧Ｖ_refを可変してやるか、出力電圧検出信号を適宜分圧、可変してやればよい。なお、Ｒ₁₅、Ｒ₁₆、Ｃ₁₁は負帰還を安定に行うための位相補償回路である。

図６は、交流定電流電源への応用例である。出力電圧に比例した直流電圧（出力電圧検出信号）の代わりに出力電流を検出し、出力電流検出信号を負帰還させ、出力電流を定電流に安定化させた例であり、その他の構成は図５の構成と同じである。

Ｒ₁₈は出力電流を電圧信号に変換するための抵抗、Ｃ₁₂、Ｄ₁₄、Ｄ₁₅は整流回路、Ｒ₁₉は適切な脈流を得るためのダミー負荷抵抗、Ｒ₁₄、Ｃ₁₀はローパスフィルタ回路であり、１５は出力電流検出回路を構成している。

以上のように、本実施の形態によれば、実施の形態１の可変利得増幅回路を用いることにより、非常に簡単な構成で定電圧または定電流でかつ、その電圧、電流を可変できる交流電源装置を実現することができるものである。

以上のように、本発明にかかる可変利得増幅回路は、簡単な回路で電圧、電流を一定に制御し、その電圧、電流を可変できる交流電源装置等に好適であり、無停電電源装置、複写機、プリンタ等の電子写真プロセス用電源等、あらゆる電源装置、電力装置に利用することができる。

本発明の実施の形態１における可変利得増幅器の構成を示す回路図 図１．１０の集積回路部分の他の実施例を示す図 図１．１０の集積回路部分の他の実施例を示す図 図１に示す可変利得増幅器の他の実施例を示す図 実施の形態２の可変利得増幅器を交流電源装置に利用した回路図 図５の交流電源装置の他の構成例を示す回路図 従来の可変利得増幅器の構成を示す回路図

符号の説明

１、１０ ＩＣ（集積回路）
２ Ｔ／Ｃ ＡＭＰ（トランスコンダクタンスアンプ）
３ 電圧降下素子
４ ＰＮ接合素子
５ カレントミラー
１１ 波形発生器
１２ 電力増幅器
１３ トランス
１４ 出力電圧検出回路
１５ 出力電流検出回路
ＯＰ₁ 比較増幅器
Ｔｒ₁ トランジスタ
Ｒ₁₀〜Ｒ₁₉ 抵抗
Ｃ₁₀〜Ｃ₁₂ コンデンサ
Ｄ₁₁〜Ｄ₁₅ ダイオード
Ｖ_ref 基準電圧
Ｖ_cc 電源電圧
Ｉ_D 定電流源
Ｉ_xまたはＩ_s 第１の信号入力電流源または信号入力電流
Ｉ_yまたはＩ_c 第２の信号入力電流源または振幅制御電流源

Claims (3)

1. 電源の一端から、
   電圧降下素子と、
   一対のＰＮ接合素子を介して、前記各ＰＮ接合素子がそれぞれトランスコンダクタンスアンプの差動入力に接続され、
   トランスコンダクタンスアンプの差動入力の一方に、
   第１の抵抗を介して第１の信号入力を印加し、
   前記トランスコンダクタンスアンプの差動入力の他方には、
   トランジスタのコレクタ、エミッタ、第２の抵抗を介して電源の他端を接続し、トランジスタのベースに第１の信号入力を印加し、
   トランスコンダクタンスアンプ初段トランジスタの共通エミッタの電流をカレントミラーを介して第２の信号入力より供給し、
   前記第１の信号入力対前記トランスコンダクタンスアンプの出力の利得を第２の信号入力で可変させ、
   前記一対のＰＮ接合素子の各素子と前記トランスコンダクタンスアンプの差動入力との各接続点をそれぞれ第１の入力端子および第２の入力端子とし、
   前記トランスコンダクタンスアンプの差動アンプ初段トランジスタの共通エミッタの電流を駆動するための前記カレントミラーへの入力を第３の入力端子とし、
   前記電源の一端と他端をそれぞれ第１の電源端子および第２の電源端子とし、
   前記トランスコンダクタンスアンプの出力を出力端子とし、
   合計６端子として前記電圧降下素子、前記一対のＰＮ接合素子の各素子、前記トランスコンダクタンスアンプとを集積回路に集積したことを特徴とする可変利得増幅器。
2. 前記コレクタ、ベース、エミッタをそれぞれドレイン、ゲート、ソースと読み替え、前記トランジスタに代えてＦＥＴを用いたことを特徴とする請求項１記載の可変利得増幅器。
3. 波形発生器の出力を請求項１記載の第１の信号入力とし、請求項１記載のトランスコンダクタンスアンプの出力を電力増幅して出力を得る交流電源装置の出力振幅信号を請求項１記載の第２の信号入力として帰還することにより、出力の振幅を一定にせしめたことを特徴とする交流電源装置。

Images