JP3178614B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JP3178614B2 JP3178614B2 JP29847291A JP29847291A JP3178614B2 JP 3178614 B2 JP3178614 B2 JP 3178614B2 JP 29847291 A JP29847291 A JP 29847291A JP 29847291 A JP29847291 A JP 29847291A JP 3178614 B2 JP3178614 B2 JP 3178614B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- stage
- transistor
- grounded
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【0001】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術(図5) 発明が解決しようとする課題(図6及び図7) 課題を解決するための手段(図1〜図4) 作用 実施例(図1〜図4) 発明の効果
【0002】
【産業上の利用分野】本発明は増幅回路に関し、例えば
100〔MHz〕以上の高周波入力信号を増幅する増幅回路
を集積回路に内蔵する場合に適用して好適なものであ
る。
100〔MHz〕以上の高周波入力信号を増幅する増幅回路
を集積回路に内蔵する場合に適用して好適なものであ
る。
【0003】
【従来の技術】従来、バイポーラ集積回路内に形成され
る増幅回路1においては、図5に示すように、エミツタ
接地のNPN型トランジスタQ1のコレクタに接続され
るコレクタ抵抗R1によつて入力信号Vinを反転増幅し
て出力するようになされている。
る増幅回路1においては、図5に示すように、エミツタ
接地のNPN型トランジスタQ1のコレクタに接続され
るコレクタ抵抗R1によつて入力信号Vinを反転増幅し
て出力するようになされている。
【0004】このとき増幅回路1の利得Gは、トランジ
スタQ1のエミツタに接続された負荷抵抗R2及びコレ
クタ抵抗R1の抵抗値をそれぞれRin及びRL とする
と、次式
スタQ1のエミツタに接続された負荷抵抗R2及びコレ
クタ抵抗R1の抵抗値をそれぞれRin及びRL とする
と、次式
【数1】 に示すように、抵抗値の比で与えられ、また増幅回路1
の低域及び高域遮断周波数f1及びf2は、次式
の低域及び高域遮断周波数f1及びf2は、次式
【数2】
【数3】 で与えられるようになされている。
【0005】ここでRs は、トランジスタQ1のベース
に接続されたバイアス抵抗R3の抵抗値であり、CCS及
びCBCは、増幅回路1の出力端及びトランジスタQ1の
ベース−コレクタ間に寄生する寄生容量である。ところ
で増幅回路1の最大利得Gmax を変えずに、高域遮断周
波数f2を最大限伸ばすためには、(3)式において寄
生容量CCSを小さくするか、コレクタ抵抗R1の抵抗値
RL を小さくしなければならない。
に接続されたバイアス抵抗R3の抵抗値であり、CCS及
びCBCは、増幅回路1の出力端及びトランジスタQ1の
ベース−コレクタ間に寄生する寄生容量である。ところ
で増幅回路1の最大利得Gmax を変えずに、高域遮断周
波数f2を最大限伸ばすためには、(3)式において寄
生容量CCSを小さくするか、コレクタ抵抗R1の抵抗値
RL を小さくしなければならない。
【0006】
【発明が解決しようとする課題】ところがトランジスタ
Q1の寄生容量CCSは、半導体のプロセスで一意的に決
まるため小さくできず、高域遮断周波数f2を伸長する
ことは困難であつた。またNPN形トランジスタQ1の
場合、利得Gが1となるときの周波数、すなわちトラン
ジシヨン周波数fT 及び電流増幅率hfeには、コレクタ
電流Ic との間に図6及び図7に示すような関係が成り
立つため、コレクタ抵抗R1の抵抗値RLを小さくして
も帯域幅を十分伸ばすことは困難であつた。
Q1の寄生容量CCSは、半導体のプロセスで一意的に決
まるため小さくできず、高域遮断周波数f2を伸長する
ことは困難であつた。またNPN形トランジスタQ1の
場合、利得Gが1となるときの周波数、すなわちトラン
ジシヨン周波数fT 及び電流増幅率hfeには、コレクタ
電流Ic との間に図6及び図7に示すような関係が成り
立つため、コレクタ抵抗R1の抵抗値RLを小さくして
も帯域幅を十分伸ばすことは困難であつた。
【0007】すなわち増幅回路1は、帯域幅を伸ばすた
めトランジシヨン周波数fT が最大値となるように、コ
レクタ電流Ic としてImax がトランジスタQ1に流れ
るように入力バイアス電圧V1及び負荷抵抗R2を設定
する。このとき利得Gを一定に保つたまま遮断周波数を
さらに伸ばすには、(3)式における負荷抵抗R2の抵
抗値Rinを小さくする必要があるが、利得Gを一定に保
つためには、コレクタ抵抗R1の抵抗値RL を同じ割合
で小さくしなければならない。
めトランジシヨン周波数fT が最大値となるように、コ
レクタ電流Ic としてImax がトランジスタQ1に流れ
るように入力バイアス電圧V1及び負荷抵抗R2を設定
する。このとき利得Gを一定に保つたまま遮断周波数を
さらに伸ばすには、(3)式における負荷抵抗R2の抵
抗値Rinを小さくする必要があるが、利得Gを一定に保
つためには、コレクタ抵抗R1の抵抗値RL を同じ割合
で小さくしなければならない。
【0008】ところがこの場合コレクタ電流Ic が増加
し、トランジシヨン周波数fT 及び電流増幅率hfeは共
に低下する。これを回避するためにはトランジスタQ1
のセル面積を大きくしなければならないが、この場合に
は寄生容量CCSが大きくなり、その結果、帯域幅を十分
大きくすることができないという問題があつた。
し、トランジシヨン周波数fT 及び電流増幅率hfeは共
に低下する。これを回避するためにはトランジスタQ1
のセル面積を大きくしなければならないが、この場合に
は寄生容量CCSが大きくなり、その結果、帯域幅を十分
大きくすることができないという問題があつた。
【0009】本発明は以上の点を考慮してなされたもの
で、利得を一定に保つたまま周波数特性を従来に比して
一段と向上することができる増幅回路を提案しようとす
るものである。
で、利得を一定に保つたまま周波数特性を従来に比して
一段と向上することができる増幅回路を提案しようとす
るものである。
【0010】
【課題を解決するための手段】かかる課題を解決するた
めの請求項1に記載の発明においては、それぞれベース
に入力信号Vinが与えられる複数n段のエミツタ接地型
トランジスタQ21(Q1)、Q22……Q2n(Q1
0)と、n段のエミツタ接地型トランジスタQ21(Q
1)、Q22……Q2n(Q10)のエミツタ及び接地
間にそれぞれ接続され、かつ互いに同じ抵抗値Rinを
有するn個のエミツタ側の抵抗R51(R2)、52…
…R5n(R10)と、n段のエミツタ接地型トランジ
スタQ21(Q1)、Q22……Q2n(Q10)のコ
レクタ及び電源間に接続され、かつ互いに同じ抵抗値R
L/nを有するn個の負荷側の抵抗R31(R11)、
32……R3n(R12)と、n段のエミツタ接地型ト
ランジスタQ21(Q1)、Q22……Q2n(Q1
0)のうち、第2段、第3段……第n段のエミツタ接地
型トランジスタQ22、Q23……Q2n(Q10)に
ついて、コレクタ側の抵抗R32、R33……R3n
(R12)と電源Vccとの間に接続され、かつ第1段、
第2段……第(n−1)段のエミツタ接地型トランジス
タQ21(Q1)、Q22……Q2(n−1)のコレク
タ及びコレクタ側の抵抗との接続点に得られる各段の出
力信号をそれぞれベースに受ける(n−1)個の接続用
のトランジスタQ31、Q32……Q3(n−1)とを
具え、第n段のエミツタ接地型トランジスタQ2nのコ
レクタと負荷側抵抗R3nとの接続点から出力信号V
OUTを得るようにする。
めの請求項1に記載の発明においては、それぞれベース
に入力信号Vinが与えられる複数n段のエミツタ接地型
トランジスタQ21(Q1)、Q22……Q2n(Q1
0)と、n段のエミツタ接地型トランジスタQ21(Q
1)、Q22……Q2n(Q10)のエミツタ及び接地
間にそれぞれ接続され、かつ互いに同じ抵抗値Rinを
有するn個のエミツタ側の抵抗R51(R2)、52…
…R5n(R10)と、n段のエミツタ接地型トランジ
スタQ21(Q1)、Q22……Q2n(Q10)のコ
レクタ及び電源間に接続され、かつ互いに同じ抵抗値R
L/nを有するn個の負荷側の抵抗R31(R11)、
32……R3n(R12)と、n段のエミツタ接地型ト
ランジスタQ21(Q1)、Q22……Q2n(Q1
0)のうち、第2段、第3段……第n段のエミツタ接地
型トランジスタQ22、Q23……Q2n(Q10)に
ついて、コレクタ側の抵抗R32、R33……R3n
(R12)と電源Vccとの間に接続され、かつ第1段、
第2段……第(n−1)段のエミツタ接地型トランジス
タQ21(Q1)、Q22……Q2(n−1)のコレク
タ及びコレクタ側の抵抗との接続点に得られる各段の出
力信号をそれぞれベースに受ける(n−1)個の接続用
のトランジスタQ31、Q32……Q3(n−1)とを
具え、第n段のエミツタ接地型トランジスタQ2nのコ
レクタと負荷側抵抗R3nとの接続点から出力信号V
OUTを得るようにする。
【0011】また、請求項2の発明においては、これに
加えて、n段のエミツタ接地型トランジスタQ21(Q
1)、Q22……Q2n(Q10)のコレクタと負荷側
の抵抗R31(R11)、R32……R3n(R21)
との間に、それぞれベースを共通の電源V3に接続した
寄生容量低減用のトランジスタQ41、Q42を設ける
ようにする。
加えて、n段のエミツタ接地型トランジスタQ21(Q
1)、Q22……Q2n(Q10)のコレクタと負荷側
の抵抗R31(R11)、R32……R3n(R21)
との間に、それぞれベースを共通の電源V3に接続した
寄生容量低減用のトランジスタQ41、Q42を設ける
ようにする。
【0012】
【作用】接続用のトランジスタQ31、Q32……Q3
(n−1)によって接続された各段のコレクタ側の抵抗
R31(R11)、R32……R3n(R12)の抵抗
値を所定の抵抗値RL/nに設定することにより、n段
のトランジスタ回路Q21、Q22……Q2nの各周波
数特性はそれぞれn倍となり、n次の伝達関数で与えら
れる最終出力端での利得を一定に保つたままで、周波数
特性を従来に比して一段と向上することができる。
(n−1)によって接続された各段のコレクタ側の抵抗
R31(R11)、R32……R3n(R12)の抵抗
値を所定の抵抗値RL/nに設定することにより、n段
のトランジスタ回路Q21、Q22……Q2nの各周波
数特性はそれぞれn倍となり、n次の伝達関数で与えら
れる最終出力端での利得を一定に保つたままで、周波数
特性を従来に比して一段と向上することができる。
【0013】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【0014】図5との対応部分に同一符号を付して示す
図1において、10は全体としてエミツタ接地型増幅回
路を示し、トランジスタQ1のベースにはNPN形トラ
ンジスタQ10のベースが共通に接続されるようになさ
れている。トランジスタQ10のエミツタには負荷抵抗
R2と同じ抵抗値Rinを有する抵抗R10が接続されて
いる。またトランジスタQ1のコレクタには、負荷抵抗
R2の抵抗値RL に対して1/2の抵抗値RL /2を有
する負荷抵抗R11が接続されており、当該負荷抵抗R
11を介して電源電圧VCCが供給されるようになされて
いる。
図1において、10は全体としてエミツタ接地型増幅回
路を示し、トランジスタQ1のベースにはNPN形トラ
ンジスタQ10のベースが共通に接続されるようになさ
れている。トランジスタQ10のエミツタには負荷抵抗
R2と同じ抵抗値Rinを有する抵抗R10が接続されて
いる。またトランジスタQ1のコレクタには、負荷抵抗
R2の抵抗値RL に対して1/2の抵抗値RL /2を有
する負荷抵抗R11が接続されており、当該負荷抵抗R
11を介して電源電圧VCCが供給されるようになされて
いる。
【0015】トランジスタQ1と負荷抵抗R11との接
続中点P0には、NPN形トランジスタQ11のベース
が接続されており、当該トランジスタQ11のエミツタ
は負荷抵抗R12を介してトランジスタQ10のコレク
タと接続されている。ここでトランジスタQ10の負荷
抵抗R12の抵抗値は、トランジスタQ1の負荷抵抗R
11と同じ抵抗値RL /2を有している。
続中点P0には、NPN形トランジスタQ11のベース
が接続されており、当該トランジスタQ11のエミツタ
は負荷抵抗R12を介してトランジスタQ10のコレク
タと接続されている。ここでトランジスタQ10の負荷
抵抗R12の抵抗値は、トランジスタQ1の負荷抵抗R
11と同じ抵抗値RL /2を有している。
【0016】また並列接続されたトランジスタQ1及び
Q10には、図6に示すようにトランジシヨン周波数f
T が最大値となるときのコレクタ電流Imax が供給され
るようになされている。これにより負荷抵抗R12とト
ランジスタQ10のコレクタとの接続中点P1での利得
GP1は、(1)式で与えられる各トランジスタQ1及び
Q10による利得の和として求められる。因みにトラン
ジスタQ1及びQ10のコレクタには寄生容量C1及び
C2がそれぞれ寄生する。
Q10には、図6に示すようにトランジシヨン周波数f
T が最大値となるときのコレクタ電流Imax が供給され
るようになされている。これにより負荷抵抗R12とト
ランジスタQ10のコレクタとの接続中点P1での利得
GP1は、(1)式で与えられる各トランジスタQ1及び
Q10による利得の和として求められる。因みにトラン
ジスタQ1及びQ10のコレクタには寄生容量C1及び
C2がそれぞれ寄生する。
【0017】以上の構成において、並列に接続されたト
ランジスタQ1及びQ10は、信号源Vinによりそれぞ
れ駆動され、負荷抵抗R11及びR12で増幅され、出
力端P1より出力信号Vout として出力される。ここで
エミツタ接地型増幅回路10は、図2に示す等価回路に
よつて表され、このときのトランジスタQ1及びQ2の
利得Gは、負荷抵抗R11及びR12の抵抗値がそれぞ
れRL /2であることにより、(1)式からGP0=GP1
=−(RL /2・Rin)となる。これにより出力端であ
る接続中点P1での利得GP1は、次式
ランジスタQ1及びQ10は、信号源Vinによりそれぞ
れ駆動され、負荷抵抗R11及びR12で増幅され、出
力端P1より出力信号Vout として出力される。ここで
エミツタ接地型増幅回路10は、図2に示す等価回路に
よつて表され、このときのトランジスタQ1及びQ2の
利得Gは、負荷抵抗R11及びR12の抵抗値がそれぞ
れRL /2であることにより、(1)式からGP0=GP1
=−(RL /2・Rin)となる。これにより出力端であ
る接続中点P1での利得GP1は、次式
【数4】 に示すように、従来の増幅回路1の利得Gと同じ値にな
る。
る。
【0018】ここで負荷抵抗R11及びR12の抵抗値
は増幅回路1の場合に比して1/2であることによりト
ランジスタQ1及びQ2それぞれの周波数特性は、各ト
ランジスタに対して2倍に伸びることになる。このとき
エミツタ接地型増幅回路10の遮断周波数は、従来の増
幅回路1の伝達関数G(S1)に基づいて次式のように
求めることができる。
は増幅回路1の場合に比して1/2であることによりト
ランジスタQ1及びQ2それぞれの周波数特性は、各ト
ランジスタに対して2倍に伸びることになる。このとき
エミツタ接地型増幅回路10の遮断周波数は、従来の増
幅回路1の伝達関数G(S1)に基づいて次式のように
求めることができる。
【0019】ここで増幅回路1の伝達関数G(S1)
は、
は、
【数5】 と表すことができ、fc は伝達関数G(S1)の絶対値
|G(S1)|が2-1/2となるときの周波数、すなわち
カツトオフ周波数をいう。
|G(S1)|が2-1/2となるときの周波数、すなわち
カツトオフ周波数をいう。
【0020】エミツタ接地型増幅回路10の伝達関数G
(S2)は、負荷抵抗R11及びR12がそれぞれRL
/2と1/2になることによりカツトオフ周波数fc が
2倍に伸長されて2fc になり、またトランジスタQ1
及びQ10により伝達関数が2次の伝達関数で表される
ことにより、次式
(S2)は、負荷抵抗R11及びR12がそれぞれRL
/2と1/2になることによりカツトオフ周波数fc が
2倍に伸長されて2fc になり、またトランジスタQ1
及びQ10により伝達関数が2次の伝達関数で表される
ことにより、次式
【数6】 により求めることができる。
【0021】この(6)式より伝達関数G(S2)の絶
対値|G(S2)|が2-1/2となるときの周波数fを求
めると、次式
対値|G(S2)|が2-1/2となるときの周波数fを求
めると、次式
【数7】 に示すように、遮断周波数fは21/2 ×fc となる。こ
れによりエミツタ接地形増幅回路10は、周波数特性を
従来の増幅回路1の場合に比して21/2 に伸長すること
ができる。
れによりエミツタ接地形増幅回路10は、周波数特性を
従来の増幅回路1の場合に比して21/2 に伸長すること
ができる。
【0022】以上の構成によれば、トランジスタQ1及
びQ10を並列接続し、その負荷抵抗R11及びR12
の抵抗値をエミツタ接地のトランジスタQ1のみで駆動
する場合に比して半分として周波数特性を伸ばすと共
に、当該トランジスタQ1及びQ10の出力を合成して
出力端より出力することにより、利得Gを一定に保持し
つつ帯域幅を従来のほぼ21/2倍に伸長することができ
る。
びQ10を並列接続し、その負荷抵抗R11及びR12
の抵抗値をエミツタ接地のトランジスタQ1のみで駆動
する場合に比して半分として周波数特性を伸ばすと共
に、当該トランジスタQ1及びQ10の出力を合成して
出力端より出力することにより、利得Gを一定に保持し
つつ帯域幅を従来のほぼ21/2倍に伸長することができ
る。
【0023】なお上述の実施例においては、2個のトラ
ンジスタQ1及びQ10を並列に接続すると共に、各ト
ランジスタQ1及びQ10の負荷抵抗R10及びR11
の抵抗値を1個のトランジスタQ1で増幅する場合にお
ける抵抗値Rの1/2にそれぞれ設定する場合について
述べたが、本発明はこれに限らず、図3に示すように、
n個のトランジスタQ21、Q22……Q2nを電源電
圧VCCに対して並列に接続し、各トランジスタQ21、
Q22……Q2nの負荷抵抗R31、R32……R3n
の抵抗値を1個のトランジスタQ1で増幅する場合にお
ける抵抗値Rの1/nとする場合にも適用し得る。
ンジスタQ1及びQ10を並列に接続すると共に、各ト
ランジスタQ1及びQ10の負荷抵抗R10及びR11
の抵抗値を1個のトランジスタQ1で増幅する場合にお
ける抵抗値Rの1/2にそれぞれ設定する場合について
述べたが、本発明はこれに限らず、図3に示すように、
n個のトランジスタQ21、Q22……Q2nを電源電
圧VCCに対して並列に接続し、各トランジスタQ21、
Q22……Q2nの負荷抵抗R31、R32……R3n
の抵抗値を1個のトランジスタQ1で増幅する場合にお
ける抵抗値Rの1/nとする場合にも適用し得る。
【0024】このとき前段の増幅段による出力は、それ
ぞれn個のトランジスタQ31、Q32……Q3(n−
1)により後段の増幅段による出力に加算され、最終出
力端からの利得は1個のトランジスタQ1で増幅する場
合の利得Gに保持しつつ、周波数特性を従来に比して一
段と伸長することができる。
ぞれn個のトランジスタQ31、Q32……Q3(n−
1)により後段の増幅段による出力に加算され、最終出
力端からの利得は1個のトランジスタQ1で増幅する場
合の利得Gに保持しつつ、周波数特性を従来に比して一
段と伸長することができる。
【0025】また上述の実施例においては、エミツタ接
地型増幅回路10を図1及び図3に示すように構成する
場合について述べたが、本発明はこれに限らず、ミラー
効果が無視できない場合には、図4に示すように、トラ
ンジスタQ1及びQ10のコレクタにトランジスタQ4
1及びQ42をカスケード接続し、当該トランジスタQ
42のコレクタと負荷抵抗R12との接続中点から合成
出力を出力させるようにしても良い。
地型増幅回路10を図1及び図3に示すように構成する
場合について述べたが、本発明はこれに限らず、ミラー
効果が無視できない場合には、図4に示すように、トラ
ンジスタQ1及びQ10のコレクタにトランジスタQ4
1及びQ42をカスケード接続し、当該トランジスタQ
42のコレクタと負荷抵抗R12との接続中点から合成
出力を出力させるようにしても良い。
【0026】このようにすれば前段の出力インピーダン
スとミラー効果によつてコレクタ−ベース間に寄生する
寄生容量Ccsが(1+RL /Rin)倍になり、周波数特
性が劣化するおそれを有効に回避することができる。
スとミラー効果によつてコレクタ−ベース間に寄生する
寄生容量Ccsが(1+RL /Rin)倍になり、周波数特
性が劣化するおそれを有効に回避することができる。
【0027】
【0028】さらに上述の実施例においては、トランジ
スタQ1のベースに接続されたバイアス抵抗R3を介し
て入力信号VinをトランジスタQ1に供給する場合につ
いて述べたが、本発明はこれに限らず、入力信号Vinを
直接トランジスタQ1に供給するようにしても良い。
スタQ1のベースに接続されたバイアス抵抗R3を介し
て入力信号VinをトランジスタQ1に供給する場合につ
いて述べたが、本発明はこれに限らず、入力信号Vinを
直接トランジスタQ1に供給するようにしても良い。
【0029】
【発明の効果】上述のように本発明によれば、複数n段
のエミツタ接地型トランジスタのコレクタに接続された
負荷側の抵抗の抵抗値を互いに同じ抵抗値RL/nに設
定して各エミツタ接地型トランジスタの各出力特性を伸
長させると共に、各エミツタ接地型トランジスタの出力
を後段のエミツタ接地型トランジスタの出力に加算して
出力させるようにしたことにより、利得一定のまま周波
数特性を従来に比して一段と向上させ得る増幅回路を実
現できる。
のエミツタ接地型トランジスタのコレクタに接続された
負荷側の抵抗の抵抗値を互いに同じ抵抗値RL/nに設
定して各エミツタ接地型トランジスタの各出力特性を伸
長させると共に、各エミツタ接地型トランジスタの出力
を後段のエミツタ接地型トランジスタの出力に加算して
出力させるようにしたことにより、利得一定のまま周波
数特性を従来に比して一段と向上させ得る増幅回路を実
現できる。
【図1】本発明によるエミツタ接地型増幅回路の一実施
例を示す接続図である。
例を示す接続図である。
【図2】その等価回路を示す接続図である。
【図3】他の実施例を示す接続図である。
【図4】他の実施例を示す接続図である。
【図5】従来のエミツタ接地型増幅回路の説明に供する
接続図である。
接続図である。
【図6】トランジエント周波数のコレクタ電流特性を示
す特性曲線図である。
す特性曲線図である。
【図7】電流増幅率のコレクタ電流特性を示す特性曲線
図である。
図である。
1、10、20、30……エミツタ接地型増幅回路。
Claims (2)
- 【請求項1】それぞれベースに入力信号が与えられる複
数のn段のエミツタ接地型トランジスタと、 上記n段のエミツタ接地型トランジスタのエミツタ及び
接地間にそれぞれ接続され、かつ互いに同じ抵抗値R in
を有するn個のエミツタ側の抵抗と、 上記n段のエミツタ接地型トランジスタのコレクタ及び
電源間に接続され、かつ互いに同じ抵抗値R L /nを有
するn個の負荷側の抵抗と、 上記n段のエミツタ接地型トランジスタのうち、第2
段、第3段……第n段のエミツタ接地型トランジスタに
ついて、上記コレクタ側の抵抗と電源との間に接続さ
れ、かつ上記第1段、第2段……第(n−1)段のエミ
ツタ接地型トランジスタのコレクタ及び上記コレクタ側
の抵抗との接続点に得られる各段の出力信号をそれぞれ
ベースに受ける(n−1)個の接続用のトランジスタと
を具え、上記第n段のエミツタ接地型トランジスタのコ
レクタと上記負荷側の抵抗との接続点から、出力信号を
得ることを特徴とする増幅回路。 - 【請求項2】上記n段のエミツタ接地型トランジスタの
コレクタと上記負荷側の抵抗との間に、それぞれベース
を共通の電源に接続した寄生容量低減用のトランジスタ
を設けたことを特徴とする請求項1に記載の増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29847291A JP3178614B2 (ja) | 1991-10-16 | 1991-10-16 | 増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29847291A JP3178614B2 (ja) | 1991-10-16 | 1991-10-16 | 増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05110354A JPH05110354A (ja) | 1993-04-30 |
JP3178614B2 true JP3178614B2 (ja) | 2001-06-25 |
Family
ID=17860149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29847291A Expired - Fee Related JP3178614B2 (ja) | 1991-10-16 | 1991-10-16 | 増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3178614B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7071784B2 (en) * | 2002-11-29 | 2006-07-04 | Linear Technology Corporation | High linearity digital variable gain amplifier |
JP4997730B2 (ja) * | 2005-08-31 | 2012-08-08 | パナソニック株式会社 | 可変利得増幅器およびそれを用いた交流電源装置 |
-
1991
- 1991-10-16 JP JP29847291A patent/JP3178614B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05110354A (ja) | 1993-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2110946A1 (en) | Differential RF amplifier | |
JP3088262B2 (ja) | 低歪差動増幅回路 | |
JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
EP0586251B1 (en) | Power amplifier having high output voltage swing and high output drive current | |
JPS5823011B2 (ja) | 差動増幅器 | |
JPS6212692B2 (ja) | ||
JPH10209773A (ja) | 増幅回路装置 | |
JP3178614B2 (ja) | 増幅回路 | |
KR0177928B1 (ko) | 광대역 증폭회로 | |
US3970947A (en) | Multi-stage differential amplifier circuit with means for compensating the temperature drift of a constant current source transistor | |
US6538501B2 (en) | Radio frequency amplifier and tuner | |
JPH05218755A (ja) | 広帯域出力回路 | |
JPH10247831A (ja) | 増幅回路 | |
US5248945A (en) | Power amplifiers | |
JP4221131B2 (ja) | 可変利得増幅回路 | |
JP3544950B2 (ja) | 可変利得増幅回路 | |
JP2600648B2 (ja) | 差動増幅回路 | |
WO2003065571A1 (en) | Output stage with stable quiescent current | |
JPS6212693B2 (ja) | ||
JP3221452B2 (ja) | 電圧/電流変換回路 | |
JPH07170134A (ja) | 増幅器回路 | |
JPH05315888A (ja) | 移相回路 | |
JPH10341119A (ja) | 差動増幅回路 | |
JPH0198307A (ja) | トランジスタ増幅器 | |
JPH09298425A (ja) | 増幅器の位相補償方法、及び、増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |