JPH05110354A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH05110354A JPH05110354A JP3298472A JP29847291A JPH05110354A JP H05110354 A JPH05110354 A JP H05110354A JP 3298472 A JP3298472 A JP 3298472A JP 29847291 A JP29847291 A JP 29847291A JP H05110354 A JPH05110354 A JP H05110354A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier circuit
- resistance
- stage
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】本発明は、増幅回路において、利得を一定に保
つたまま周波数特性を従来に比して一段と向上すること
ができる。 【構成】エミツタ接地のトランジスタをｎ個並列に接続
し、各トランジスタのコレクタに接続されたコレクタ抵
抗の抵抗値をトランジスタ１個で構成されるエミツタ接
地増幅回路のコレクタ抵抗の抵抗値に対して１／ｎと
し、各トランジスタの出力を後段の出力に加算して出力
させることにより、利得を一定に保持したまま周波数特
性を従来に比して一段と向上させることができる。
つたまま周波数特性を従来に比して一段と向上すること
ができる。 【構成】エミツタ接地のトランジスタをｎ個並列に接続
し、各トランジスタのコレクタに接続されたコレクタ抵
抗の抵抗値をトランジスタ１個で構成されるエミツタ接
地増幅回路のコレクタ抵抗の抵抗値に対して１／ｎと
し、各トランジスタの出力を後段の出力に加算して出力
させることにより、利得を一定に保持したまま周波数特
性を従来に比して一段と向上させることができる。
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図５） 発明が解決しようとする課題（図６及び図７） 課題を解決するための手段（図１〜図４） 作用 実施例（図１〜図４） 発明の効果
【０００２】
【産業上の利用分野】本発明は増幅回路に関し、例えば
100〔ＭHz〕以上の高周波入力信号を増幅する増幅回路
を集積回路に内蔵する場合に適用して好適なものであ
る。
100〔ＭHz〕以上の高周波入力信号を増幅する増幅回路
を集積回路に内蔵する場合に適用して好適なものであ
る。
【０００３】
【従来の技術】従来、バイポーラ集積回路内に形成され
る増幅回路１においては、図５に示すように、エミツタ
接地のＮＰＮ型トランジスタＱ１のコレクタに接続され
るコレクタ抵抗Ｒ１によつて入力信号Ｖinを反転増幅し
て出力するようになされている。
る増幅回路１においては、図５に示すように、エミツタ
接地のＮＰＮ型トランジスタＱ１のコレクタに接続され
るコレクタ抵抗Ｒ１によつて入力信号Ｖinを反転増幅し
て出力するようになされている。
【０００４】このとき増幅回路１の利得Ｇは、トランジ
スタＱ１のエミツタに接続された負荷抵抗Ｒ２及びコレ
クタ抵抗Ｒ１の抵抗値をそれぞれＲin及びＲL とする
と、次式
スタＱ１のエミツタに接続された負荷抵抗Ｒ２及びコレ
クタ抵抗Ｒ１の抵抗値をそれぞれＲin及びＲL とする
と、次式
【数１】 に示すように、抵抗値の比で与えられ、また増幅回路１
の低域及び高域遮断周波数ｆ１及びｆ２は、次式
の低域及び高域遮断周波数ｆ１及びｆ２は、次式
【数２】
【数３】 で与えられるようになされている。
【０００５】ここでＲs は、トランジスタＱ１のベース
に接続されたバイアス抵抗Ｒ３の抵抗値であり、ＣCS及
びＣBCは、増幅回路１の出力端及びトランジスタＱ１の
ベース−コレクタ間に寄生する寄生容量である。ところ
で増幅回路１の最大利得Ｇmax を変えずに、高域遮断周
波数ｆ２を最大限伸ばすためには、（３）式において寄
生容量ＣCSを小さくするか、コレクタ抵抗Ｒ１の抵抗値
ＲL を小さくしなければならない。
に接続されたバイアス抵抗Ｒ３の抵抗値であり、ＣCS及
びＣBCは、増幅回路１の出力端及びトランジスタＱ１の
ベース−コレクタ間に寄生する寄生容量である。ところ
で増幅回路１の最大利得Ｇmax を変えずに、高域遮断周
波数ｆ２を最大限伸ばすためには、（３）式において寄
生容量ＣCSを小さくするか、コレクタ抵抗Ｒ１の抵抗値
ＲL を小さくしなければならない。
【０００６】
【発明が解決しようとする課題】ところがトランジスタ
Ｑ１の寄生容量ＣCSは、半導体のプロセスで一意的に決
まるため小さくできず、高域遮断周波数ｆ２を伸長する
ことは困難であつた。またＮＰＮ形トランジスタＱ１の
場合、利得Ｇが１となるときの周波数、すなわちトラン
ジシヨン周波数ｆT 及び電流増幅率ｈfeには、コレクタ
電流Ｉc との間に図６及び図７に示すような関係が成り
立つため、コレクタ抵抗Ｒ１の抵抗値ＲLを小さくして
も帯域幅を十分伸ばすことは困難であつた。
Ｑ１の寄生容量ＣCSは、半導体のプロセスで一意的に決
まるため小さくできず、高域遮断周波数ｆ２を伸長する
ことは困難であつた。またＮＰＮ形トランジスタＱ１の
場合、利得Ｇが１となるときの周波数、すなわちトラン
ジシヨン周波数ｆT 及び電流増幅率ｈfeには、コレクタ
電流Ｉc との間に図６及び図７に示すような関係が成り
立つため、コレクタ抵抗Ｒ１の抵抗値ＲLを小さくして
も帯域幅を十分伸ばすことは困難であつた。
【０００７】すなわち増幅回路１は、帯域幅を伸すため
トランジシヨン周波数ｆT が最大値となるように、コレ
クタ電流Ｉc としてＩmax がトランジスタＱ１に流れる
ように入力バイアス電圧Ｖ１及び負荷抵抗Ｒ２を設定す
る。このとき利得Ｇを一定に保つたまま遮断周波数をさ
らに伸ばすには、（３）式における負荷抵抗Ｒ２の抵抗
値Ｒinを小さくする必要があるが、利得Ｇを一定に保つ
ためには、コレクタ抵抗Ｒ１の抵抗値ＲL を同じ割合で
小さくしなければならない。
トランジシヨン周波数ｆT が最大値となるように、コレ
クタ電流Ｉc としてＩmax がトランジスタＱ１に流れる
ように入力バイアス電圧Ｖ１及び負荷抵抗Ｒ２を設定す
る。このとき利得Ｇを一定に保つたまま遮断周波数をさ
らに伸ばすには、（３）式における負荷抵抗Ｒ２の抵抗
値Ｒinを小さくする必要があるが、利得Ｇを一定に保つ
ためには、コレクタ抵抗Ｒ１の抵抗値ＲL を同じ割合で
小さくしなければならない。
【０００８】ところがこの場合コレクタ電流Ｉc が増加
し、トランジシヨン周波数ｆT 及び電流増幅率ｈfeは共
に低下する。これを回避するためにはトランジスタＱ１
のセル面積を大きくしなければならないが、この場合に
は寄生容量ＣCSが大きくなり、その結果、帯域幅を十分
大きくすることができないという問題があつた。
し、トランジシヨン周波数ｆT 及び電流増幅率ｈfeは共
に低下する。これを回避するためにはトランジスタＱ１
のセル面積を大きくしなければならないが、この場合に
は寄生容量ＣCSが大きくなり、その結果、帯域幅を十分
大きくすることができないという問題があつた。
【０００９】本発明は以上の点を考慮してなされたもの
で、利得を一定に保つたまま周波数特性を従来に比して
一段と向上することができる増幅回路を提案しようとす
るものである。
で、利得を一定に保つたまま周波数特性を従来に比して
一段と向上することができる増幅回路を提案しようとす
るものである。
【００１０】
【課題を解決するための手段】かかる課題を解決するた
め第１の発明においては、ベースに入力信号Ｖinが共通
に入力されるｎ段のエミツタ接地型トランジスタ回路Ｑ
２１、Ｑ２２……Ｑ２ｎを有する増幅回路において、ｎ
段のトランジスタ回路Ｑ２１、Ｑ２２……Ｑ２ｎのうち
初段から（ｎ−１）段のトランジスタ回路Ｑ２１、Ｑ２
２……Ｑ２（ｎ−１）は、出力端にベースで接続される
と共にエミツタで次段のトランジスタ回路Ｑ２２、Ｑ２
３……Ｑ２ｎのコレクタ抵抗に電源側で接続される第
１、第２……第（ｎ−１）の接続トランジスタＱ３１、
Ｑ３２……Ｑ３（ｎ−１）を介して各出力信号をそれぞ
れ出力し、ｎ段のトランジスタ回路Ｑ２１、Ｑ２２……
Ｑ２ｎのうち最終段のトランジスタ回路Ｑ２ｎは、初段
から（ｎ−１）段のトランジスタ回路Ｑ２１、Ｑ２２…
…Ｑ２（ｎ−１）の出力を合成して出力し、各コレクタ
抵抗Ｒ３１、Ｒ３２……Ｒ３ｎは、それぞれ等しい所定
の抵抗値ＲL ／ｎを有するようにする。
め第１の発明においては、ベースに入力信号Ｖinが共通
に入力されるｎ段のエミツタ接地型トランジスタ回路Ｑ
２１、Ｑ２２……Ｑ２ｎを有する増幅回路において、ｎ
段のトランジスタ回路Ｑ２１、Ｑ２２……Ｑ２ｎのうち
初段から（ｎ−１）段のトランジスタ回路Ｑ２１、Ｑ２
２……Ｑ２（ｎ−１）は、出力端にベースで接続される
と共にエミツタで次段のトランジスタ回路Ｑ２２、Ｑ２
３……Ｑ２ｎのコレクタ抵抗に電源側で接続される第
１、第２……第（ｎ−１）の接続トランジスタＱ３１、
Ｑ３２……Ｑ３（ｎ−１）を介して各出力信号をそれぞ
れ出力し、ｎ段のトランジスタ回路Ｑ２１、Ｑ２２……
Ｑ２ｎのうち最終段のトランジスタ回路Ｑ２ｎは、初段
から（ｎ−１）段のトランジスタ回路Ｑ２１、Ｑ２２…
…Ｑ２（ｎ−１）の出力を合成して出力し、各コレクタ
抵抗Ｒ３１、Ｒ３２……Ｒ３ｎは、それぞれ等しい所定
の抵抗値ＲL ／ｎを有するようにする。
【００１１】また第２の発明においては、ｎ段のトラン
ジスタ回路Ｑ２１、Ｑ２２……Ｑ２ｎの各出力端にそれ
ぞれカスコード接続されたｎ個のトランジスタＱ４１、
Ｑ４２……Ｑ４ｎを有するようにする。
ジスタ回路Ｑ２１、Ｑ２２……Ｑ２ｎの各出力端にそれ
ぞれカスコード接続されたｎ個のトランジスタＱ４１、
Ｑ４２……Ｑ４ｎを有するようにする。
【００１２】
【作用】接続トランジスタＱ３１、Ｑ３２……Ｑ３（ｎ
−１）のコレクタ抵抗Ｒ３１、Ｒ３２……Ｒ３ｎの抵抗
値が所定の抵抗値ＲL ／ｎに設定することにより、ｎ段
のトランジスタ回路Ｑ２１、Ｑ２２……Ｑ２ｎの各周波
数特性はそれぞれｎ倍となり、ｎ次の伝達関数で与えら
れる最終出力端での利得を一定に保つたままで、周波数
特性を従来に比して一段と向上することができる。
−１）のコレクタ抵抗Ｒ３１、Ｒ３２……Ｒ３ｎの抵抗
値が所定の抵抗値ＲL ／ｎに設定することにより、ｎ段
のトランジスタ回路Ｑ２１、Ｑ２２……Ｑ２ｎの各周波
数特性はそれぞれｎ倍となり、ｎ次の伝達関数で与えら
れる最終出力端での利得を一定に保つたままで、周波数
特性を従来に比して一段と向上することができる。
【００１３】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１４】図５との対応部分に同一符号を付して示す
図１において、１０は全体としてエミツタ接地型増幅回
路を示し、トランジスタＱ１のベースにはＮＰＮ形トラ
ンジスタＱ１０のベースが共通に接続されるようになさ
れている。トランジスタＱ１０のエミツタには負荷抵抗
Ｒ２と同じ抵抗値Ｒinを有する抵抗Ｒ１０が接続されて
いる。またトランジスタＱ１のコレクタには、負荷抵抗
Ｒ２の抵抗値ＲL に対して１／２の抵抗値ＲL ／２を有
する負荷抵抗Ｒ１１が接続されており、当該負荷抵抗Ｒ
１１を介して電源電圧ＶCCが供給されるようになされて
いる。
図１において、１０は全体としてエミツタ接地型増幅回
路を示し、トランジスタＱ１のベースにはＮＰＮ形トラ
ンジスタＱ１０のベースが共通に接続されるようになさ
れている。トランジスタＱ１０のエミツタには負荷抵抗
Ｒ２と同じ抵抗値Ｒinを有する抵抗Ｒ１０が接続されて
いる。またトランジスタＱ１のコレクタには、負荷抵抗
Ｒ２の抵抗値ＲL に対して１／２の抵抗値ＲL ／２を有
する負荷抵抗Ｒ１１が接続されており、当該負荷抵抗Ｒ
１１を介して電源電圧ＶCCが供給されるようになされて
いる。
【００１５】トランジスタＱ１と負荷抵抗Ｒ１１との接
続中点Ｐ０には、ＮＰＮ形トランジスタＱ１１のベース
が接続されており、当該トランジスタＱ１１のエミツタ
は負荷抵抗Ｒ１２を介してトランジスタＱ１０のコレク
タと接続されている。ここでトランジスタＱ１０の負荷
抵抗Ｒ１２の抵抗値は、トランジスタＱ１の負荷抵抗Ｒ
１１と同じ抵抗値ＲL ／２を有している。
続中点Ｐ０には、ＮＰＮ形トランジスタＱ１１のベース
が接続されており、当該トランジスタＱ１１のエミツタ
は負荷抵抗Ｒ１２を介してトランジスタＱ１０のコレク
タと接続されている。ここでトランジスタＱ１０の負荷
抵抗Ｒ１２の抵抗値は、トランジスタＱ１の負荷抵抗Ｒ
１１と同じ抵抗値ＲL ／２を有している。
【００１６】また並列接続されたトランジスタＱ１及び
Ｑ１０には、図６に示すようにトランジシヨン周波数ｆ
T が最大値となるときのコレクタ電流Ｉmax が供給され
るようになされている。これにより負荷抵抗Ｒ１２とト
ランジスタＱ１０のコレクタとの接続中点Ｐ１での利得
ＧP1は、（１）式で与えられる各トランジスタＱ１及び
Ｑ１０による利得の和として求められる。因みにトラン
ジスタＱ１及びＱ１０のコレクタには寄生容量Ｃ１及び
Ｃ２がそれぞれ寄生する。
Ｑ１０には、図６に示すようにトランジシヨン周波数ｆ
T が最大値となるときのコレクタ電流Ｉmax が供給され
るようになされている。これにより負荷抵抗Ｒ１２とト
ランジスタＱ１０のコレクタとの接続中点Ｐ１での利得
ＧP1は、（１）式で与えられる各トランジスタＱ１及び
Ｑ１０による利得の和として求められる。因みにトラン
ジスタＱ１及びＱ１０のコレクタには寄生容量Ｃ１及び
Ｃ２がそれぞれ寄生する。
【００１７】以上の構成において、並列に接続されたト
ランジスタＱ１及びＱ１０は、信号源Ｖinによりそれぞ
れ駆動され、負荷抵抗Ｒ１１及びＲ１２で増幅され、出
力端Ｐ１より出力信号Ｖout として出力される。ここで
エミツタ接地型増幅回路１０は、図２に示す等価回路に
よつて表され、このときのトランジスタＱ１及びＱ２の
利得Ｇは、負荷抵抗Ｒ１１及びＲ１２の抵抗値がそれぞ
れＲL ／２であることにより、（１）式からＧP0＝ＧP1
＝−（ＲL ／２・Ｒin）となる。これにより出力端であ
る接続中点Ｐ１での利得ＧP1は、次式
ランジスタＱ１及びＱ１０は、信号源Ｖinによりそれぞ
れ駆動され、負荷抵抗Ｒ１１及びＲ１２で増幅され、出
力端Ｐ１より出力信号Ｖout として出力される。ここで
エミツタ接地型増幅回路１０は、図２に示す等価回路に
よつて表され、このときのトランジスタＱ１及びＱ２の
利得Ｇは、負荷抵抗Ｒ１１及びＲ１２の抵抗値がそれぞ
れＲL ／２であることにより、（１）式からＧP0＝ＧP1
＝−（ＲL ／２・Ｒin）となる。これにより出力端であ
る接続中点Ｐ１での利得ＧP1は、次式
【数４】 に示すように、従来の増幅回路１の利得Ｇと同じ値にな
る。
る。
【００１８】ここで負荷抵抗Ｒ１１及びＲ１２の抵抗値
は増幅回路１の場合に比して１／２であることによりト
ランジスタＱ１及びＱ２それぞれの周波数特性は、各ト
ランジスタに対して２倍に伸びることになる。このとき
エミツタ接地型増幅回路１０の遮断周波数は、従来の増
幅回路１の伝達関数Ｇ（Ｓ１）に基づいて次式のように
求めることができる。
は増幅回路１の場合に比して１／２であることによりト
ランジスタＱ１及びＱ２それぞれの周波数特性は、各ト
ランジスタに対して２倍に伸びることになる。このとき
エミツタ接地型増幅回路１０の遮断周波数は、従来の増
幅回路１の伝達関数Ｇ（Ｓ１）に基づいて次式のように
求めることができる。
【００１９】ここで増幅回路１の伝達関数Ｇ（Ｓ１）
は、
は、
【数５】 と表すことができ、ｆc は伝達関数Ｇ（Ｓ１）の絶対値
｜Ｇ（Ｓ１）｜が２-1/2となるときの周波数、すなわち
カツトオフ周波数をいう。
｜Ｇ（Ｓ１）｜が２-1/2となるときの周波数、すなわち
カツトオフ周波数をいう。
【００２０】エミツタ接地型増幅回路１０の伝達関数Ｇ
（Ｓ２）は、負荷抵抗Ｒ１１及びＲ１２がそれぞれＲL
／２と１／２になることによりカツトオフ周波数ｆc が
２倍に伸長されて２ｆc になり、またトランジスタＱ１
及びＱ１０により伝達関数が２次の伝達関数で表される
ことにより、次式
（Ｓ２）は、負荷抵抗Ｒ１１及びＲ１２がそれぞれＲL
／２と１／２になることによりカツトオフ周波数ｆc が
２倍に伸長されて２ｆc になり、またトランジスタＱ１
及びＱ１０により伝達関数が２次の伝達関数で表される
ことにより、次式
【数６】 により求めることができる。
【００２１】この（６）式より伝達関数Ｇ（Ｓ２）の絶
対値｜Ｇ（Ｓ２）｜が２-1/2となるときの周波数ｆを求
めると、次式
対値｜Ｇ（Ｓ２）｜が２-1/2となるときの周波数ｆを求
めると、次式
【数７】 に示すように、遮断周波数ｆは２1/2 ×ｆc となる。こ
れによりエミツタ接地形増幅回路１０は、周波数特性を
従来の増幅回路１の場合に比して２1/2 に伸長すること
ができる。
れによりエミツタ接地形増幅回路１０は、周波数特性を
従来の増幅回路１の場合に比して２1/2 に伸長すること
ができる。
【００２２】以上の構成によれば、トランジスタＱ１及
びＱ１０を並列接続し、その負荷抵抗Ｒ１０及びＲ１１
の抵抗値をエミツタ接地のトランジスタＱ１のみで駆動
する場合に比して半分として周波数特性を伸ばすと共
に、当該トランジスタＱ１及びＱ１０の出力を合成して
出力端より出力することにより、利得Ｇを一定に保持し
つつ帯域幅を従来のほぼ２1/2 倍に伸長することができ
る。
びＱ１０を並列接続し、その負荷抵抗Ｒ１０及びＲ１１
の抵抗値をエミツタ接地のトランジスタＱ１のみで駆動
する場合に比して半分として周波数特性を伸ばすと共
に、当該トランジスタＱ１及びＱ１０の出力を合成して
出力端より出力することにより、利得Ｇを一定に保持し
つつ帯域幅を従来のほぼ２1/2 倍に伸長することができ
る。
【００２３】なお上述の実施例においては、２個のトラ
ンジスタＱ１及びＱ１０を並列に接続すると共に、各ト
ランジスタＱ１及びＱ１０の負荷抵抗Ｒ１０及びＲ１１
の抵抗値を１個のトランジスタＱ１で増幅する場合にお
ける抵抗値Ｒの１／２にそれぞれ設定する場合について
述べたが、本発明はこれに限らず、図３に示すように、
ｎ個のトランジスタＱ２１、Ｑ２２……Ｑ２ｎを電源電
圧ＶCCに対して並列に接続し、各トランジスタＱ２１、
Ｑ２２……Ｑ２ｎの負荷抵抗Ｒ３１、Ｒ３２……Ｒ３ｎ
の抵抗値を１個のトランジスタＱ１で増幅する場合にお
ける抵抗値Ｒの１／ｎとする場合にも適用し得る。
ンジスタＱ１及びＱ１０を並列に接続すると共に、各ト
ランジスタＱ１及びＱ１０の負荷抵抗Ｒ１０及びＲ１１
の抵抗値を１個のトランジスタＱ１で増幅する場合にお
ける抵抗値Ｒの１／２にそれぞれ設定する場合について
述べたが、本発明はこれに限らず、図３に示すように、
ｎ個のトランジスタＱ２１、Ｑ２２……Ｑ２ｎを電源電
圧ＶCCに対して並列に接続し、各トランジスタＱ２１、
Ｑ２２……Ｑ２ｎの負荷抵抗Ｒ３１、Ｒ３２……Ｒ３ｎ
の抵抗値を１個のトランジスタＱ１で増幅する場合にお
ける抵抗値Ｒの１／ｎとする場合にも適用し得る。
【００２４】このとき前段の増幅段による出力は、それ
ぞれｎ個のトランジスタＱ３１、Ｑ３２……Ｑ３（ｎ−
１）により後段の増幅段による出力に加算され、最終出
力端からの利得は１個のトランジスタＱ１で増幅する場
合の利得Ｇに保持しつつ、周波数特性を従来に比して一
段と伸長することができる。
ぞれｎ個のトランジスタＱ３１、Ｑ３２……Ｑ３（ｎ−
１）により後段の増幅段による出力に加算され、最終出
力端からの利得は１個のトランジスタＱ１で増幅する場
合の利得Ｇに保持しつつ、周波数特性を従来に比して一
段と伸長することができる。
【００２５】また上述の実施例においては、エミツタ接
地型増幅回路１０を図１及び図３に示すように構成する
場合について述べたが、本発明はこれに限らず、ミラー
効果が無視できない場合には、図４に示すように、トラ
ンジスタＱ１及びＱ１０のコレクタにトランジスタＱ４
１及びＱ４２をカスケード接続し、当該トランジスタＱ
４２のコレクタと負荷抵抗Ｒ１２との接続中点から合成
出力を出力させるようにしても良い。
地型増幅回路１０を図１及び図３に示すように構成する
場合について述べたが、本発明はこれに限らず、ミラー
効果が無視できない場合には、図４に示すように、トラ
ンジスタＱ１及びＱ１０のコレクタにトランジスタＱ４
１及びＱ４２をカスケード接続し、当該トランジスタＱ
４２のコレクタと負荷抵抗Ｒ１２との接続中点から合成
出力を出力させるようにしても良い。
【００２６】このようにすれば前段の出力インピーダン
スとミラー効果によつてコレクタ−ベース間に寄生する
寄生容量Ｃcsが（１＋ＲL ／Ｒin）倍になり、周波数特
性が劣化するおそれを有効に回避することができる。
スとミラー効果によつてコレクタ−ベース間に寄生する
寄生容量Ｃcsが（１＋ＲL ／Ｒin）倍になり、周波数特
性が劣化するおそれを有効に回避することができる。
【００２７】さらに上述の実施例においては、並列接続
されたｎ個のトランジスタＱ２１、Ｑ２２……Ｑ２ｎの
負荷抵抗Ｒ３１、Ｒ３２……Ｒ３ｎの抵抗値を１個のト
ランジスタＱ１で増幅する場合における抵抗値Ｒの１／
ｎとする場合について述べたが、本発明はこれに限ら
ず、抵抗値を１個のトランジスタＱ１で増幅する場合に
おける抵抗値Ｒと等しくすれば最終出力段における利得
を従来に比して一段と向上させることができる。
されたｎ個のトランジスタＱ２１、Ｑ２２……Ｑ２ｎの
負荷抵抗Ｒ３１、Ｒ３２……Ｒ３ｎの抵抗値を１個のト
ランジスタＱ１で増幅する場合における抵抗値Ｒの１／
ｎとする場合について述べたが、本発明はこれに限ら
ず、抵抗値を１個のトランジスタＱ１で増幅する場合に
おける抵抗値Ｒと等しくすれば最終出力段における利得
を従来に比して一段と向上させることができる。
【００２８】さらに上述の実施例においては、トランジ
スタＱ１のベースに接続されたバイアス抵抗Ｒ３を介し
て入力信号ＶinをトランジスタＱ１に供給する場合につ
いて述べたが、本発明はこれに限らず、入力信号Ｖinを
直接トランジスタＱ１に供給するようにしても良い。
スタＱ１のベースに接続されたバイアス抵抗Ｒ３を介し
て入力信号ＶinをトランジスタＱ１に供給する場合につ
いて述べたが、本発明はこれに限らず、入力信号Ｖinを
直接トランジスタＱ１に供給するようにしても良い。
【００２９】
【発明の効果】上述のように本発明によれば、エミツタ
接地のｎ段のトランジスタ回路のコレクタに接続された
コレクタ抵抗の抵抗値を所定の抵抗値に設定し、各トラ
ンジスタ回路の各出力特性を伸長させると共に各トラン
ジスタ回路の出力を後段のトランジスタ回路の出力に加
算して出力させることにより、利得一定のまま周波数特
性を従来に比して一段と向上させることができる。
接地のｎ段のトランジスタ回路のコレクタに接続された
コレクタ抵抗の抵抗値を所定の抵抗値に設定し、各トラ
ンジスタ回路の各出力特性を伸長させると共に各トラン
ジスタ回路の出力を後段のトランジスタ回路の出力に加
算して出力させることにより、利得一定のまま周波数特
性を従来に比して一段と向上させることができる。
【図面の簡単な説明】
【図１】本発明によるエミツタ接地型増幅回路の一実施
例を示す接続図である。
例を示す接続図である。
【図２】その等価回路を示す接続図である。
【図３】他の実施例を示す接続図である。
【図４】他の実施例を示す接続図である。
【図５】従来のエミツタ接地型増幅回路の説明に供する
接続図である。
接続図である。
【図６】トランジエント周波数のコレクタ電流特性を示
す特性曲線図である。
す特性曲線図である。
【図７】電流増幅率のコレクタ電流特性を示す特性曲線
図である。
図である。
１、１０、２０、３０……エミツタ接地型増幅回路。
Claims (2)
- 【請求項１】ベースに入力信号が共通に入力されるｎ段
のエミツタ接地型トランジスタ回路を有する増幅回路に
おいて、 上記ｎ段のトランジスタ回路のうち初段から（ｎ−１）
段のトランジスタ回路は、出力端にベースで接続される
と共にエミツタで次段のトランジスタ回路のコレクタ抵
抗に電源側で接続される第１、第２……第（ｎ−１）の
接続トランジスタを介して各出力信号をそれぞれ出力
し、 上記ｎ段のトランジスタ回路のうち最終段のトランジス
タ回路は、初段から（ｎ−１）段のトランジスタ回路の
出力を合成して出力し、 各コレクタ抵抗は、それぞれ等しい所定の抵抗値を有す
ることを特徴とする増幅回路。 - 【請求項２】上記ｎ段のトランジスタ回路の各出力端に
それぞれカスコード接続されたｎ個のトランジスタを有
することを特徴とする請求項１に記載の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29847291A JP3178614B2 (ja) | 1991-10-16 | 1991-10-16 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29847291A JP3178614B2 (ja) | 1991-10-16 | 1991-10-16 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05110354A true JPH05110354A (ja) | 1993-04-30 |
| JP3178614B2 JP3178614B2 (ja) | 2001-06-25 |
Family
ID=17860149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29847291A Expired - Fee Related JP3178614B2 (ja) | 1991-10-16 | 1991-10-16 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3178614B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007026639A1 (ja) * | 2005-08-31 | 2007-03-08 | Matsushita Electric Industrial Co., Ltd. | 可変利得増幅器およびそれを用いた交流電源装置 |
| JP2012110013A (ja) * | 2002-11-29 | 2012-06-07 | Linear Technol Corp | 高直線性デジタル可変利得増幅器 |
-
1991
- 1991-10-16 JP JP29847291A patent/JP3178614B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012110013A (ja) * | 2002-11-29 | 2012-06-07 | Linear Technol Corp | 高直線性デジタル可変利得増幅器 |
| WO2007026639A1 (ja) * | 2005-08-31 | 2007-03-08 | Matsushita Electric Industrial Co., Ltd. | 可変利得増幅器およびそれを用いた交流電源装置 |
| JP2007067824A (ja) * | 2005-08-31 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 可変利得増幅器およびそれを用いた交流電源装置 |
| US7602247B2 (en) | 2005-08-31 | 2009-10-13 | Panasonic Corporation | Variable gain amplifier and AC power supply device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3178614B2 (ja) | 2001-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2110946A1 (en) | Differential RF amplifier | |
| US4965528A (en) | Cross-coupled differential amplifier | |
| EP0058448A1 (en) | Transconductance amplifier | |
| EP0370725B1 (en) | Amplifier circuit using feedback load | |
| JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
| JPS5823011B2 (ja) | 差動増幅器 | |
| US4425551A (en) | Differential amplifier stage having bias compensating means | |
| GB2321150A (en) | A low noise single ended input/differential output rf amplifier | |
| JP3082690B2 (ja) | 演算増幅回路 | |
| US3970947A (en) | Multi-stage differential amplifier circuit with means for compensating the temperature drift of a constant current source transistor | |
| JP3178614B2 (ja) | 増幅回路 | |
| US6278299B1 (en) | Voltage to current converter | |
| US4267521A (en) | Compound transistor circuitry | |
| US6538501B2 (en) | Radio frequency amplifier and tuner | |
| JPH09331220A (ja) | 利得可変増幅器 | |
| US4829265A (en) | Operational amplifier | |
| JPH10247831A (ja) | 増幅回路 | |
| JP4221131B2 (ja) | 可変利得増幅回路 | |
| JPH0227807A (ja) | 電子回路 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPS6123852Y2 (ja) | ||
| JPS6330012A (ja) | 差動増幅回路 | |
| JPH09298425A (ja) | 増幅器の位相補償方法、及び、増幅器 | |
| JPH05315888A (ja) | 移相回路 | |
| JPH05175754A (ja) | 差動増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |