WO2007026639A1

WO2007026639A1 - 可変利得増幅器およびそれを用いた交流電源装置

Info

Publication number: WO2007026639A1
Application number: PCT/JP2006/316853
Authority: WO
Inventors: Masafumi Nakamura
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 2005-08-31
Filing date: 2006-08-28
Publication date: 2007-03-08
Also published as: EP1892829A4; JP4997730B2; US7602247B2; JP2007067824A; EP1892829A1; US20080197822A1; CN101223689A; CN101223689B; EP1892829B1

Abstract

　可変利得増幅器は、電源が接続される第１と第２の電源端子と、トランスコンダクタンスアンプと、第１と第２のＰＮ接合素子と、電圧降下素子と、第１と第２の抵抗と、電流発生トランジスタと、カレントミラーとを備える。トランスコンダクタンスアンプは、第１の初段トランジスタのベースと第２の初段トランジスタのベースとの間の電位差に応じた電流を出力する。第１と第２の初段トランジスタのエミッタは接続点で互いに接続されている。第１と第２のＰＮ接合素子は、第１の初段トランジスタのベースに接続された第１端と、第２端とをそれぞれ有する。第１のＰＮ接合素子の第２端は第２のＰＮ接合素子の第２端が接続されている。電圧降下素子は第１のＰＮ接合素子の第２端と第１の電源端子との間に接続されている。第１の抵抗は、第２の初段トランジスタのベースと電圧源である第１の入力信号源との間に接続されている。電流発生トランジスタは、第１の初段トランジスタのベースに接続されたコレクタと、第１の入力信号源に接続されたベースを有する。第２の抵抗は電流発生トランジスタのエミッタと第２の電源端子との間に接続されている。カレントミラーは接続点に接続され、電流源である第２の入力信号源から流れる電流と同じ電流をその接続点に流す。この可変利得増幅器は、非直線ひずみを発生せず、小型にできる。

Description

可変利得増幅器およびそれを用いた交流電源装置

技術分野

[0001] 本発明は、可変利得増幅器およびそれを用いた交流電源装置に関する。

背景技術

[0002] 特開 2001— 308662号公報の図 1に開示されている従来の可変利得増幅器では、初段トランジスタ Q、 Qのベース、ェミッタ間電圧対コレクタ電流の特性が指数関

1 2

数となるので、得られる出力電圧 VOが非直線ひずみを有する。

[0003] このひずみを軽減するために、初段トランジスタ Q、 Qのそれぞれのェミッタに直

1 2

列に抵抗を挿入する力これでも非直線ひずみを軽減できても、完全に取り去ることができない。

[0004] 原理的に非直線ひずみを発生しない可変利得増幅器が乗算回路で構成される。

図 7は乗算回路 5001の回路図である。集積回路 (IC) 1は、トランスコンダクタンスァンプ 2と一対の PN接合素子 4とから構成され、 7つの端子、すなわち電源端子 1A( + Vcc)と、電源端子 1B (— Vcc)と、入力端子 1C (INV)と、入力端子 1D (NI)と、入力端子 IE (BIAS)と、入力端子 1F (DB)と、出力端子 1G (OUT)を有している。

[0005] 入力端子 1Fには定電流源 101 (1 )が入力されている。入力端子 1Cには、定電流

D

源 101の 1Z2の電流の定電流源 103 (lZ2I )と信号入力電流源（

D I )とに加算して

X

入力されている。出力端子 1G力も電流 loutが出力される。

[0006] アンプ 2は、 4つのカレントミラー 5A〜5Dと 2つの初段トランジスタ Q、 Qとから構

1 2 成されている。一対の PN接合素子 4は、 2つのダイオード D、 Dとから構成されてい

1 2

る。

[0007] 乗算回路 5001の動作を説明する。

[0008] 電子の電荷 qとボルツマン定数 Kと絶対温度 Tで以下の量を定義する。

[0009] V =K-T/q

τ

トランジスタのベースェミッタ間電圧 V は、ェミッタ電流 I、飽和電流 I 、コレクタ

BE E SAT

電流 Iで以下のように表される。ここでベース電流 Iはコレクタ電流より非常に小さいので、 I Iが成り立つ。

E C

[0010] V =V ·1η (I

BE T E Λ ) =V -In (I

SAT T C Λ SAT )

ダイオードの順方向電圧 Vはダイオードの順方向電流 Iで以下のように表される。

D D

[0011] V =V ·1η(ΐ /\ )

D T D SAT

図 7の点 A、 B間にキルヒホッフの法則を適用して以下の式が得られる。

[0012] V ·1η(ΐ /\ ) +V ·1η (ΐ /\ ) =V ·1η(ΐ /\ ) +V ·1η (ΐ /\ )

T Dl SAT T 1 SAT T D2 SAT T 2 SAT

. (式 1)

(i Λ ) · (i /I ) = (i

Dl SAT 1 SAT D2 Λ ) · (i /I )

SAT 2 SAT

I -I =1 -I . . . (式 2)

Dl 1 D2 2

I = (1/2) ·Ι +1 . . . (式 3)

Dl D X

I = (1/2) ·Ι -I . . . (式 4)

D2 D X

I = (l/2) -Iy+Iout · · · (式 5)

I = (l/2) -Iy-Iout · · · (式 6)

2

式 3から式 6を式 2に代入して以下の式を得る。

[0013] Ix-Iy=I -lout

D

Iout = Ix-Iy/l . . . (式 7)

D

式 7より、 Iが一定のとき、入力電流 Ix、 Iyの積が電流 loutとして出力端子 1Gから

D

得られる。また、入力電流 Iyが一定のとき、入力電流 Ixを入力電流 I

Dで割った商が出力電流 loutとして得られる。式 7には指数関数の項がなぐ 1次関数の項のみが含まれるので、乗算回路 5001では原理的に非直線ひずみは発生しない。したがって、入力電流 Ixを信号入力とし、入力電流 Iyを制御入力とすることにより、原理的に非直線ひずみの発生しない可変利得増幅器が得られる。

[0014] 乗算回路 5001は、 IC1に定電流源 101からの電流を入力するための入力端子 1F を必要とし、したがって、 IC1は少なくとも 7つの端子を必要とする。 ICは一般的に偶数の端子を有しているので、 IC1は 8つの端子を有するパッケージを備えざるを得ない。

[0015] 近年の電子機器への軽量、小型化の要望の下では、 ICのパッケージが 8ピンになる力、 6ピンになるかは、非常に重要である。乗算回路 5001を収めた IC1では回路 5 001を実現するチップの面積に対して端子と接続するためのパッドの面積の占める率が大きい、したがって、端子の数であるパッドのチップの面積にも大きく影響し、かつ歩留まり、コストにも大きく反映される。

発明の開示

[0016] 可変利得増幅器は、電源が接続される第 1と第 2の電源端子と、トランスコンダクタンスアンプと、第 1と第 2の PN接合素子と、電圧降下素子と、第 1と第 2の抵抗と、電流発生トランジスタと、カレントミラーとを備える。トランスコンダクタンスアンプは、第 1 の初段トランジスタのベースと第 2の初段トランジスタのベースとの間の電位差に応じた電流を出力する。第 1と第 2の初段トランジスタのェミッタは接続点で互いに接続されている。第 1と第 2の PN接合素子は、第 1の初段トランジスタのベースに接続された第 1端と、第 2端とをそれぞれ有する。第 1の PN接合素子の第 2端は第 2の PN接合素子の第 2端が接続されている。電圧降下素子は第 1の PN接合素子の第 2端と第 1の電源端子との間に接続されている。第 1の抵抗は、第 2の初段トランジスタのベースと電圧源である第 1の入力信号源との間に接続されている。電流発生トランジスタは、第 1の初段トランジスタのベースに接続されたコレクタと、第 1の入力信号源に接続されたベースを有する。第 2の抵抗は電流発生トランジスタのェミッタと第 2の電源端子との間に接続されている。カレントミラーは接続点に接続され、電流源である第 2 の入力信号源力流れる電流と同じ電流をその接続点に流す。

[0017] この可変利得増幅器は、非直線ひずみを発生せず、小型にできる。

図面の簡単な説明

[0018] [図 1]図 1は本発明の実施の形態における可変利得増幅器の回路図である。

[図 2]図 2は実施の形態における可変利得増幅器の集積回路の回路図である。

[図 3]図 3は実施の形態における可変利得増幅器の他の集積回路の回路図である。

[図 4A]図 4Aは実施の形態における他の可変利得増幅器の回路図である。

[図 4B]図 4Bは実施の形態におけるさらに他の可変利得増幅器の回路図である。

[図 5]図 5は実施の形態における交流電源装置の回路図である。

[図 6]図 6は実施の形態における他の交流電源装置の回路図である。

[図 7]図 7は従来の可変利得増幅器の回路図である。符号の説明

[0019] 2 トランスコンダクタンスアンプ

3 電圧降下素子

4A PN接合素子 (第 1の PN接合素子）

4B PN接合素子 (第 2の PN接合素子）

5C カレントミラー

10A 電源端子

10B 電源端子

10G 出力端子

501 入力信号源 (第 1の入力信号源）

502 入力信号源 (第 2の入力信号源）

FET 電界効果トランジスタ

Q 初段トランジスタ (第 1の初段トランジスタ）

Q 初段トランジスタ (第 2の初段トランジスタ）

2

R 抵抗 (第 2の抵抗）

10

R

11 抵抗 (第 1の抵抗）

Tr 電流発生トランジスタ

発明を実施するための最良の形態

[0020] 図 1は本発明の実施の形態における乗算回路による可変利得増幅器 1001の回路図である。図 1において、図 7に示す従来の乗算回路 5001と同様の構成については、同一符号を付すとともに、その説明を省略する。図 1に示す可変利得増幅器 1001 は、図 7に示す従来の乗算回路 5001と異なり、入力端子 1Fが不要である。

[0021] 図 1において、集積回路 (IC) 10は、トランスコンダクタンスアンプ 2と、電圧降下素子 3と、一対の PN接合素子 4A、 4Bとから構成されており、 6つの端子、すなわち電源端子 lOA(Vcc)、入力端子 lOC (INV)、入力端子 10D (NI)、入力端子 10E (BI AS)、出力端子 lOG (OUT)、グランドとなる電源端子 lOB (GND)を有している。電源 Vccの一端 Vcclは電源端子 10Aに接続され、他端 Vcc2は電源端子 10Bに接続される。 [0022] PN接合素子 4A、 4Bはそれぞれダイオード D、 D力もなる。電圧降下素子 3の一

1 2

端 3Aは電源端子 lOA (Vcc)に接続され、電源端子 10Aの電圧から電圧 V3だけ降下した電圧が一端 3Bに現れる。ダイオード、 Dのアノードは電圧降下素子 3の一

1 2

端 3Bに接続されている。ダイオードの力ソードは入力端子 lOC (INV)に接続されている。入力端子 10Cには電流発生トランジスタ Trのコレクタが接続され、電流発生トランジスタ Trのェミッタは抵抗 R の一端 R10Aに接続されている。抵抗 R の一端

I 10 10

R10Bは電源 Vcc (電源端子 10B)に接続されている。電流発生トランジスタ Trのべ一スには入力信号源 501の電圧 Vsが印加されている。なお、入力信号源 501は DC バイアス Vbにてバイアスされている。入力端子 10D (NI)は抵抗 R を介して入力信

11

号源 501に接続されている。

[0023] ダイオードと電流発生トランジスタ Trのコレクタとの接続点の電位と、抵抗 R と

I I 11 ダイオードの接続点の電位がトランスコンダクタンスアンプ 2の差動入力として印加

2

される。

[0024] トランスコンダクタンスアンプ 2の初段の差動アンプを構成する初段トランジスタ Q、 Qの共通ェミッタの電流はカレントミラー 5Cを介して電流源である入力信号源 502

2

の電流 Icで制御される。

[0025] トランスコンダクタンスアンプ 2は、初段トランジスタ Q 初段トランジス

1、 Qを有する。

2

タ Qのェミッタは接続点 2Pで初段トランジスタ Qのェミッタと接続されている。初段ト

1 2

ランジスタ Qのベースと初段トランジスタ Qのベースとの間の電位差に応じた電流 Io

1 2

utが出力端子 10Gから出力される。 PN接合素子 4Aであるダイオード Dは初段トランジスタ Qのベースに接続された端 (力ソード）と端 (アノード)を有する。 PN接合素子 4Bであるダイオード Dは初段トランジスタ Qのベースに接続された端 (力ソード）と

2 2

端 (アノード)を有する。ダイオード、 Dの力ソードは互いに接続されている。電圧

1 2

降下素子 3はダイオード D、 Dの力ソードと電源端子 10Aとの間に接続されている。

1 2

抵抗 R は、初段トランジスタ Qのベースと電圧源である入力信号源 501との間に接

11 2

続される。電流発生トランジスタ Trのコレクタは初段トランジスタ Qのベースに接続されている。電流発生トランジスタ Trのベースは入力信号源 501に接続されている。抵抗 R は、電流発生トランジスタ Trのェミッタ電源端子 1 OBとの間に接続されている。カレントミラー 5Cは接続点 2Pに接続され、電流源である入力信号源 501から流れる電流 Icと同じ電流を接続点 2Pに流す。すなわち、カレントミラー 5Cは、初段トランジスタ Q、 Qのェミッタに流れる電流の和を電流 Icと同じにする。

1 2

[0026] 実施の形態における可変利得増幅器 1001においても、ダイオード、 Dにそれ

1 2 ぞれ流れる電流 I と I との和（電流 I )を一定に保ちながら、 I に入力信号を印加

Dl D2 D D1

し、 BIAS端子に電流 Icを印加する。図 7に示す従来の乗算回路 5001と同様に、式 1〜式 7により Iが一定のとき、入力電流 Is、 Icの積が電流 loutとして出力端子 10G

D

力得られ、乗算機能が得られる。

[0027] 電流 I 、1 の和（電流 I )を一定に保ちながら、電流 I として入力信号を印加する

Dl D2 D D1

方法を説明する。抵抗 R 、 R の抵抗値を Rとし、電流発生トランジスタ Trのベース

10 11 1

ェミッタ間電圧 (0. 7V)は無視する。

[0028] I = (Vb+Vs) /R

Dl

I = (Vcc - V3 - (Vb + Vs) ) /R

D2

I +1 = (Vcc-V3) /R

Dl D2

すなわち、電流 I 、1 の和 (I +1 )は入力信号源 501の電圧 Vsに関係なく

Dl D2 Dl D2 一定である。

[0029] オフセットを調整する必要のある場合、無信号時 (Vs = 0)での電流 I 、1 が互い

Dl D2 に等しくなるように抵抗 R

12を調整する。したがって、直流成分を考慮しない交流信号を増幅する場合には R

12は不必要となる場合もある。

[0030] 図 1において、入力信号源 501の電圧 Vsは電流発生トランジスタ Tr、抵抗 R 、 R

1 10 1 により電流 Isとして入力端子 10C、 10Dに入力される。ダイオード、 Dにそれぞれ

1 1 2

流れる電流 I 、1 は互いに逆位相である。

Dl D2

[0031] 図 1において式 7の項は以下で表される。

[0032] I =1 +1

D Dl D2

Ix=Is

Iy=Ic

したがって、出力電流 loutは式 7より以下で表される。

[0033] Iout = Is-Ic/ (l +1 )

Dl D2 (I +1 )は、電圧 Vsに関係なく一定の値となるので図 1に示す可変利得増幅器 1

Dl D2

001の増幅率は入力端子 10Eに入力される電流 Icにより決定される。この式は一次関数の項のみを含むので、可変利得増幅器 1001は原理的に非直線ひずみを発生しない。すなわち、トランスコンダクタンスアンプ 2の入力信号源 501の電圧 Vsに対しての出力端子 10Gから出力される電流 loutの利得が入力信号源 502から流れる電流 Icによって可変である。

[0034] ダイオード、 Dおよび初段トランジスタ Q 確な乗算を行うために同一

1 2 1、 Qは、正

2

温度にしておく必要があり、同一のシリコン基板上に ICとして配置することが望ましい。一対の PN接合素子 4A、 4Bのダイオード D、 Dは、同じ特性を有し、同じジャンク

1 2

シヨン温度を有することが望ましぐ ICの内部に存在させるのが最適である。

[0035] 以上のように、実施の形態によれば、 IC10は 6つの端子を有するので、 ICとして最小の小信号トランジスタと同じパッケージに内蔵することができ、電子機器の軽薄短小化の要求に対して非常に有効となる。また、端子の数が 6となることにより、 IC10のチップ面積が 8ピンのものに比べて非常に小さくなり、歩留まり、コスト面でも非常に有利となる。

[0036] 図 2は集積回路 10の回路図であり、トランスコンダクタンスアンプ 2および電圧降下素子 3を示す。 PN接合素子 4A、 4Bのダイオード D ICで構成される場合、実

1、 Dは

2

際にはコレクタとベースが接続されてダイオード接続されたトランジスタをダイオード D 、Dとして用いる。

1 2

[0037] トランスコンダクタンスアンプ 2は、 4つのカレントミラー 5A〜5Dと 2つの初段トランジスタ Q、 Qとから構成されている。カレントミラー 5A〜5Dのそれぞれは 3つのトラン

1 2

ジスタ Q

5、 Q

6、 Q力構成されている。

7

[0038] 電圧降下素子 3は、トランスコンダクタンスアンプ 2の入力すなわち初段トランジスタ Q に

1、 Qの

2 ベース適切な電位を与える役割を果たす。ダイオードの順方向電圧降下を利用した 2つのトランジスタ Q、 Qと、トランジスタ Q、 Qの間に接続されたインピ

8 9 8 9

一ダンス素子としての抵抗 R3よりなる。電圧降下素子 3はゼナーダイオード等の電圧を降下させる素子であればょ、。

[0039] 図 3は集積回路 10の他の回路図である。 PN接合素子 4A、 4Bは、図 3に示すように、トランジスタ Q、 Qのベース、ェミッタ間の PN接合を用いて実現することができる

3 4

[0040] 図 4Aは実施の形態における可変利得増幅器 1001Aの回路図である。可変利得増幅器 1001Aは、図 1に示す可変利得増幅器 1001での電流発生トランジスタ Tr の代りに電界効果トランジスタ FETを備える。電流発生トランジスタ Trのコレクタ、ベース、ェミッタの代りに電界効果トランジスタ FETのドレイン、ゲート、ソースが接続されている。

[0041] 図 4Bは実施の形態における可変利得増幅器 1001の他の IC110の回路図である。 IC110では、電圧降下素子 3、 PN接合素子 4A、 4B、電流発生トランジスタ Tr、抵抗 R の配列を、図 1に示す IC10での配列と逆にしたものであり、それ以外の部分

10

は同じである。すなわち、ダイオードのアノードが入力端子 110Cと初段トランジスタ Qのベースに接続され、ダイオード Dのアノードが入力端子 110Dとトランジスタ Q

1 2

のベースに接続されている。ダイオード、 Dの力ソードは電圧降下素子 3の一端 3

2 1 2

Aに接続され、電圧降下素子 3の一端 3Bはグランドとなる電源端子 110Bに接続されている。 IC110は、図 1に示す IC10と同様の効果が得られる。図 4Bにおいて、オフセット調整用抵抗 R

12は省略している。

[0042] 図 5は、可変利得増幅器 1001を利用した実施の形態による交流定電圧電源装置

2001の回路図である。波形発生器 11は出力として得たい交流電圧の波形を発生する。正弦波の交流電圧を発生する場合は、波形発生器 11は正弦波電圧を発生する。波形発生器 11が出力する正弦波電圧は電流発生トランジスタ Tr、抵抗 R に印

1 11 加され、 IC10の出力端子 10Gより正弦波電流 loutが得られる。抵抗 R は IC10が

17

出力する正弦波電流 loutを正弦波電圧に変換する。この正弦波電圧は電力増幅器 12に入力される。

[0043] 電力増幅器 12は入力された正弦波電圧を増幅してトランス 13の 1次卷線 N1に印カロしてトランス 13を駆動する。トランス 13の 2次卷線 N2から出力端子 13A、 13Bを介して正弦波交流電圧が出力される。

[0044] トランスの 3次卷線 N3は出力された交流電圧に比例した交流電圧が発生し、その交流電圧はダイオード D 、D 、D 、D と抵抗 R で構成される整流回路で脈流に変換される。抵抗 R

19は適切な脈流を得るためのダミー負荷抵抗である。その脈流は抵抗 R とコンデンサ C で構成されるローパスフィルタで平滑され、出力端子 13A、

14 10

13Bから出力された交流電圧に比例した直流電圧が得られる。すなわち、この整流回路とローパスフィルタは出力端子 13A、 13Bから出力された交流電圧を検出して検出信号である直流電圧を発生する出力電圧検出回路 14を構成している。

[0045] 比較器 OP1は得られた直流電圧を基準電圧 Vrefと比較して、基準電圧 Vrefからその直流電圧を引いて得られた差に応じた電圧を出力する。出力された電圧は抵抗 R を介して IC10の入力端子 10Eに電流 Icとして入力される。直流電圧が低くなつて

13

基準電圧 Vrefとの差が大きくなると、比較器 OP1が出力する電圧は大きくなり、可変利得増幅器 1001は出力端子 13A、 13Bから出力される交流電圧を大きくする。このような負帰還により出力される交流電圧は一定に安定ィ匕される。出力電圧を変える場合には基準電圧 Vrefを変えるカゝ、出力電圧検出回路 14が出力する電圧を分圧して変える。抵抗 R 、R とコンデンサ C は負帰還を安定に行うための位相補償回路を

15 16 11

構成している。出力電圧検出回路 14と、比較器 ΟΡ1、基準電圧 Vref、抵抗 R 、 R

13 15

、 R 、コンデンサ C は、出力された交流電圧の振幅を電流 Icとして帰還する帰還回

16 11

路を形成している。

[0046] 図 6は、実施の形態による交流定電流電源装置 3001の回路図である。図 6において、図 5に示す交流定電圧電源装置 2001と同じ部分には同じ参照番号を付し、その説明を省略する。抵抗 R は出力端子 13A, 13Bに流れる交流電流に比例した交流

18

電圧を発生する。発生した交流電圧はダイオード D 、 D で構成された整流回路と

15 14

コンデンサ C と抵抗 R で構成されたローパスフィルタにより直流電圧に変換される

10 14

。すなわち、この整流回路とローパスフィルタは出力端子 13A、 13Bに流れる交流電流を検出してその電流に比例した直流電圧を出力する出力電流検出回路 15を構成している。図 5に示す定電圧電源装置 2001と同様に、比較器 OP1は基準電圧 Vref 力もその直流電圧を引いて得られる差に応じた電圧を出力する、 IC 10は比較器 OP 1の出力する電圧に応じて、出力電流検出回路 15が出力する直流電圧が基準電圧 Vrefと同じになるように電力増幅器 12を介してトランス 13を駆動する。これにより、出力端子 13A、 13Bに流れる電流を定電流に安定ィ匕させることができる。抵抗 R は整流回路から出力される脈流を適切なレベルにするためのダミー負荷抵抗である。出力電流検出回路 15と、比較器 ΟΡ1、基準電圧 Vref、抵抗 R は出力された交流電

19

圧の振幅を電流 Icとして帰還する帰還回路を形成している。

[0047] 実施の形態による可変利得増幅器 1001により、簡単な構成で定電圧または定電流でかつ、その電圧、電流を可変できる交流電源装置 2001、 3001が得られる。産業上の利用可能性

[0048] この可変利得増幅器は、非直線ひずみを発生せず、小型にできるので、電流を可変できる交流電源装置等に好適であり、無停電電源装置、複写機、プリンタ等の電子写真プロセス用電源等、あらゆる電源装置、電力装置に利用することができる。

Claims

請求の範囲

[1] 電源の第 1端が接続される第 1の電源端子と、

前記電源の第 2端が接続される第 2の電源端子と、

ェミッタと、ベースと、コレクタとを有する第 1の初段トランジスタと、前記第 1の初段トランジスタの前記ェミッタに接続点で接続されたェミッタと、ベースと、コレクタとを有する第 2の初段トランジスタと、

前記第 1の初段トランジスタの前記ベースと前記第 2の初段トランジスタの前記ベースとの間の電位差に応じた電流を出力する出力端子と、

を含むトランスコンダクタンスアンプと、

前記第 1の初段トランジスタの前記ベースに接続された第 1端と、第 2端とを有する第 1の PN接合素子と、

前記第 2の初段トランジスタの前記ベースに接続された第 1端と、前記第 1の PN接合素子の前記第 2端に接続された第 2端とを有する第 2の PN接合素子と、前記第 1の PN接合素子の前記第 2端と前記第 1の電源端子との間に接続された電圧降下素子と、

前記第 2の初段トランジスタの前記ベースと電圧源である第 1の入力信号源との間に接続された第 1の抵抗と、

前記第 1の初段トランジスタの前記ベースに接続されたコレクタと、前記第 1の入力信号源に接続されたベースと、ェミッタとを有する電流発生トランジスタと、

前記電流発生トランジスタの前記ェミッタと前記第 2の電源端子との間に接続された第 2の抵抗と、

前記接続点に接続され、電流源である第 2の入力信号源カゝら流れる電流と同じ電流を前記接続点に流すカレントミラーと、

を備えた、可変利得増幅器。

[2] 前記トランスコンダクタンスアンプの前記第 1の入力信号源の電圧に対しての前記出力端子から出力される前記電流の利得が前記第 2の入力信号源から流れる前記電流によって可変である、請求項 1に記載の可変利得増幅器。

[3] 前記第 1の初段トランジスタの前記ベースに接続された第 1の入力端子と、前記第 2の初段トランジスタの前記ベースに接続された第 2の入力端子と、前記カレントミラーと前記第 2の入力信号源とが接続された接続点である第 3の入力端子と、

前記第 1の電源端子と、

前記第 2の電源端子と、

前記トランスコンダクタンスアンプの前記出力端子と、

を有し、前記第 1の PN接合素子と前記第 2の PN接合素子と前記トランスコンダクタンスアンプと前記カレントミラーと^^積して収容する集積回路をさらに備えた、請求項 1に記載の可変利得増幅器。

[4] 前記電流発生トランジスタの代わりに電界効果トランジスタを備え、前記電流発生トランジスタの前記コレクタと前記ベースと前記ェミッタの代りに前記電界効果トランジスタのドレインとゲートとソースがそれぞれ接続された、請求項 1記載の可変利得増幅

[5] 請求項 1から 3の、ずれか一項に記載の可変利得増幅器と、

前記第 1の入力信号源である波形発生器と、

前記トランスコンダクタンスアンプの前記出力端子から出力された前記電流を増幅して交流電力を出力する電力増幅器と、

前記出力された交流電力の振幅を前記第 2の信号入力として帰還する帰還回路と、を備えた交流電源装置。