JPS6175610A - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JPS6175610A JPS6175610A JP19791184A JP19791184A JPS6175610A JP S6175610 A JPS6175610 A JP S6175610A JP 19791184 A JP19791184 A JP 19791184A JP 19791184 A JP19791184 A JP 19791184A JP S6175610 A JPS6175610 A JP S6175610A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- current
- emitter
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
- H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
- H03F3/3088—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal with asymmetric control, i.e. one control branch containing a supplementary phase inverting transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、トランジスタ回路に関し、電流増幅率βの
ばらつきに影響を受けず低出力インピーダンスを得られ
るように改善した回路である。
ばらつきに影響を受けず低出力インピーダンスを得られ
るように改善した回路である。
反転出力を得るトランジスタ回路として、従来第4図に
示すような公開実用新案公報(昭57−78116号)
に記載された回路がある。この回路は、ベースを入力端
とするトランジスタQ1を有し、トランジスタQ1のエ
ミッタは、抵抗R1を介して接地され、コレクタは抵抗
(R,?==nRI)およびn個のダイオードD1〜D
nを介して電圧vccの電源に接続されている。
示すような公開実用新案公報(昭57−78116号)
に記載された回路がある。この回路は、ベースを入力端
とするトランジスタQ1を有し、トランジスタQ1のエ
ミッタは、抵抗R1を介して接地され、コレクタは抵抗
(R,?==nRI)およびn個のダイオードD1〜D
nを介して電圧vccの電源に接続されている。
トランジスタQ1のコレクタを出力部とすると、この回
路の利得Gは、 抗 β ;エミッタ接地電流増幅率 1e;エミッタ電流 lc;コレクタ電流 rD;ダイオードの交流インピーダン ス RzpRz:各抵抗の値 と表わせる。
路の利得Gは、 抗 β ;エミッタ接地電流増幅率 1e;エミッタ電流 lc;コレクタ電流 rD;ダイオードの交流インピーダン ス RzpRz:各抵抗の値 と表わせる。
ここで、R2=aR1であ’) 、r oとr、は等し
いため となる。
いため となる。
上述したトランジスタ回路によると、その利得がエミッ
タ接地電流増幅率βに依存し、また出力インピーダンス
が高いという問題がある。
タ接地電流増幅率βに依存し、また出力インピーダンス
が高いという問題がある。
この発明は上記の事情に艦みてなされたもので、利得が
βのばらつき、変動に依存せず、高精度であシ、同時に
出力インピーダンスも低くし得るトランジスタ回路を提
供することを目的とする。
βのばらつき、変動に依存せず、高精度であシ、同時に
出力インピーダンスも低くし得るトランジスタ回路を提
供することを目的とする。
この発明は、例えば第1図に示すように、反転出力を得
る回路において、第1のトランジスタQllのコレクタ
電流I・1と、電流源を構成するトランジスタQ12の
出力電流(1・2 = 1eJ)とが等しくなるように
、トランジスタQ13を設け、トランジスタQllのβ
のばらつキニよる利得の誤差を、トランジスタQ13の
ペース電流ib、tによって補償できるようにした回路
である。
る回路において、第1のトランジスタQllのコレクタ
電流I・1と、電流源を構成するトランジスタQ12の
出力電流(1・2 = 1eJ)とが等しくなるように
、トランジスタQ13を設け、トランジスタQllのβ
のばらつキニよる利得の誤差を、トランジスタQ13の
ペース電流ib、tによって補償できるようにした回路
である。
以下この発明の一実施例を図面を参照して説明する。
第1図はこの発明の一実施例であシ、久方端子1ノは、
トランジスタQll 、Q12のベースに接続されてい
る。トランジスタQllのエミッタは、抵抗R11を介
して接地され、コレクタは、抵抗R12(n−1)個の
ダイオードDn−1=DIを直列に介して電圧vccの
電源に接続される。また、トランジスタQ12のエミッ
タは、抵抗R13を介して接地され、コレクタはトラン
ジスタQ13のエミ、りに接続されている。そして、ト
ランジスタQZ&のペースは、トランジスタQllのコ
レクタに接続され、コレクタは、電源に接続される。出
力端子12はトランジスタQ13のエミッタから導出さ
れている。
トランジスタQll 、Q12のベースに接続されてい
る。トランジスタQllのエミッタは、抵抗R11を介
して接地され、コレクタは、抵抗R12(n−1)個の
ダイオードDn−1=DIを直列に介して電圧vccの
電源に接続される。また、トランジスタQ12のエミッ
タは、抵抗R13を介して接地され、コレクタはトラン
ジスタQ13のエミ、りに接続されている。そして、ト
ランジスタQZ&のペースは、トランジスタQllのコ
レクタに接続され、コレクタは、電源に接続される。出
力端子12はトランジスタQ13のエミッタから導出さ
れている。
ここで、抵抗R11〜RZjの値をそれぞれRJ、R2
,Rjとすると、R2=nR1+ R3=R1に設定さ
れている。また、トランジスタQ12は電流源として動
作する。
,Rjとすると、R2=nR1+ R3=R1に設定さ
れている。また、トランジスタQ12は電流源として動
作する。
次に上記の回路の動作及び利得について説明する。
まず、1段目のトランジスタQl1部の利得G1は、抵
抗Rf2を流れる電流をiRとすると但し、lel;ト
ランジスタQllのエミ、り電流となる。
抗Rf2を流れる電流をiRとすると但し、lel;ト
ランジスタQllのエミ、り電流となる。
次に、
iR= 10 Z +ib J ””(
4)また、 i*3=ic2=1clより、 但しicJ:)ランジスタQllのコレクタ電流l・3
;トランジスタQ13のエミッタ電流ic2; トラン
ジスタQ12のコレクタ電流ibに)ランジスタQ13
のペース電流が成立する。
4)また、 i*3=ic2=1clより、 但しicJ:)ランジスタQllのコレクタ電流l・3
;トランジスタQ13のエミッタ電流ic2; トラン
ジスタQ12のコレクタ電流ibに)ランジスタQ13
のペース電流が成立する。
よって、(4) I (5)式より、
となる。
一般にβの2次の項は無視でき
tR= is J = (7)
と表わせる。
と表わせる。
よって、(3ン、(7)式よシ
となる。
2段目のトランジスタQ13.Q12部の利得G2につ
いては、 但し、r、2・・・トランジスタQ12のエミ、り抵抗
r03・・・トランジスタQ13のエミッタ抵抗となる
。
いては、 但し、r、2・・・トランジスタQ12のエミ、り抵抗
r03・・・トランジスタQ13のエミッタ抵抗となる
。
よって、この回路全体の利得Gは、
・・・αQ
ここで、r@1 =”@2 ”” @3=rDR3=R
1、R2=nRJであるためG=nとな)、βに関係し
なくなる。
1、R2=nRJであるためG=nとな)、βに関係し
なくなる。
また、出力インピーダンスについて考えると、第3図に
示す回路では、RJ−)−nrDとなるのに対し、第1
図に示す回路ではr、3となる。
示す回路では、RJ−)−nrDとなるのに対し、第1
図に示す回路ではr、3となる。
特別な場合として、利得が1の場合の回路を第2図に示
す。この場合、第1図の回路と比べた場合、抵抗R12
と直列に接続されるダイオード9が不要である。その他
は先の実施例と同じである@ なお、上述の例においてはnはダイオード9の個数と一
致しているため整数値となるが、nは元来抵抗R11と
RJ2の値の比を示すものであシ、その比の値は整数に
限らない。よって、αQ弐に示す利得Gを整数値に限ら
ずある定数に定めたい場合には、第1図゛の構成におい
て、ダイオードの直列接続回路の代シに、ダイオードの
順方向バイアス電圧の定数倍の電圧を発生させる回路を
用いればよい。第3図に示す回路40はこの種の回路の
一例である。回路40はトランジスタQ4と抵抗RAI
R,からなシ、トランジスタQ4の=レクタ、エミッ
タの各々は抵抗RAI R,を介して接続されている。
す。この場合、第1図の回路と比べた場合、抵抗R12
と直列に接続されるダイオード9が不要である。その他
は先の実施例と同じである@ なお、上述の例においてはnはダイオード9の個数と一
致しているため整数値となるが、nは元来抵抗R11と
RJ2の値の比を示すものであシ、その比の値は整数に
限らない。よって、αQ弐に示す利得Gを整数値に限ら
ずある定数に定めたい場合には、第1図゛の構成におい
て、ダイオードの直列接続回路の代シに、ダイオードの
順方向バイアス電圧の定数倍の電圧を発生させる回路を
用いればよい。第3図に示す回路40はこの種の回路の
一例である。回路40はトランジスタQ4と抵抗RAI
R,からなシ、トランジスタQ4の=レクタ、エミッ
タの各々は抵抗RAI R,を介して接続されている。
ここで抵抗RA、 R,の抵抗値をそれぞれR,、Rb
とすると、α1式中の(n−1)との関係において、が
成シ立つ。よって、第4図に示したトランジスタ回路に
よれば、抵抗RAI RBの値を適宜設定することによ
シ、利得G(=!L)の値を整数値に限らず選ぶことが
できる。
とすると、α1式中の(n−1)との関係において、が
成シ立つ。よって、第4図に示したトランジスタ回路に
よれば、抵抗RAI RBの値を適宜設定することによ
シ、利得G(=!L)の値を整数値に限らず選ぶことが
できる。
以上説明したこの発明のトランジスタ回路によれば、利
得Gが、トランジスタのβのばらつき、変動に依存する
ことがない。また、出力インピーダンスの低い反転増幅
器とすることができる。この結果集積回路化にも適し、
負荷インピーダンスの低い回路に対しても新たにインピ
ーダンス変換回路を用いることなく直結できる。
得Gが、トランジスタのβのばらつき、変動に依存する
ことがない。また、出力インピーダンスの低い反転増幅
器とすることができる。この結果集積回路化にも適し、
負荷インピーダンスの低い回路に対しても新たにインピ
ーダンス変換回路を用いることなく直結できる。
第1図はこの発明の一実施例を示す回路図、第2図、第
3図はそれぞれこの発明の他の実施例を示す回路図、第
4図は従来の反転増幅器を示す回路図である。 Qll〜Q13・・・トランジスタ、R11〜RZJ・
・・抵抗、D1〜Dn−1・・・ダイオード。
3図はそれぞれこの発明の他の実施例を示す回路図、第
4図は従来の反転増幅器を示す回路図である。 Qll〜Q13・・・トランジスタ、R11〜RZJ・
・・抵抗、D1〜Dn−1・・・ダイオード。
Claims (1)
- ベースが入力部とされ、エミッタが第1の抵抗を介して
接地され、コレクタが少なくとも第2の抵抗を介して電
源に接続される第1のトランジスタと、前記第1のトラ
ンジスタのコレクタにベースが接続され、コレクタが前
記電源に接続され、エミッタが電流源を介して接地され
る第2のトランジスタを有し、前記電流源の出力電流を
前記第1のトランジスタのエミッタ電流に等しくしたこ
とを特徴とするトランジスタ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19791184A JPS6175610A (ja) | 1984-09-21 | 1984-09-21 | トランジスタ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19791184A JPS6175610A (ja) | 1984-09-21 | 1984-09-21 | トランジスタ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6175610A true JPS6175610A (ja) | 1986-04-18 |
Family
ID=16382321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19791184A Pending JPS6175610A (ja) | 1984-09-21 | 1984-09-21 | トランジスタ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6175610A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007026639A1 (ja) * | 2005-08-31 | 2007-03-08 | Matsushita Electric Industrial Co., Ltd. | 可変利得増幅器およびそれを用いた交流電源装置 |
-
1984
- 1984-09-21 JP JP19791184A patent/JPS6175610A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007026639A1 (ja) * | 2005-08-31 | 2007-03-08 | Matsushita Electric Industrial Co., Ltd. | 可変利得増幅器およびそれを用いた交流電源装置 |
JP2007067824A (ja) * | 2005-08-31 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 可変利得増幅器およびそれを用いた交流電源装置 |
US7602247B2 (en) | 2005-08-31 | 2009-10-13 | Panasonic Corporation | Variable gain amplifier and AC power supply device using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH027522B2 (ja) | ||
US4591804A (en) | Cascode current-source arrangement having dual current paths | |
JPH0322723B2 (ja) | ||
JPH0682308B2 (ja) | 電流源回路配置 | |
JP2542605B2 (ja) | 電流ミラ−回路配置 | |
JPS6175610A (ja) | トランジスタ回路 | |
JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
JPS6252486B2 (ja) | ||
JP2665840B2 (ja) | 電圧電流変換回路 | |
JPH0151207B2 (ja) | ||
JPH0636484B2 (ja) | 電流電圧変換回路 | |
JPH03744Y2 (ja) | ||
JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
JPS62173808A (ja) | バツフアアンプ | |
JPH0332096Y2 (ja) | ||
JP3406468B2 (ja) | 定電圧発生回路 | |
JP2861226B2 (ja) | クロック信号出力回路 | |
JPS634962B2 (ja) | ||
JP3043183B2 (ja) | 電流分割回路 | |
JPH026684Y2 (ja) | ||
JPH0793567B2 (ja) | 電流切換型論理回路の定電流源制御用電源回路 | |
JP3360911B2 (ja) | 差動増幅回路 | |
JPS645369Y2 (ja) | ||
JPS6325769Y2 (ja) |