JP4315095B2 - アナログ乗、除算回路およびそれらを用いた電力装置 - Google Patents
アナログ乗、除算回路およびそれらを用いた電力装置 Download PDFInfo
- Publication number
- JP4315095B2 JP4315095B2 JP2004320204A JP2004320204A JP4315095B2 JP 4315095 B2 JP4315095 B2 JP 4315095B2 JP 2004320204 A JP2004320204 A JP 2004320204A JP 2004320204 A JP2004320204 A JP 2004320204A JP 4315095 B2 JP4315095 B2 JP 4315095B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- signal input
- transistor
- current source
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
CQ出版社「トランジスタ技術」2004年8月号 第223〜228頁
以下、本発明の実施の形態1の乗除算回路について、図面を参照しながら説明する。なお、従来の構成と同様の構成については、同一符号を付すとともに、その説明を省略する。
以下、本発明の実施の形態2の電力装置、すなわち実施の形態1の乗除算回路を利用した電力装置について、図面を参照しながら説明する。なお、従来の構成および実施の形態1と同様の構成については、同一符号を付すとともに、その説明を省略する。
2 T/C AMP(トランスコンダクタンスアンプ)
3 電圧降下素子
4 PN接合素子
5 カレントミラー
6 DC/DCコンバータ
7 DC/ACインバータ
8 ランプ
ID 定電流源(除算回路では第1の信号入力電流源)
Ix 第1の信号入力電流源(除算回路では第2の信号入力電流源)
Iy 第2の信号入力電流源(除算回路では定電流源)
Claims (10)
- 電源の一端から他端に向けて、電圧降下素子と、一対のPN接合素子の各素子に一対の分流素子がそれぞれ直列に接続され、かつその直列回路が並列に配置された回路と、定電流源とを順に直列接続し、前記一対の分流素子の一方に並列に第1の信号入力電流源を印加するとともに、前記一対のPN接合素子の各素子と前記一対の分流素子とのそれぞれの接続点の電位をトランスコンダクタンスアンプの差動入力として印加し、前記トランスコンダクタンスアンプの差動アンプ初段トランジスタの共通エミッタの電流をカレントミラーを介して第2の信号入力電流源より供給するとともに、前記定電流源の電流値を一定に保つことにより、前記第1の信号入力電流源の電流値と前記第2の信号入力電流源の電流値との積の値を前記トランスコンダクタンスアンプの出力から得ることを特徴とする乗算回路。
- 電源の一端から他端に向けて、電圧降下素子と、一対のPN接合素子の各素子に一対の分流素子がそれぞれ直列に接続され、かつその直列回路が並列に配置された回路と、第1の信号入力電流源とを順に直列接続し、前記一対の分流素子の一方に並列に第2の信号入力電流源を印加するとともに、前記一対のPN接合素子の各素子と前記一対の分流素子とのそれぞれの接続点の電位をトランスコンダクタンスアンプの差動入力として印加し、前記トランスコンダクタンスアンプの差動アンプ初段トランジスタの共通エミッタの電流をカレントミラーを介して定電流源より供給するとともに、前記定電流源の電流値を一定に保ち、前記第2の信号入力電流源の電流値を前記第1の信号入力電流源の電流値で除算した値を前記トランスコンダクタンスアンプの出力から得ることを特徴とする除算回路。
- 一対のPN接合素子の各素子と一対の分流素子との各接続点をそれぞれ第1の入力端子および第2の入力端子とし、トランスコンダクタンスアンプの差動アンプ初段トランジスタの共通エミッタの電流を駆動するためのカレントミラーへの入力を第3の入力端子とし、電源の一端と他端をそれぞれ第1の電源端子および第2の電源端子とし、前記トランスコンダクタンスアンプの出力を出力端子とし、合計6端子として電圧降下素子、前記一対のPN接合素子の各素子、前記トランスコンダクタンスアンプとを集積回路に集積したことを特徴とする請求項1記載の乗算回路。
- 一対のPN接合素子の各素子と一対の分流素子との各接続点をそれぞれ第1の入力端子および第2の入力端子とし、トランスコンダクタンスアンプの差動アンプ初段トランジスタの共通エミッタの電流を駆動するためのカレントミラーへの入力を第3の入力端子とし、電源の一端と他端をそれぞれ第1の電源端子および第2の電源端子とし、前記トランスコンダクタンスアンプの出力を出力端子とし、合計6端子として電圧降下素子、前記一対のPN接合素子の各素子、前記トランスコンダクタンスアンプとを集積回路に集積したことを特徴とする請求項2記載の除算回路。
- 定電圧源の一端の電位を第1のトランジスタのベース電位とし、前記定電圧源の他端の電位を電源の一端の電位とし、前記第1のトランジスタのエミッタと電源の一端との間に第1の電流検出抵抗を接続することにより、前記第1のトランジスタのコレクタ電流で得られる電流源を定電流源とするとともに、第1の信号入力の一端の電位を第2のトランジスタのベース電位とし、前記第1の信号入力の他端の電位を前記定電圧源の一端の電位および第1のトランジスタのベース電位とし、前記第2のトランジスタのエミッタから前記第1のトランジスタのエミッタおよび前記第1の電流検出抵抗に第2の電流検出抵抗を接続することにより、前記第2のトランジスタのコレクタ電流で得られる電流源を第1の信号入力電流源とすることを特徴とする請求項1記載の乗算回路。
- 前記コレクタ、ベース、エミッタをそれぞれドレイン、ゲート、ソースと読み替え、トランジスタに代えてFETを用いたことを特徴とする請求項5記載の乗算回路。
- 第1の信号入力の一端の電位を第1のトランジスタのベース電位とし、前記第1の信号入力の他端の電位を電源の一端の電位とし、前記第1のトランジスタのエミッタと電源の一端との間に第1の電流検出抵抗を接続することにより、前記第1のトランジスタのコレクタ電流で得られる電流源を第1の信号入力電流源とするとともに、第2の信号入力の一端の電位を第2のトランジスタのベース電位とし、前記第2の信号入力の他端の電位を前記第1の信号入力の一端の電位および第1のトランジスタのベース電位とし前記第2のトランジスタのエミッタから、前記第1のトランジスタのエミッタおよび前記第1の電流検出抵抗に第2の電流検出抵抗を接続することにより、前記第2のトランジスタのコレクタ電流で得られる電流源を第2の信号入力電流源とすることを特徴とする請求項2記載の除算回路。
- 前記コレクタ、ベース、エミッタをそれぞれドレイン、ゲート、ソースと読み替え、トランジスタに代えてFETを用いたことを特徴とする請求項7記載の除算回路。
- 電力装置の出力電圧信号を請求項1記載の第1の信号入力とし、電力装置の出力電流信号を請求項1記載の第2の信号入力とし、請求項1記載のトランスコンダクタンスアンプの出力と基準電圧との比較増幅出力にて電力装置の出力を制御することにより、出力電力を一定に制御せしめた電力装置。
- 電力装置の出力電圧信号を請求項2記載の第1の信号入力とし、基準電圧を請求項2記載の第2の信号入力とし、請求項2記載のトランスコンダクタンスアンプの出力と電力装置の出力電流信号との比較増幅出力にて電力装置の出力を制御することにより、出力電力を一定に制御せしめた電力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004320204A JP4315095B2 (ja) | 2004-11-04 | 2004-11-04 | アナログ乗、除算回路およびそれらを用いた電力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004320204A JP4315095B2 (ja) | 2004-11-04 | 2004-11-04 | アナログ乗、除算回路およびそれらを用いた電力装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006133942A JP2006133942A (ja) | 2006-05-25 |
JP4315095B2 true JP4315095B2 (ja) | 2009-08-19 |
Family
ID=36727459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004320204A Expired - Fee Related JP4315095B2 (ja) | 2004-11-04 | 2004-11-04 | アナログ乗、除算回路およびそれらを用いた電力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4315095B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4997730B2 (ja) * | 2005-08-31 | 2012-08-08 | パナソニック株式会社 | 可変利得増幅器およびそれを用いた交流電源装置 |
JP4201808B2 (ja) | 2006-11-08 | 2008-12-24 | シャープ株式会社 | 光電流検出回路ならびにそれを備えた光センサおよび電子機器 |
-
2004
- 2004-11-04 JP JP2004320204A patent/JP4315095B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006133942A (ja) | 2006-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4616281B2 (ja) | 低オフセット・バンドギャップ電圧基準 | |
KR20080019196A (ko) | 전류전압 변환회로, 그를 이용한 소비전력 검출회로 및전자기기 | |
JP2000510656A (ja) | 改良された低電圧直線性を持つ差動増幅器 | |
US7242240B2 (en) | Low noise bandgap circuit | |
JPS6144360B2 (ja) | ||
JP4997730B2 (ja) | 可変利得増幅器およびそれを用いた交流電源装置 | |
JP4315095B2 (ja) | アナログ乗、除算回路およびそれらを用いた電力装置 | |
JP3222367B2 (ja) | 温度測定回路 | |
US7414474B2 (en) | Operational amplifier | |
US6686795B2 (en) | Compact self-biasing reference current generator | |
JP4064799B2 (ja) | 定電圧発生回路 | |
US6605987B2 (en) | Circuit for generating a reference voltage based on two partial currents with opposite temperature dependence | |
JP5947007B2 (ja) | 電源回路 | |
US6337591B1 (en) | Circuitry for a high voltage linear current sense IC | |
US20040251965A1 (en) | Differential amplifier with temperature compensating function | |
JPS5857814A (ja) | 電子インピ−ダンス装置 | |
US6215292B1 (en) | Method and device for generating an output current | |
EP0812062A2 (en) | Gain-variable amplifier with wide control range | |
JPH06276037A (ja) | オーディオ用パワーアンプ | |
JP2010277479A (ja) | 電源回路 | |
US7091787B2 (en) | Transconductance amplifier with temperature sensitive current limiting | |
US20220182026A1 (en) | Voltage-to-current converter with complementary current mirrors | |
JPH0421365B2 (ja) | ||
JPS6046849B2 (ja) | トランジスタ増巾回路 | |
JP2003345449A (ja) | 基準電圧発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071031 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090428 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090511 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4315095 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |