JPS6046849B2 - トランジスタ増巾回路 - Google Patents
トランジスタ増巾回路Info
- Publication number
- JPS6046849B2 JPS6046849B2 JP52015963A JP1596377A JPS6046849B2 JP S6046849 B2 JPS6046849 B2 JP S6046849B2 JP 52015963 A JP52015963 A JP 52015963A JP 1596377 A JP1596377 A JP 1596377A JP S6046849 B2 JPS6046849 B2 JP S6046849B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- collector
- base
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 13
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はいわゆる直結型増巾器として半導体集積回路Ｉ
Ｃ構成にして好適なトランジスタ増巾回路に関するもの
であり、よつて増巾段の周波数特・性をほとんど考慮す
る必要がなく、上述のようにＩＣ構成にした場合におい
て、温度変動による影響を極めて小となし得る回路に係
るものである。
Ｃ構成にして好適なトランジスタ増巾回路に関するもの
であり、よつて増巾段の周波数特・性をほとんど考慮す
る必要がなく、上述のようにＩＣ構成にした場合におい
て、温度変動による影響を極めて小となし得る回路に係
るものである。
本出願人は特願昭４８−９０１５０号（特開昭５０−３
９４４１号公報）において、第１図に示すようなトラン
ジスタ増巾回路を提案した。即ち入力信号源としての定
電流源１と、ｎ個（本例ではｎ＝２）のＰＮ接合素子２
よりなる直列回路（以下ＰＮ接合列と云う）３との直列
回路を有し、ＰＮ接合列３の定電流源１とは反対側端子
を基準電位点（本例では接地）に接続し、定電流源１と
ＰＮ接合列３との接続点Ｐをエミッタフォロワ回路４を
構成するトランジスタ５のベースに接続し、このトラン
ジスタ５のエミッタを定電流源６を介して接地すると共
に増巾用トランジスタ７のベースに接続し、このトラン
ジスタ７のエミッタを接地し、コレクタより出力端子８
を導出している。９はそのコレクタに直列に接続された
抵抗器である。
９４４１号公報）において、第１図に示すようなトラン
ジスタ増巾回路を提案した。即ち入力信号源としての定
電流源１と、ｎ個（本例ではｎ＝２）のＰＮ接合素子２
よりなる直列回路（以下ＰＮ接合列と云う）３との直列
回路を有し、ＰＮ接合列３の定電流源１とは反対側端子
を基準電位点（本例では接地）に接続し、定電流源１と
ＰＮ接合列３との接続点Ｐをエミッタフォロワ回路４を
構成するトランジスタ５のベースに接続し、このトラン
ジスタ５のエミッタを定電流源６を介して接地すると共
に増巾用トランジスタ７のベースに接続し、このトラン
ジスタ７のエミッタを接地し、コレクタより出力端子８
を導出している。９はそのコレクタに直列に接続された
抵抗器である。
そしてＰＮ接合列３を構成する素子２の数をｎとすると
き、エミッタフォロワ回路４はｎ−１段をもつて構成す
るようにしており、第１図の例にあつては素子２の数ｎ
がｎ＝２であるところから、エミッタフォロワ回路４は
２−１＝１即ち１段にて構成している場合を示している
。尚これら素子２はトランジスタのコレクタとベースを
接続して構成している。このような回路は上述したよう
に直結型であり、即ち電流増巾型となる為に周波数特性
が良好てあり、又１Ｃ構成であると、素子２を構成する
トランジスタ及びトランジスタ５，７が同時に且つほと
んど同一条件をもつて同一半導体基体上に形成されるこ
とからして互に同一の特性が賦与されることとなり、Ｐ
点と接地との間において接続されているＰＮ接合列３と
、トランジスタ５のベ−スーエミッタートランジスタ７
のベ−スーエミッタが形成している直列回路とが互に同
一の特性状態をもつて変化（温度等に関して）すること
となり、従つて上述した両者の温度の変動分が相殺され
、温度ドリフトの小なる回路を得ることができるもので
ある。
き、エミッタフォロワ回路４はｎ−１段をもつて構成す
るようにしており、第１図の例にあつては素子２の数ｎ
がｎ＝２であるところから、エミッタフォロワ回路４は
２−１＝１即ち１段にて構成している場合を示している
。尚これら素子２はトランジスタのコレクタとベースを
接続して構成している。このような回路は上述したよう
に直結型であり、即ち電流増巾型となる為に周波数特性
が良好てあり、又１Ｃ構成であると、素子２を構成する
トランジスタ及びトランジスタ５，７が同時に且つほと
んど同一条件をもつて同一半導体基体上に形成されるこ
とからして互に同一の特性が賦与されることとなり、Ｐ
点と接地との間において接続されているＰＮ接合列３と
、トランジスタ５のベ−スーエミッタートランジスタ７
のベ−スーエミッタが形成している直列回路とが互に同
一の特性状態をもつて変化（温度等に関して）すること
となり、従つて上述した両者の温度の変動分が相殺され
、温度ドリフトの小なる回路を得ることができるもので
ある。
第１図に示すような回路にあつては上述したような特徴
を有するが、一方この回路は上述した特開昭公報にも記
載されている様に、入力信号電流に対して出力電流がノ
ンリニアに変化する為、通常のリニアな増巾特性を有す
る増巾器としては使用できない欠点がある。
を有するが、一方この回路は上述した特開昭公報にも記
載されている様に、入力信号電流に対して出力電流がノ
ンリニアに変化する為、通常のリニアな増巾特性を有す
る増巾器としては使用できない欠点がある。
即ち定電流回路１及び６に流れる電流を夫々Ｌ及び１１
とし、増巾用トランジスタ７のコレクタに流れる電流１
。とし、トランジスタ５及び７のＨＦＥがそれぞれ充分
大きいとすると、ＬとＩ。との間に旧。＝■・・・・（
１）なる関係がある。又第２図はＰＮ接合列３の素子２
をｎ個使用し、これに合わせてエミッタフォロワ回路４
をｎ一１段とした場合を示しており、各エミッタフォロ
ワトランジスタ５ａ，５ｂ・・・・・・５ｎの定電流源
６ａ，６ｂ・・・・・６ｎの電流を夫々１１，１２・・
・・・・Ｉｎ−１とするとき、上述した電流１。
とし、増巾用トランジスタ７のコレクタに流れる電流１
。とし、トランジスタ５及び７のＨＦＥがそれぞれ充分
大きいとすると、ＬとＩ。との間に旧。＝■・・・・（
１）なる関係がある。又第２図はＰＮ接合列３の素子２
をｎ個使用し、これに合わせてエミッタフォロワ回路４
をｎ一１段とした場合を示しており、各エミッタフォロ
ワトランジスタ５ａ，５ｂ・・・・・・５ｎの定電流源
６ａ，６ｂ・・・・・６ｎの電流を夫々１１，１２・・
・・・・Ｉｎ−１とするとき、上述した電流１。
は１０−ーー１呉丁一ー・・・・・・（２）となること
も上述−１１・１２・１３・ ・・Ｉｎ−１した特開昭
にて説明されている。
も上述−１１・１２・１３・ ・・Ｉｎ−１した特開昭
にて説明されている。
従つてこれらの回路はそのままではリニアな特性を有す
る増巾器としては使用できない。本発明はこのような増
巾回路に対してリニアな特性を賦与させるように考慮し
たものである。
る増巾器としては使用できない。本発明はこのような増
巾回路に対してリニアな特性を賦与させるように考慮し
たものである。
今（１）式において電流Ｌと１１との間に１１＝Ｋ（但
しＫは整数）なる関係をもたせると、上述した（１）式
のＩＯはＩＯ＝ＶユーＤ■＝ＫＩ・となり、増巾用ト
１ｉ１Ｋランジスタ７のコレクタに流れる
電流１。
しＫは整数）なる関係をもたせると、上述した（１）式
のＩＯはＩＯ＝ＶユーＤ■＝ＫＩ・となり、増巾用ト
１ｉ１Ｋランジスタ７のコレクタに流れる
電流１。
は入力信号電流Ｌに比例することとなり、リニアな増巾
器が実現できることとなる。この為には第３図に示すよ
うに構成すればよい。
器が実現できることとなる。この為には第３図に示すよ
うに構成すればよい。
この第３図において、第１図との対応部分には、同一符
号を附してその説明を省略する。尚本例ではトランジス
タ１０と抵抗器１１との直列回路をして定電流源１を構
成している。１２は入力信号源、１３は直流電源である
。
号を附してその説明を省略する。尚本例ではトランジス
タ１０と抵抗器１１との直列回路をして定電流源１を構
成している。１２は入力信号源、１３は直流電源である
。
本発明に於いては、定電流源１とＰＮ接合列３との直列
回路に直列に抵抗値Ｒ１を有する抵抗器１４とＰＮ接合
素子１５との直列回路を接続し、一方抵抗値Ｒ２を有す
る抵抗器１６−トランジスタ１７のエミッターコレクタ
ーＰＮ接合素子１８の直列回路を電源１３に接続し、第
１図の定電流源６としてトランジスタ１９を設け、エミ
ッタフォロワ回路４のトランジスタ５のエミッタを上述
したトランジスタ１９のコレクターエミッタを通じて接
地し、このトランジスタ１９のベースを上述したトラン
ジスタ１７とＰＮ接合素子１８との接続点に接続したも
のてある。
回路に直列に抵抗値Ｒ１を有する抵抗器１４とＰＮ接合
素子１５との直列回路を接続し、一方抵抗値Ｒ２を有す
る抵抗器１６−トランジスタ１７のエミッターコレクタ
ーＰＮ接合素子１８の直列回路を電源１３に接続し、第
１図の定電流源６としてトランジスタ１９を設け、エミ
ッタフォロワ回路４のトランジスタ５のエミッタを上述
したトランジスタ１９のコレクターエミッタを通じて接
地し、このトランジスタ１９のベースを上述したトラン
ジスタ１７とＰＮ接合素子１８との接続点に接続したも
のてある。
尚両抵抗器１４及び１６の抵抗値Ｒ１及びＲ２を？＝Ｋ
（但しＫは定数）に選んて置くものとする。上述した構
成によれば、信号源１２よりの信号電圧はトランジスタ
１０及び抵抗器１１により信号電流に変換され、このと
き、トランジスタ１０のコレクタには電流Ｌが流れたと
する。しかるときは抵抗器１４及び１６の抵抗値がＫ＝
？なる関係からしてトランジスタ１７のコレクタを通”
する電流はＩｉ／Ｋとなり、これに基ずいてトランジス
タ１９のコレクタを通する電流１１が１１＝１７Ｋとな
る。即ち（１）式における１１をＩｉ／Ｋとすることが
できることからして、増巾用トランジスタ７のコレクタ
電流１。はＩ。＝ＫＩ，となり、即ち本発明の目的とす
るリニアな増巾特性を有する増巾器を得ることができる
特徴を有するものである。これを数式て表わすならば、
ＰＮ接合列の素子２の夫々のベ−スーエミッタ間順方向
電圧を■８１Ｃ１とし、トランジスタ５及び７の夫々の
それを■８Ｅ２及びＶＢＥ３とすると、２ＶＢＥ１そＶ
ＢＥ２＋■ＢＥ３■（３）となる。
（但しＫは定数）に選んて置くものとする。上述した構
成によれば、信号源１２よりの信号電圧はトランジスタ
１０及び抵抗器１１により信号電流に変換され、このと
き、トランジスタ１０のコレクタには電流Ｌが流れたと
する。しかるときは抵抗器１４及び１６の抵抗値がＫ＝
？なる関係からしてトランジスタ１７のコレクタを通”
する電流はＩｉ／Ｋとなり、これに基ずいてトランジス
タ１９のコレクタを通する電流１１が１１＝１７Ｋとな
る。即ち（１）式における１１をＩｉ／Ｋとすることが
できることからして、増巾用トランジスタ７のコレクタ
電流１。はＩ。＝ＫＩ，となり、即ち本発明の目的とす
るリニアな増巾特性を有する増巾器を得ることができる
特徴を有するものである。これを数式て表わすならば、
ＰＮ接合列の素子２の夫々のベ−スーエミッタ間順方向
電圧を■８１Ｃ１とし、トランジスタ５及び７の夫々の
それを■８Ｅ２及びＶＢＥ３とすると、２ＶＢＥ１そＶ
ＢＥ２＋■ＢＥ３■（３）となる。
故にこの（３）式より２ｈ１＋Ｈｌｎ■？＋Ｈｌｎ辷・
・・・・（４）が得られる。
・・・・（４）が得られる。
但し、ｈ得であり、ｑは電荷、ｋはボルツマン定数、Ｔ
は絶対温度、しはＰＮ接合の電流係数である。従つて（
４）式よりＩ？＝１ｉ／Ｋ・ＩＯ・・・・・・（５）が
得られ、故にＩ。＝ＫＩ，となる。以上はエミッタフォ
ロワ回路４が１段（従つてＰＮ接合素子２が２個）の場
合について説明したが、第４図についてエミッタフォロ
ワ回路４がｎ段（従つてＰＮ接合素子２がｎ＋１個）の
場合について説明するに、第３図との対応部分には同一
符号を附してその説明を省略する。
は絶対温度、しはＰＮ接合の電流係数である。従つて（
４）式よりＩ？＝１ｉ／Ｋ・ＩＯ・・・・・・（５）が
得られ、故にＩ。＝ＫＩ，となる。以上はエミッタフォ
ロワ回路４が１段（従つてＰＮ接合素子２が２個）の場
合について説明したが、第４図についてエミッタフォロ
ワ回路４がｎ段（従つてＰＮ接合素子２がｎ＋１個）の
場合について説明するに、第３図との対応部分には同一
符号を附してその説明を省略する。
即ち各エミッタフォロワトランジスタ５ａ，５ｂ・・・
・・・５ｎのエミッタを夫々トランジスタ１９ａ，１９
ｂ・・・・・・１９ｎのコレクターエミッタを通じて接
地し、これら各トランジスタ１９ａ，１９ｂ・・・・・
・１９ｎの各ベースを互に接続したものである。このよ
うな構成によれば、第３図において説明したように、ト
ランジスタ１９ａ，１９ｂ・・・・・・１９ｎのコレク
ターエミッタを通する電流は上述したようにＩｉ／Ｋに
なる。
・・・５ｎのエミッタを夫々トランジスタ１９ａ，１９
ｂ・・・・・・１９ｎのコレクターエミッタを通じて接
地し、これら各トランジスタ１９ａ，１９ｂ・・・・・
・１９ｎの各ベースを互に接続したものである。このよ
うな構成によれば、第３図において説明したように、ト
ランジスタ１９ａ，１９ｂ・・・・・・１９ｎのコレク
ターエミッタを通する電流は上述したようにＩｉ／Ｋに
なる。
今上述した（５）式に本例を適用すると、この（５）式
は本例ではＩｉ（ｎ−１）＝（Ｉｉ／Ｋ）ｎ−１０・・
・・（６）となり、これよりＩ。はＩＯ＝Ｋｎ−▼＝Ｋ
′１・Ｌとなる。よつてこの場合もリニアな増巾特性を
得ることができる。上述した回路は電流増巾の為に周波
特性が良く、出力段で電流を電圧に変換する回路のみそ
の特性を考慮すればよい。
は本例ではＩｉ（ｎ−１）＝（Ｉｉ／Ｋ）ｎ−１０・・
・・（６）となり、これよりＩ。はＩＯ＝Ｋｎ−▼＝Ｋ
′１・Ｌとなる。よつてこの場合もリニアな増巾特性を
得ることができる。上述した回路は電流増巾の為に周波
特性が良く、出力段で電流を電圧に変換する回路のみそ
の特性を考慮すればよい。
この為には例えば第５図・に示すように増巾用トランジ
スタ７のコレクターエミッタに対し、直列となるように
トランジスタ２０のコレクターエミッタを接続し、その
コレクタより出力端子８を導出し、ベースにバイアス電
源２１を接続したいわゆるカスコード接続を使用すれば
よい。第６図は本発明の更に他の実施例を示すもので、
第３図との対応部分には同一符号を附してその説明を省
略する。
スタ７のコレクターエミッタに対し、直列となるように
トランジスタ２０のコレクターエミッタを接続し、その
コレクタより出力端子８を導出し、ベースにバイアス電
源２１を接続したいわゆるカスコード接続を使用すれば
よい。第６図は本発明の更に他の実施例を示すもので、
第３図との対応部分には同一符号を附してその説明を省
略する。
本例に於ては出力用トランジスタ７に対して直列にＰＮ
接合素子２２を挿入したもので、ＰＮ接合列３のＰＮ接
合素子２の数をｎフ＋１としたとき、エミッタフォロワ
トランジスタ５、出力用トランジスタ７及びこれに直列
に接続されたＰＮ接合素子２２の全てを合計した数がｎ
＋１となるように選ぶものである。よつて例えばＰＮ接
合素子２２の数が１であれば、ＰＮ接合列３・のＰＮ接
合素子２の数は３となる。この第６図に示す回路におい
てはトランジスタ１９のコレクタには第３図において説
明したと同様に、Ｉｉ／Ｋの電流が流れることとなる。
接合素子２２を挿入したもので、ＰＮ接合列３のＰＮ接
合素子２の数をｎフ＋１としたとき、エミッタフォロワ
トランジスタ５、出力用トランジスタ７及びこれに直列
に接続されたＰＮ接合素子２２の全てを合計した数がｎ
＋１となるように選ぶものである。よつて例えばＰＮ接
合素子２２の数が１であれば、ＰＮ接合列３・のＰＮ接
合素子２の数は３となる。この第６図に示す回路におい
てはトランジスタ１９のコレクタには第３図において説
明したと同様に、Ｉｉ／Ｋの電流が流れることとなる。
従つて本例を上述した（５）式に適用すると、１．ｎ″
゛＝ν・Ｉｇとなり、これよりＩｇ＝ＫＩＰが得られ、
従つてＩ。＝ＮＶＫＩｉとなる。これはいわゆる演算増
巾器を構成する。上述した本発明によるときは、第１図
及び第２図に示す従来のノンリニア特性を有する増巾回
路に於て、これをリニアな特性を有する増巾器として使
用することが可能となり、冒頭に述べた周波数特性が良
好な所よりして増巾器として極めて好適なものが得られ
る特徴を有する。
゛＝ν・Ｉｇとなり、これよりＩｇ＝ＫＩＰが得られ、
従つてＩ。＝ＮＶＫＩｉとなる。これはいわゆる演算増
巾器を構成する。上述した本発明によるときは、第１図
及び第２図に示す従来のノンリニア特性を有する増巾回
路に於て、これをリニアな特性を有する増巾器として使
用することが可能となり、冒頭に述べた周波数特性が良
好な所よりして増巾器として極めて好適なものが得られ
る特徴を有する。
又増巾器全体としては電流増巾型であるから、電源電圧
の低い状態で動作させることができる特徴を有する。
の低い状態で動作させることができる特徴を有する。
第１図及び第２図は夫々従来のトランジスタ増巾回路の
実施例を示す接続図、第３図及び第４図は夫々本発明に
よるトランジスタ増巾回路の実施例を示す接続図、第５
図は出力段の一例を示す接続図、第６図は更に本発明に
よる増巾回路の実施例を示す接続図である。 ３はＰＮ接合列、４はエミッタフォロワ回路、１及び６
は夫々定電流源、７は増巾用トランジスタてある。
実施例を示す接続図、第３図及び第４図は夫々本発明に
よるトランジスタ増巾回路の実施例を示す接続図、第５
図は出力段の一例を示す接続図、第６図は更に本発明に
よる増巾回路の実施例を示す接続図である。 ３はＰＮ接合列、４はエミッタフォロワ回路、１及び６
は夫々定電流源、７は増巾用トランジスタてある。
Claims (1)
- 【特許請求の範囲】 １ ａ ベースに入力信号源が接続された入力トランジ
スタｂ 増巾用トランジスタ ｃ 上記増巾用トランジスタのベース・エミッタ間のＰ
Ｎ接合特性とほぼ等しい特性を有するトランジスタとこ
のトランジスタのエミッタと基準電位点との間に接続さ
れた電流源用トランジスタとから成り、上記入力トラン
ジスタのエミッタと上記増巾用トランジスタのベースと
の間に接続されたｎ−１段（但しｎは２若しくは２以上
の正の整数）のエミッタフォロワ回路ｄ 上記入力トラ
ンジスタのエミッタと上記基準電位点との間に接続され
たｎ個のＰＮ接合列ｅ 直流電源と上記入力トランジス
タのコレクタとの間に直列接続された第１の抵抗器と第
１のＰＮ接合素子ｆ ベースが上記入力トランジスタの
コレクタに接続され、エミッタが第２の抵抗器を介して
上記直流電源に接続され、コレクタが上記電流源用トラ
ンジスタのベースに接続されたトランジスタｇ 上記電
流源用トランジスタのベースと上記基準電位点との間に
接続された第２のＰＮ接合素子を具備し、上記増巾用ト
ランジスタのコレクタから出力信号を取出すと共に、上
記第１の抵抗器の値Ｒ＿１と上記第２の抵抗器の値Ｒ＿
２との関係をＲ＿２／Ｒ＿１＝Ｋ（Ｋは定数）と選定し
上記出力信号が上記入力信号源からの入力信号に対して
、直線性を有するようにしたことを特徴とするトランジ
スタ増巾回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52015963A JPS6046849B2 (ja) | 1977-02-16 | 1977-02-16 | トランジスタ増巾回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52015963A JPS6046849B2 (ja) | 1977-02-16 | 1977-02-16 | トランジスタ増巾回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53101250A JPS53101250A (en) | 1978-09-04 |
| JPS6046849B2 true JPS6046849B2 (ja) | 1985-10-18 |
Family
ID=11903368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52015963A Expired JPS6046849B2 (ja) | 1977-02-16 | 1977-02-16 | トランジスタ増巾回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6046849B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021039854A1 (ja) | 2019-08-26 | 2021-03-04 | ＴＡＫ－Ｃｉｒｃｕｌａｔｏｒ株式会社 | 皮膚常在微生物採取用粘着テープ、被験者の身体状態を評価する方法、被験者に情報を提示する方法及び身体状態を改善又は予防する物質をスクリーニングする方法、並びに、皮膚代謝物採取用粘着テープ |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5590110A (en) * | 1978-12-27 | 1980-07-08 | Pioneer Electronic Corp | Amplifier |
| US4553044A (en) * | 1983-05-11 | 1985-11-12 | National Semiconductor Corporation | Integrated circuit output driver stage |
-
1977
- 1977-02-16 JP JP52015963A patent/JPS6046849B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021039854A1 (ja) | 2019-08-26 | 2021-03-04 | ＴＡＫ－Ｃｉｒｃｕｌａｔｏｒ株式会社 | 皮膚常在微生物採取用粘着テープ、被験者の身体状態を評価する方法、被験者に情報を提示する方法及び身体状態を改善又は予防する物質をスクリーニングする方法、並びに、皮膚代謝物採取用粘着テープ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53101250A (en) | 1978-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4616281B2 (ja) | 低オフセット・バンドギャップ電圧基準 | |
| US6583667B1 (en) | High frequency CMOS differential amplifiers with fully compensated linear-in-dB variable gain characteristic | |
| US5677646A (en) | Differential pair amplifier with improved linearity in low-voltage applications | |
| US20020163379A1 (en) | CMOS reference voltage circuit | |
| US4935690A (en) | CMOS compatible bandgap voltage reference | |
| JP2749925B2 (ja) | Ｉｃ温度センサ | |
| JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
| US5081378A (en) | Logarithmic amplifier | |
| JPH0152783B2 (ja) | ||
| JP2869664B2 (ja) | 電流増幅器 | |
| KR890004771B1 (ko) | 차동 증폭기 | |
| JPS6046849B2 (ja) | トランジスタ増巾回路 | |
| US4237426A (en) | Transistor amplifier | |
| JPS6154286B2 (ja) | ||
| JPH065493B2 (ja) | 定電流供給回路 | |
| JP3643389B2 (ja) | 定電圧回路 | |
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| GB2217541A (en) | Amplifiers | |
| US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
| US4529946A (en) | Differential amplifier circuit | |
| JP3414320B2 (ja) | 基準電圧回路 | |
| JPH0425724B2 (ja) | ||
| JP3058998B2 (ja) | 半導体集積回路装置 | |
| JP3507530B2 (ja) | 対数変換回路 | |
| US4356455A (en) | Amplifier |