JPS6046849B2 - トランジスタ増巾回路 - Google Patents
トランジスタ増巾回路Info
- Publication number
- JPS6046849B2 JPS6046849B2 JP52015963A JP1596377A JPS6046849B2 JP S6046849 B2 JPS6046849 B2 JP S6046849B2 JP 52015963 A JP52015963 A JP 52015963A JP 1596377 A JP1596377 A JP 1596377A JP S6046849 B2 JPS6046849 B2 JP S6046849B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- collector
- base
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 13
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はいわゆる直結型増巾器として半導体集積回路I
C構成にして好適なトランジスタ増巾回路に関するもの
であり、よつて増巾段の周波数特・性をほとんど考慮す
る必要がなく、上述のようにIC構成にした場合におい
て、温度変動による影響を極めて小となし得る回路に係
るものである。
C構成にして好適なトランジスタ増巾回路に関するもの
であり、よつて増巾段の周波数特・性をほとんど考慮す
る必要がなく、上述のようにIC構成にした場合におい
て、温度変動による影響を極めて小となし得る回路に係
るものである。
本出願人は特願昭48−90150号(特開昭50−3
9441号公報)において、第1図に示すようなトラン
ジスタ増巾回路を提案した。即ち入力信号源としての定
電流源1と、n個(本例ではn=2)のPN接合素子2
よりなる直列回路(以下PN接合列と云う)3との直列
回路を有し、PN接合列3の定電流源1とは反対側端子
を基準電位点(本例では接地)に接続し、定電流源1と
PN接合列3との接続点Pをエミッタフォロワ回路4を
構成するトランジスタ5のベースに接続し、このトラン
ジスタ5のエミッタを定電流源6を介して接地すると共
に増巾用トランジスタ7のベースに接続し、このトラン
ジスタ7のエミッタを接地し、コレクタより出力端子8
を導出している。9はそのコレクタに直列に接続された
抵抗器である。
9441号公報)において、第1図に示すようなトラン
ジスタ増巾回路を提案した。即ち入力信号源としての定
電流源1と、n個(本例ではn=2)のPN接合素子2
よりなる直列回路(以下PN接合列と云う)3との直列
回路を有し、PN接合列3の定電流源1とは反対側端子
を基準電位点(本例では接地)に接続し、定電流源1と
PN接合列3との接続点Pをエミッタフォロワ回路4を
構成するトランジスタ5のベースに接続し、このトラン
ジスタ5のエミッタを定電流源6を介して接地すると共
に増巾用トランジスタ7のベースに接続し、このトラン
ジスタ7のエミッタを接地し、コレクタより出力端子8
を導出している。9はそのコレクタに直列に接続された
抵抗器である。
そしてPN接合列3を構成する素子2の数をnとすると
き、エミッタフォロワ回路4はn−1段をもつて構成す
るようにしており、第1図の例にあつては素子2の数n
がn=2であるところから、エミッタフォロワ回路4は
2−1=1即ち1段にて構成している場合を示している
。尚これら素子2はトランジスタのコレクタとベースを
接続して構成している。このような回路は上述したよう
に直結型であり、即ち電流増巾型となる為に周波数特性
が良好てあり、又1C構成であると、素子2を構成する
トランジスタ及びトランジスタ5,7が同時に且つほと
んど同一条件をもつて同一半導体基体上に形成されるこ
とからして互に同一の特性が賦与されることとなり、P
点と接地との間において接続されているPN接合列3と
、トランジスタ5のベ−スーエミッタートランジスタ7
のベ−スーエミッタが形成している直列回路とが互に同
一の特性状態をもつて変化(温度等に関して)すること
となり、従つて上述した両者の温度の変動分が相殺され
、温度ドリフトの小なる回路を得ることができるもので
ある。
き、エミッタフォロワ回路4はn−1段をもつて構成す
るようにしており、第1図の例にあつては素子2の数n
がn=2であるところから、エミッタフォロワ回路4は
2−1=1即ち1段にて構成している場合を示している
。尚これら素子2はトランジスタのコレクタとベースを
接続して構成している。このような回路は上述したよう
に直結型であり、即ち電流増巾型となる為に周波数特性
が良好てあり、又1C構成であると、素子2を構成する
トランジスタ及びトランジスタ5,7が同時に且つほと
んど同一条件をもつて同一半導体基体上に形成されるこ
とからして互に同一の特性が賦与されることとなり、P
点と接地との間において接続されているPN接合列3と
、トランジスタ5のベ−スーエミッタートランジスタ7
のベ−スーエミッタが形成している直列回路とが互に同
一の特性状態をもつて変化(温度等に関して)すること
となり、従つて上述した両者の温度の変動分が相殺され
、温度ドリフトの小なる回路を得ることができるもので
ある。
第1図に示すような回路にあつては上述したような特徴
を有するが、一方この回路は上述した特開昭公報にも記
載されている様に、入力信号電流に対して出力電流がノ
ンリニアに変化する為、通常のリニアな増巾特性を有す
る増巾器としては使用できない欠点がある。
を有するが、一方この回路は上述した特開昭公報にも記
載されている様に、入力信号電流に対して出力電流がノ
ンリニアに変化する為、通常のリニアな増巾特性を有す
る増巾器としては使用できない欠点がある。
即ち定電流回路1及び6に流れる電流を夫々L及び11
とし、増巾用トランジスタ7のコレクタに流れる電流1
。とし、トランジスタ5及び7のHFEがそれぞれ充分
大きいとすると、LとI。との間に旧。=■・・・・(
1)なる関係がある。又第2図はPN接合列3の素子2
をn個使用し、これに合わせてエミッタフォロワ回路4
をn一1段とした場合を示しており、各エミッタフォロ
ワトランジスタ5a,5b・・・・・・5nの定電流源
6a,6b・・・・・6nの電流を夫々11,12・・
・・・・In−1とするとき、上述した電流1。
とし、増巾用トランジスタ7のコレクタに流れる電流1
。とし、トランジスタ5及び7のHFEがそれぞれ充分
大きいとすると、LとI。との間に旧。=■・・・・(
1)なる関係がある。又第2図はPN接合列3の素子2
をn個使用し、これに合わせてエミッタフォロワ回路4
をn一1段とした場合を示しており、各エミッタフォロ
ワトランジスタ5a,5b・・・・・・5nの定電流源
6a,6b・・・・・6nの電流を夫々11,12・・
・・・・In−1とするとき、上述した電流1。
は10−ーー1呉丁一ー・・・・・・(2)となること
も上述−11・12・13・ ・・In−1した特開昭
にて説明されている。
も上述−11・12・13・ ・・In−1した特開昭
にて説明されている。
従つてこれらの回路はそのままではリニアな特性を有す
る増巾器としては使用できない。本発明はこのような増
巾回路に対してリニアな特性を賦与させるように考慮し
たものである。
る増巾器としては使用できない。本発明はこのような増
巾回路に対してリニアな特性を賦与させるように考慮し
たものである。
今(1)式において電流Lと11との間に11=K(但
しKは整数)なる関係をもたせると、上述した(1)式
のIOはIO=VユーD■=KI・となり、増巾用ト
1i1Kランジスタ7のコレクタに流れる
電流1。
しKは整数)なる関係をもたせると、上述した(1)式
のIOはIO=VユーD■=KI・となり、増巾用ト
1i1Kランジスタ7のコレクタに流れる
電流1。
は入力信号電流Lに比例することとなり、リニアな増巾
器が実現できることとなる。この為には第3図に示すよ
うに構成すればよい。
器が実現できることとなる。この為には第3図に示すよ
うに構成すればよい。
この第3図において、第1図との対応部分には、同一符
号を附してその説明を省略する。尚本例ではトランジス
タ10と抵抗器11との直列回路をして定電流源1を構
成している。12は入力信号源、13は直流電源である
。
号を附してその説明を省略する。尚本例ではトランジス
タ10と抵抗器11との直列回路をして定電流源1を構
成している。12は入力信号源、13は直流電源である
。
本発明に於いては、定電流源1とPN接合列3との直列
回路に直列に抵抗値R1を有する抵抗器14とPN接合
素子15との直列回路を接続し、一方抵抗値R2を有す
る抵抗器16−トランジスタ17のエミッターコレクタ
ーPN接合素子18の直列回路を電源13に接続し、第
1図の定電流源6としてトランジスタ19を設け、エミ
ッタフォロワ回路4のトランジスタ5のエミッタを上述
したトランジスタ19のコレクターエミッタを通じて接
地し、このトランジスタ19のベースを上述したトラン
ジスタ17とPN接合素子18との接続点に接続したも
のてある。
回路に直列に抵抗値R1を有する抵抗器14とPN接合
素子15との直列回路を接続し、一方抵抗値R2を有す
る抵抗器16−トランジスタ17のエミッターコレクタ
ーPN接合素子18の直列回路を電源13に接続し、第
1図の定電流源6としてトランジスタ19を設け、エミ
ッタフォロワ回路4のトランジスタ5のエミッタを上述
したトランジスタ19のコレクターエミッタを通じて接
地し、このトランジスタ19のベースを上述したトラン
ジスタ17とPN接合素子18との接続点に接続したも
のてある。
尚両抵抗器14及び16の抵抗値R1及びR2を?=K
(但しKは定数)に選んて置くものとする。上述した構
成によれば、信号源12よりの信号電圧はトランジスタ
10及び抵抗器11により信号電流に変換され、このと
き、トランジスタ10のコレクタには電流Lが流れたと
する。しかるときは抵抗器14及び16の抵抗値がK=
?なる関係からしてトランジスタ17のコレクタを通”
する電流はIi/Kとなり、これに基ずいてトランジス
タ19のコレクタを通する電流11が11=17Kとな
る。即ち(1)式における11をIi/Kとすることが
できることからして、増巾用トランジスタ7のコレクタ
電流1。はI。=KI,となり、即ち本発明の目的とす
るリニアな増巾特性を有する増巾器を得ることができる
特徴を有するものである。これを数式て表わすならば、
PN接合列の素子2の夫々のベ−スーエミッタ間順方向
電圧を■81C1とし、トランジスタ5及び7の夫々の
それを■8E2及びVBE3とすると、2VBE1そV
BE2+■BE3■(3)となる。
(但しKは定数)に選んて置くものとする。上述した構
成によれば、信号源12よりの信号電圧はトランジスタ
10及び抵抗器11により信号電流に変換され、このと
き、トランジスタ10のコレクタには電流Lが流れたと
する。しかるときは抵抗器14及び16の抵抗値がK=
?なる関係からしてトランジスタ17のコレクタを通”
する電流はIi/Kとなり、これに基ずいてトランジス
タ19のコレクタを通する電流11が11=17Kとな
る。即ち(1)式における11をIi/Kとすることが
できることからして、増巾用トランジスタ7のコレクタ
電流1。はI。=KI,となり、即ち本発明の目的とす
るリニアな増巾特性を有する増巾器を得ることができる
特徴を有するものである。これを数式て表わすならば、
PN接合列の素子2の夫々のベ−スーエミッタ間順方向
電圧を■81C1とし、トランジスタ5及び7の夫々の
それを■8E2及びVBE3とすると、2VBE1そV
BE2+■BE3■(3)となる。
故にこの(3)式より2h1+Hln■?+Hln辷・
・・・・(4)が得られる。
・・・・(4)が得られる。
但し、h得であり、qは電荷、kはボルツマン定数、T
は絶対温度、しはPN接合の電流係数である。従つて(
4)式よりI?=1i/K・IO・・・・・・(5)が
得られ、故にI。=KI,となる。以上はエミッタフォ
ロワ回路4が1段(従つてPN接合素子2が2個)の場
合について説明したが、第4図についてエミッタフォロ
ワ回路4がn段(従つてPN接合素子2がn+1個)の
場合について説明するに、第3図との対応部分には同一
符号を附してその説明を省略する。
は絶対温度、しはPN接合の電流係数である。従つて(
4)式よりI?=1i/K・IO・・・・・・(5)が
得られ、故にI。=KI,となる。以上はエミッタフォ
ロワ回路4が1段(従つてPN接合素子2が2個)の場
合について説明したが、第4図についてエミッタフォロ
ワ回路4がn段(従つてPN接合素子2がn+1個)の
場合について説明するに、第3図との対応部分には同一
符号を附してその説明を省略する。
即ち各エミッタフォロワトランジスタ5a,5b・・・
・・・5nのエミッタを夫々トランジスタ19a,19
b・・・・・・19nのコレクターエミッタを通じて接
地し、これら各トランジスタ19a,19b・・・・・
・19nの各ベースを互に接続したものである。このよ
うな構成によれば、第3図において説明したように、ト
ランジスタ19a,19b・・・・・・19nのコレク
ターエミッタを通する電流は上述したようにIi/Kに
なる。
・・・5nのエミッタを夫々トランジスタ19a,19
b・・・・・・19nのコレクターエミッタを通じて接
地し、これら各トランジスタ19a,19b・・・・・
・19nの各ベースを互に接続したものである。このよ
うな構成によれば、第3図において説明したように、ト
ランジスタ19a,19b・・・・・・19nのコレク
ターエミッタを通する電流は上述したようにIi/Kに
なる。
今上述した(5)式に本例を適用すると、この(5)式
は本例ではIi(n−1)=(Ii/K)n−10・・
・・(6)となり、これよりI。はIO=Kn−▼=K
′1・Lとなる。よつてこの場合もリニアな増巾特性を
得ることができる。上述した回路は電流増巾の為に周波
特性が良く、出力段で電流を電圧に変換する回路のみそ
の特性を考慮すればよい。
は本例ではIi(n−1)=(Ii/K)n−10・・
・・(6)となり、これよりI。はIO=Kn−▼=K
′1・Lとなる。よつてこの場合もリニアな増巾特性を
得ることができる。上述した回路は電流増巾の為に周波
特性が良く、出力段で電流を電圧に変換する回路のみそ
の特性を考慮すればよい。
この為には例えば第5図・に示すように増巾用トランジ
スタ7のコレクターエミッタに対し、直列となるように
トランジスタ20のコレクターエミッタを接続し、その
コレクタより出力端子8を導出し、ベースにバイアス電
源21を接続したいわゆるカスコード接続を使用すれば
よい。第6図は本発明の更に他の実施例を示すもので、
第3図との対応部分には同一符号を附してその説明を省
略する。
スタ7のコレクターエミッタに対し、直列となるように
トランジスタ20のコレクターエミッタを接続し、その
コレクタより出力端子8を導出し、ベースにバイアス電
源21を接続したいわゆるカスコード接続を使用すれば
よい。第6図は本発明の更に他の実施例を示すもので、
第3図との対応部分には同一符号を附してその説明を省
略する。
本例に於ては出力用トランジスタ7に対して直列にPN
接合素子22を挿入したもので、PN接合列3のPN接
合素子2の数をnフ+1としたとき、エミッタフォロワ
トランジスタ5、出力用トランジスタ7及びこれに直列
に接続されたPN接合素子22の全てを合計した数がn
+1となるように選ぶものである。よつて例えばPN接
合素子22の数が1であれば、PN接合列3・のPN接
合素子2の数は3となる。この第6図に示す回路におい
てはトランジスタ19のコレクタには第3図において説
明したと同様に、Ii/Kの電流が流れることとなる。
接合素子22を挿入したもので、PN接合列3のPN接
合素子2の数をnフ+1としたとき、エミッタフォロワ
トランジスタ5、出力用トランジスタ7及びこれに直列
に接続されたPN接合素子22の全てを合計した数がn
+1となるように選ぶものである。よつて例えばPN接
合素子22の数が1であれば、PN接合列3・のPN接
合素子2の数は3となる。この第6図に示す回路におい
てはトランジスタ19のコレクタには第3図において説
明したと同様に、Ii/Kの電流が流れることとなる。
従つて本例を上述した(5)式に適用すると、1.n″
゛=ν・Igとなり、これよりIg=KIPが得られ、
従つてI。=NVKIiとなる。これはいわゆる演算増
巾器を構成する。上述した本発明によるときは、第1図
及び第2図に示す従来のノンリニア特性を有する増巾回
路に於て、これをリニアな特性を有する増巾器として使
用することが可能となり、冒頭に述べた周波数特性が良
好な所よりして増巾器として極めて好適なものが得られ
る特徴を有する。
゛=ν・Igとなり、これよりIg=KIPが得られ、
従つてI。=NVKIiとなる。これはいわゆる演算増
巾器を構成する。上述した本発明によるときは、第1図
及び第2図に示す従来のノンリニア特性を有する増巾回
路に於て、これをリニアな特性を有する増巾器として使
用することが可能となり、冒頭に述べた周波数特性が良
好な所よりして増巾器として極めて好適なものが得られ
る特徴を有する。
又増巾器全体としては電流増巾型であるから、電源電圧
の低い状態で動作させることができる特徴を有する。
の低い状態で動作させることができる特徴を有する。
第1図及び第2図は夫々従来のトランジスタ増巾回路の
実施例を示す接続図、第3図及び第4図は夫々本発明に
よるトランジスタ増巾回路の実施例を示す接続図、第5
図は出力段の一例を示す接続図、第6図は更に本発明に
よる増巾回路の実施例を示す接続図である。 3はPN接合列、4はエミッタフォロワ回路、1及び6
は夫々定電流源、7は増巾用トランジスタてある。
実施例を示す接続図、第3図及び第4図は夫々本発明に
よるトランジスタ増巾回路の実施例を示す接続図、第5
図は出力段の一例を示す接続図、第6図は更に本発明に
よる増巾回路の実施例を示す接続図である。 3はPN接合列、4はエミッタフォロワ回路、1及び6
は夫々定電流源、7は増巾用トランジスタてある。
Claims (1)
- 【特許請求の範囲】 1 a ベースに入力信号源が接続された入力トランジ
スタb 増巾用トランジスタ c 上記増巾用トランジスタのベース・エミッタ間のP
N接合特性とほぼ等しい特性を有するトランジスタとこ
のトランジスタのエミッタと基準電位点との間に接続さ
れた電流源用トランジスタとから成り、上記入力トラン
ジスタのエミッタと上記増巾用トランジスタのベースと
の間に接続されたn−1段(但しnは2若しくは2以上
の正の整数)のエミッタフォロワ回路d 上記入力トラ
ンジスタのエミッタと上記基準電位点との間に接続され
たn個のPN接合列e 直流電源と上記入力トランジス
タのコレクタとの間に直列接続された第1の抵抗器と第
1のPN接合素子f ベースが上記入力トランジスタの
コレクタに接続され、エミッタが第2の抵抗器を介して
上記直流電源に接続され、コレクタが上記電流源用トラ
ンジスタのベースに接続されたトランジスタg 上記電
流源用トランジスタのベースと上記基準電位点との間に
接続された第2のPN接合素子を具備し、上記増巾用ト
ランジスタのコレクタから出力信号を取出すと共に、上
記第1の抵抗器の値R_1と上記第2の抵抗器の値R_
2との関係をR_2/R_1=K(Kは定数)と選定し
上記出力信号が上記入力信号源からの入力信号に対して
、直線性を有するようにしたことを特徴とするトランジ
スタ増巾回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52015963A JPS6046849B2 (ja) | 1977-02-16 | 1977-02-16 | トランジスタ増巾回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52015963A JPS6046849B2 (ja) | 1977-02-16 | 1977-02-16 | トランジスタ増巾回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS53101250A JPS53101250A (en) | 1978-09-04 |
JPS6046849B2 true JPS6046849B2 (ja) | 1985-10-18 |
Family
ID=11903368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52015963A Expired JPS6046849B2 (ja) | 1977-02-16 | 1977-02-16 | トランジスタ増巾回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6046849B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021039854A1 (ja) | 2019-08-26 | 2021-03-04 | TAK-Circulator株式会社 | 皮膚常在微生物採取用粘着テープ、被験者の身体状態を評価する方法、被験者に情報を提示する方法及び身体状態を改善又は予防する物質をスクリーニングする方法、並びに、皮膚代謝物採取用粘着テープ |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5590110A (en) * | 1978-12-27 | 1980-07-08 | Pioneer Electronic Corp | Amplifier |
US4553044A (en) * | 1983-05-11 | 1985-11-12 | National Semiconductor Corporation | Integrated circuit output driver stage |
-
1977
- 1977-02-16 JP JP52015963A patent/JPS6046849B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021039854A1 (ja) | 2019-08-26 | 2021-03-04 | TAK-Circulator株式会社 | 皮膚常在微生物採取用粘着テープ、被験者の身体状態を評価する方法、被験者に情報を提示する方法及び身体状態を改善又は予防する物質をスクリーニングする方法、並びに、皮膚代謝物採取用粘着テープ |
Also Published As
Publication number | Publication date |
---|---|
JPS53101250A (en) | 1978-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4616281B2 (ja) | 低オフセット・バンドギャップ電圧基準 | |
US6583667B1 (en) | High frequency CMOS differential amplifiers with fully compensated linear-in-dB variable gain characteristic | |
US5677646A (en) | Differential pair amplifier with improved linearity in low-voltage applications | |
US20020163379A1 (en) | CMOS reference voltage circuit | |
US4935690A (en) | CMOS compatible bandgap voltage reference | |
JP2749925B2 (ja) | Ic温度センサ | |
JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
US5081378A (en) | Logarithmic amplifier | |
JPH0152783B2 (ja) | ||
JP2869664B2 (ja) | 電流増幅器 | |
KR890004771B1 (ko) | 차동 증폭기 | |
JPS6046849B2 (ja) | トランジスタ増巾回路 | |
US4237426A (en) | Transistor amplifier | |
JPS6154286B2 (ja) | ||
JPH065493B2 (ja) | 定電流供給回路 | |
JP3643389B2 (ja) | 定電圧回路 | |
US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
GB2217541A (en) | Amplifiers | |
US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
US4529946A (en) | Differential amplifier circuit | |
JP3414320B2 (ja) | 基準電圧回路 | |
JPH0425724B2 (ja) | ||
JP3058998B2 (ja) | 半導体集積回路装置 | |
JP3507530B2 (ja) | 対数変換回路 | |
US4356455A (en) | Amplifier |