JPH1168472A - 増幅回路 - Google Patents

Abstract

(57)【要約】 【課題】 電源電圧を高く設定することなく低電圧で広
帯域かつ低ノイズの増幅作用を行う増幅回路を提供する
ことを目的とする。 【解決手段】 増幅回路は、電流源回路１１１、電流帰
還オペアンプ１１３、帰還抵抗（Ｒｆｂ）１１２、基準
電源１１４などから構成される。増幅回路のゲインを決
めているのは、電圧電流変換回路１０２の変換ゲインｇ
ｍと抵抗Ｒｆｂであり、抵抗Ｒｆｂには直流電流が流れ
ない回路構成になっているので、電源電圧と独立にその
大きさを決めることができる。したがって、電源電圧を
高くすることなく、低雑音の増幅回路を実現することが
可能である。また、電圧電流変換回路１０２の電流出力
ポートに、電流帰還オペアンプ１１３の反転入力端子が
接続されており、接続点のインピーダンスが低くなって
いるので、初段の入力から見たミラー容量が小さく周波
数特性に優れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は広帯域かつ低雑音の
増幅作用を行う増幅回路に関する。

【０００２】

【従来の技術】図６は従来の広帯域増幅回路の基本的構
成を示す原理図である。図において、１０１ａは入力端
子、１０２ａは電圧電流変換回路、１０６ａは出力端子
である。１０３ａはベース接地のトランジスタであり、
電圧電流変換回路１０２ａとの組合せはカスコード接続
として知られている。

【０００３】この増幅回路では、入力電圧は電圧電流変
換回路１０２ａで電流に変換された後、ベース接地トラ
ンジスタ１０３ａで電流増幅され、負荷抵抗器１０４ａ
で電圧に変換される。

【０００４】ここで、入力電圧をＶｉｎ，出力電圧をＶ
ｏｕｔ，電圧電流変換回路１０２ａの変換ゲインをｇ
ｍ，トランジスタ１０３ａのエミッタ電流をＩｅ，コレ
クタ電流をＩｃ，負荷抵抗器１０４ａの抵抗値をＲｌｏ
ａｄとすると、数式（１）、（２）、（３）に示す関係
が得られる。

【０００５】 Ｉｅ＝ｇｍ・Ｖｉｎ ………（１） Ｉｃ＝Ｉｅ ………（２） Ｖｏｕｔ＝Ｉｃ・Ｒｌｏａｄ ………（３） その結果、数式（４）が成り立つ。

【０００６】 Ｖｏｕｔ／Ｖｉｎ＝ｇｍ・Ｒｌｏａｄ ………（４） このとき、ベース接地トランジスタ１０３ａのエミッタ
電圧で電圧電流変換回路１０２ａの出力が決定されるの
で、入力端子１０１ａから見てミラー効果による入力容
量の増加はなく、インピーダンスの高い入力信号に対し
ても広帯域な増幅作用を行うことができる。

【０００７】

【発明が解決しようとする課題】しかしながら、このよ
うな広帯域増幅回路においてさらに低雑音であることが
要望されている。一般に、低雑音の増幅回路を実現する
ためには、初段増幅器のゲインを大きくすることが必要
である。これは増幅回路の構成要素のうち、入力に近い
構成要素だけがノイズ特性に寄与する状態を実現したい
ためである。初段増幅器のゲインが大きいと、後段では
信号レベルが大きくなり、後段の増幅回路のノイズを相
対的に小さくすることができる。

【０００８】図６において、ゲインを大きくして増幅回
路の低雑音を実現するには、電圧電流変換回路１０２ａ
の変換ゲインを大きくし、かつ負荷抵抗器１０４ａを大
きくしなければならない。そして、負荷抵抗器１０４ａ
を大きくするためには電源電圧をある程度以上高く設定
しなければならないが、電源電圧が高くなると消費電力
が多くなるので、望ましいことではない。

【０００９】そこで、本発明は、電源電圧を高く設定す
ることなく低電圧で広帯域かつ低ノイズの増幅作用を行
う増幅回路を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１に記載の増幅回路は、電圧電流変
換回路と、電流源回路と、電流帰還演算増幅回路とを備
え、前記電圧電流変換回路の電流出力端子と前記電流源
回路の電流出力端子とが接続されており、前記電流帰還
演算増幅回路の出力端子と反転入力端子とが帰還抵抗を
介して接続されており、前記電圧電流変換回路の出力電
流と前記電流源回路の出力電流との差電流が、前記電流
帰還演算増幅回路の反転入力と前記帰還抵抗との接続点
に入力するように構成されたことを特徴とする。

【００１１】請求項２に記載の増幅回路では、請求項１
に係る増幅回路において前記電圧電流変換回路は、エミ
ッタ接地のトランジスタ回路であることを特徴とする。

【００１２】請求項３に記載の増幅回路では、請求項１
に係る増幅回路において前記電圧電流変換回路は、ソー
ス接地の電解効果トランジスタ回路であることを特徴と
する。

【００１３】請求項４に記載の増幅回路は、第１および
第２の電圧電流変換回路からなる差動増幅回路と、電流
源回路と、電流帰還演算増幅回路とを備え、前記第２の
電圧電流変換回路の電流出力端子と前記電流源回路の電
流出力端子とが接続されており、前記電流帰還演算増幅
回路の出力端子と反転入力端子とが帰還抵抗を介して接
続されており、前記第２の電圧電流変換回路の出力電流
と前記電流源回路の出力電流との差電流が、前記電流帰
還演算増幅回路の反転入力と前記帰還抵抗との接続点に
入力するように構成されたことを特徴とする。

【００１４】請求項５に記載の増幅回路では、請求項４
に係る増幅回路において前記第１および第２の電圧電流
変換回路からなる差動増幅回路は、エミッタ結合された
トランジスタ回路であることを特徴とする。

【００１５】請求項６に記載の増幅回路では、請求項４
に記載の増幅回路において前記第１および第２の電圧電
流変換回路からなる差動増幅回路は、ソース結合された
電解効果トランジスタ回路であることを特徴とする。

【００１６】請求項７に記載の増幅回路では、請求項４
に係る増幅回路において前記第２の電圧電流変換回路に
接続された電流源回路がカレントミラー回路の出力回路
であり、該カレントミラー回路の入力回路が前記第１の
電圧電流変換回路の電流出力端子に接続されていること
を特徴とする。

【００１７】請求項８に記載の増幅回路は、第１および
第２の電圧電流変換回路からなる差動増幅回路と、電流
帰還演算増幅回路とを備え、前記第１の電圧電流変換回
路の電流出力端子に第１のトランジスタのコレクタとベ
ースとが接続され、前記第２の電圧電流変換回路の電流
出力端子に第２のトランジスタのコレクタが接続され、
前記第１および第２のトランジスタのベースが互いに接
続されており、前記電流帰還演算増幅回路の出力端子と
反転入力端子とが帰還抵抗を介して接続されており、前
記第２の電圧電流変換回路の出力電流と前記第２のトラ
ンジスタのコレクタ電流との差電流が、前記電流帰還演
算増幅回路の反転入力と前記帰還抵抗との接続点に入力
するように構成されたことを特徴とする。

【００１８】請求項９に記載の増幅回路は、請求項８記
載に係る増幅回路において比較回路を有し、該比較回路
は前記電流帰還演算増幅回路の出力電圧と基準電圧との
差を出力し、該出力が前記第１および第２のトランジス
タのベース接続点に入力するように構成されたことを特
徴とする。

【００１９】

【発明の実施の形態】本発明の増幅回路の実施の形態に
ついて説明する。

【００２０】［第１の実施の形態］図１は第１の実施形
態における増幅回路の基本的構成を示す原理図である。
図において、１１１は電流源回路、１１３は電流帰還オ
ペアンプ、１１２は帰還抵抗Ｒｆｂ、１１４は基準電源
である。

【００２１】電流帰還オペアンプ１１３は通常のオペア
ンプと同じく反転入力、非反転入力および出力の３つの
端子を有する。非反転入力端子は高入力インピーダンス
でゲイン１のアンプに接続され、そのアンプ出力は反転
入力端子に接続されている。

【００２２】したがって、通常のオペアンプと異なり、
反転入力端子の入力インピーダンスが非常に低くなって
いる。一方、出力端子には反転入力端子からの出力電流
を増幅した値が電圧として出力される。

【００２３】ここで、入力電圧をＶｉｎ，出力電圧をＶ
ｏｕｔ，電流帰還オペアンプ１１３の反転入力端子の電
圧をＶ１，電流帰還オペアンプ１１３の非反転入力端子
の電圧をＶｒｅｆとし、電圧電流変換回路１０２の出力
電流をＩ１、電流源回路１１１の出力電流をＩ２、Ｉ１
とＩ２の差電流をＩ３、電流帰還オペアンプ１１３の反
転入力端子からの出力電流をＩｉｎｖ，帰還抵抗Ｒｆｂ
を通って帰還する電流をＩ４とする。

【００２４】この増幅回路では直流バイアスがバランス
良く設定されており、数式（５）、（６）、（７）の関
係が成り立つとする。

【００２５】Ｉ１＝Ｉ２ ………（５） Ｉ３＝Ｉ４ ………（６） Ｖｏｕｔ＝Ｖｒｅｆ ………（７） この増幅回路の交流成分に関しては、数式（８）、
（９）、（１０）の関係が成り立つ。

【００２６】 Ｉ３＝ｇｍ・Ｖｉｎ ………（８） Ｉｉｎｖ＝Ｉ３−Ｉ４ ………（９） Ｉ４＝（Ｖｏｕｔ−Ｖ１）／Ｒｆｂ ………（１０） ここで、ｇｍは電圧電流変換回路１０２の変換ゲインで
ある。

【００２７】また、電流帰還オペアンプの特性から数式
（１１）、（１２）に示す関係式が成り立つ。

【００２８】Ｖｏｕｔ＝Ｉｉｎｖ・Ｚ ………（１１） Ｖ１＝０ ………（１２） ここで、Ｚは電流帰還オペアンプのオープンループゲイ
ンである。

【００２９】図１の増幅回路のトータルの電圧ゲイン
は、数式（１３）に示す通りである。

【００３０】 Ｖｏｕｔ／Ｖｉｎ＝ｇｍ・１／（１／Ｚ＋１／Ｒｆｂ） ………（１３） 電流帰還オペアンプのオープンループゲインが十分に大
きい場合（Ｚ＞＞Ｒｆｂ）、数式（１３）は数式（１
４）に示す関係式となり、前述した数式（４）と同じ形
になる。

【００３１】 Ｖｏｕｔ／Ｖｉｎ＝ｇｍ・Ｒｆｂ ………（１４） 数式（１４）に示す通り、増幅回路のゲインを決めてい
るのは、電圧電流変換回路１０２の変換ゲインｇｍと抵
抗Ｒｆｂである。したがって、低ノイズを実現するため
には、抵抗Ｒｆｂの値を大きくして回路のゲインを大き
くするアプローチが考えられる。

【００３２】ここで、抵抗Ｒｆｂは直流電流が流れない
回路構成になっているので、電源電圧と独立にその大き
さを決めることができる。これにより、電源電圧を高く
することなく、低雑音の増幅回路を実現することが可能
である。

【００３３】また、この増幅回路では、電圧電流変換回
路１０２の電流出力ポートに、電流帰還オペアンプ１１
３の反転入力端子が接続されており、接続点のインピー
ダンスが実際に低くなっている。このことは初段の電圧
電流変換回路の増幅段において、入力から見たミラー容
量が小さく、周波数特性が本質的に良いことを示す。

【００３４】このように、第１の実施形態の増幅回路は
低電圧で広帯域かつ低雑音の増幅作用を行うことが可能
である。

【００３５】尚、電圧電流変換回路は、エミッタ接地の
トランジスタ回路、ソース接地の電解効果トランジスタ
回路で構成することが可能である。

【００３６】［第２の実施の形態］図２は第２の実施形
態における増幅回路の基本的構成を示す原理図である。
前記第１の実施形態と同一の構成要素については同一の
番号を付してその説明を省略する。

【００３７】この増幅回路では、入力段が差動増幅回路
で構成されている。前記第１の実施形態では定電流源１
１１が設けられていたが、第２の実施形態の増幅回路で
はカレントミラー回路１１１ｍになっており、差動アン
プの電流変化の和を次段の電流帰還オペアンプ１１３に
送る構成になっている。

【００３８】ここで、１１５は差動増幅回路の動作電流
を規定する定電流源である。この増幅回路では前記第１
の実施形態と同じく全体のゲインを抵抗Ｒｆｂで設定す
ることができる。したがって、広帯域でかつ低い電源電
圧と低ノイズを両立させることが可能である。

【００３９】図３は第２の実施形態における増幅回路の
構成を具体的に示す回路図である。入力における２個の
ＮＰＮトランジスタＱ１、Ｑ２でエミッタ結合の差動ア
ンプが構成されている。この差動アンプの電圧電流変換
ゲインはＮＰＮトランジスタＱ１、Ｑ２のコレクタ電流
に依存するが、コレクタ電流は電流源ＣＳ１で電源電圧
に対して独立に設定可能である。

【００４０】Ｑ３はカレントミラー回路の入力トランジ
スタ、Ｑ４は出力トランジスタである。ＮＰＮトランジ
スタＱ２の電流出力と出力トランジスタＱ４の電流出力
との差電流が、次段の電流帰還オペアンプに送られる。

【００４１】電流帰還オペアンプはトランジスタＱ５、
Ｑ６、Ｑ７、Ｑ８で簡単に構成されている。電流帰還オ
ペアンプでは、トランジスタＱ５のエミッタが反転入力
であり、トランジスタＱ５のベースが非反転入力であ
り、トランジスタＱ８のエミッタが出力である。帰還抵
抗はＲ１であり、原理的にこの抵抗には直流電流が流れ
ないように構成することができ、抵抗値は直流バイアス
の制約なく決定できる。

【００４２】このように、第２の実施形態においても低
電圧で広帯域かつ低雑音の増幅作用を行う増幅回路を実
現することが可能である。

【００４３】尚、差動増幅回路はエミッタ結合されたト
ランジスタ回路、ソース結合された電解効果トランジス
タ回路で構成することが可能である。

【００４４】［第３の実施の形態］図４は第３の実施形
態における増幅回路の基本的構成を示す原理図である。
前記第１および第２の実施形態と同一の構成要素は同一
の番号を付してその説明を省略する。

【００４５】この増幅回路は入力段がエミッタ結合のＰ
ＮＰトランジスタ２個による差動入力を構成している。
また、前記第２の実施形態と同様にカレントミラー回路
１１ｍになっており、差動アンプの電流差を次段の電流
帰還オペアンプ１１３に送るようになっている。

【００４６】この増幅回路の特徴は、電流帰還オペアン
プの出力からカレントミラー回路のベースへのフィード
バックループにある。このループの目的は入力の差動ア
ンプの個体差による電流帰還オペアンプの出力オフセッ
トを補償することである。

【００４７】電流帰還オペアンプ１１３の出力電圧と目
的とするリファレンス電圧１１６との差を比較回路１１
７で検出する。そして、そのエラー電圧を電圧電流変換
回路１１８で電流に変換してカレントミラー回路１１１
ｍのベースに戻している。

【００４８】図５は第３の実施形態における増幅回路の
構成を具体的に示す回路図である。入力における２個の
ＰＮＰトランジスタＱ１、Ｑ２でエミッタ結合の差動ア
ンプが構成されている。この差動アンプの電圧電流変換
ゲインは、ＰＮＰトランジスタＱ１、Ｑ２のコレクタ電
流に依存するが、コレクタ電流は電流源ＣＳ１で電源電
圧と独立に設定可能である。

【００４９】Ｑ３はカレントミラー回路の入力トランジ
スタ、Ｑ４は出力トランジスタである。ＰＮＰトランジ
スタＱ２の電流出力と出力トランジスタＱ４の電流出力
との差電流が、次段の電流帰還オペアンプに送られる。

【００５０】ここで、ＰＮＰトランジスタＱ２、出力ト
ランジスタＱ４の差電流出力と電流帰還オペアンプの反
転入力との間にベース接地のＮＰＮトランジスタＱ９を
配置することにより、ＰＮＰトランジスタＱ２、出力ト
ランジスタＱ４の差電流出力のインピーダンスをさらに
小さくしている。

【００５１】電流帰還オペアンプはトランジスタＱ５、
Ｑ６、Ｑ７、Ｑ８で構成されている。トランジスタＱ５
のエミッタが反転入力であり、トランジスタＱ５のベー
スが非反転入力であり、トランジスタＱ８のエミッタが
出力である。

【００５２】帰還抵抗はＲ１であり、原理的にこの帰還
抵抗には直流電流が流れないように構成することがで
き、抵抗値を直流バイアスの制約なく決定できることは
図３に示した第２の実施形態の場合と同様である。

【００５３】また、トランジスタＱ１０、Ｑ１１は比較
回路を構成している。トランジスタＱ１０のベースに入
力されるリファレンス電圧と、トランジスタＱ１１のベ
ースに入力される電流帰還オペアンプの出力電圧との差
電圧は、トランジスタＱ１０のコレクタから電流で取り
出される。

【００５４】この差電流とコンデンサＣ１とで簡単な積
分フィルタを構成しており、結果は電圧としてトランジ
スタＱ１２のベースに入力される。トランジスタＱ１２
は、エミッタフォロワであり、抵抗Ｒ３を介して電流に
変換され、カレントミラー回路Ｑ３、Ｑ４のベースにフ
ィードバックされる。このフィードバックループによ
り、電流帰還オペアンプの直流電位を、差動アンプの特
性に依らず、安定して得ることが可能となる。

【００５５】このように、第３の実施形態の増幅回路に
おいても低電圧で広帯域かつ低雑音の増幅作用を行うこ
とができる。

【００５６】

【発明の効果】本発明の請求項１に記載の増幅回路によ
れば、増幅回路のゲインを決めているのは、電圧電流変
換回路の変換ゲインと帰還抵抗であり、低ノイズを実現
するためには、帰還抵抗の値を大きくして回路のゲイン
を大きくする必要があるが、帰還抵抗は直流電流が流れ
ない回路構成になっているので、電源電圧と独立にその
大きさを決めることができる。これにより、電源電圧を
高くすることなく、低雑音の増幅回路を実現することが
可能である。このように、増幅回路は電源電圧を高く設
定することなく、低電圧で広帯域かつ低ノイズの増幅作
用を行うことができる。

【００５７】請求項２に記載の増幅回路によれば、前記
電圧電流変換回路は、エミッタ接地のトランジスタ回路
であるので、簡単な構成で電圧電流変換を行うことがで
きる。

【００５８】請求項３に記載の増幅回路によれば、前記
電圧電流変換回路は、ソース接地の電解効果トランジス
タ回路であるので、入力インピーダンスが高くかつ簡単
な構成で電圧電流変換を行うことができる。

【００５９】請求項４に記載の増幅回路によれば、増幅
回路のゲインを決定する帰還抵抗に直流電流が流れない
ように構成することができ、抵抗値は直流バイアスの制
約なく決定できるので、電源電圧を高くすることなく、
差動増幅による低雑音の増幅作用を行うことが可能であ
る。しかも、入力段を差動アンプとし、その電圧電流変
換ゲインを電源電圧によらなく設定することができる。

【００６０】請求項５に記載の増幅回路によれば、前記
第１および第２の電圧電流変換回路からなる差動増幅回
路は、エミッタ結合されたトランジスタ回路であるの
で、簡単な構成で電圧電流変換を行うことができる。

【００６１】請求項６に記載の増幅回路によれば、前記
第１および第２の電圧電流変換回路からなる差動増幅回
路は、ソース結合された電解効果トランジスタ回路であ
るので、入力インピーダンスが高くかつ簡単な構成で電
圧電流変換を行うことができる。

【００６２】請求項７に記載の増幅回路によれば、前記
第２の電圧電流変換回路に接続された電流源回路がカレ
ントミラー回路の出力回路であり、該カレントミラー回
路の入力回路が前記第１の電圧電流変換回路の電流出力
端子に接続されているので、簡単な構成で電圧電流変換
を行うことが可能である。

【００６３】請求項８に記載の増幅回路によれば、入力
段をエミッタ結合のＰＮＰトランジスタ２個による差動
入力で構成することができ、カレントミラー回路による
差動入力の電流差を次段の電流帰還演算増幅器に送るこ
とにより低雑音かつ広帯域の増幅作用を行うことができ
る。

【００６４】請求項９に記載の増幅回路によれば、比較
回路を有し、該比較回路は、前記電流帰還演算増幅回路
の出力電圧と基準電圧との差を出力し、該出力が前記第
１および第２のトランジスタのベース接続点に入力する
ように構成されたので、差動アンプの個体差による電流
帰還オペアンプの出力オフセットを補償し、電流帰還オ
ペアンプの直流電位を、差動アンプの特性に依らず安定
して得ることが可能となる。

【図面の簡単な説明】

【図１】第１の実施形態における増幅回路の基本的構成
を示す原理図である。

【図２】第２の実施形態における増幅回路の基本的構成
を示す原理図である。

【図３】第２の実施形態における増幅回路の構成を具体
的に示す回路図である。

【図４】第３の実施形態における増幅回路の基本的構成
を示す原理図である。

【図５】第３の実施形態における増幅回路の構成を具体
的に示す回路図である。

【図６】従来の広帯域増幅回路の基本的構成を示す原理
図である。

【符号の説明】

１０２、１１８ 電圧電流変換回路 １１１ 電流源回路 １１１ｍ カレントミラー回路 １１２ 帰還抵抗 １１３ 電流帰還オペアンプ １１７ 比較回路

Claims (9)

【特許請求の範囲】
1. 【請求項１】 電圧電流変換回路と、電流源回路と、電
   流帰還演算増幅回路とを備え、 前記電圧電流変換回路の電流出力端子と前記電流源回路
   の電流出力端子とが接続されており、 前記電流帰還演算増幅回路の出力端子と反転入力端子と
   が帰還抵抗を介して接続されており、 前記電圧電流変換回路の出力電流と前記電流源回路の出
   力電流との差電流が、前記電流帰還演算増幅回路の反転
   入力と前記帰還抵抗との接続点に入力するように構成さ
   れたことを特徴とする増幅回路。
2. 【請求項２】 前記電圧電流変換回路は、エミッタ接地
   のトランジスタ回路であることを特徴とする請求項１記
   載の増幅回路。
3. 【請求項３】 前記電圧電流変換回路は、ソース接地の
   電解効果トランジスタ回路であることを特徴とする請求
   項１記載の増幅回路。
4. 【請求項４】 第１および第２の電圧電流変換回路から
   なる差動増幅回路と、電流源回路と、電流帰還演算増幅
   回路とを備え、 前記第２の電圧電流変換回路の電流出力端子と前記電流
   源回路の電流出力端子とが接続されており、 前記電流帰還演算増幅回路の出力端子と反転入力端子と
   が帰還抵抗を介して接続されており、 前記第２の電圧電流変換回路の出力電流と前記電流源回
   路の出力電流との差電流が、前記電流帰還演算増幅回路
   の反転入力と前記帰還抵抗との接続点に入力するように
   構成されたことを特徴とする増幅回路。
5. 【請求項５】 前記第１および第２の電圧電流変換回路
   からなる差動増幅回路は、エミッタ結合されたトランジ
   スタ回路であることを特徴とする請求項４記載の増幅回
   路。
6. 【請求項６】 前記第１および第２の電圧電流変換回路
   からなる差動増幅回路は、ソース結合された電解効果ト
   ランジスタ回路であることを特徴とする請求項４記載の
   増幅回路。
7. 【請求項７】 前記第２の電圧電流変換回路に接続され
   た電流源回路がカレントミラー回路の出力回路であり、
   該カレントミラー回路の入力回路が前記第１の電圧電流
   変換回路の電流出力端子に接続されていることを特徴と
   する請求項４記載の増幅回路。
8. 【請求項８】 第１および第２の電圧電流変換回路から
   なる差動増幅回路と、電流帰還演算増幅回路とを備え、 前記第１の電圧電流変換回路の電流出力端子に第１のト
   ランジスタのコレクタとベースとが接続され、 前記第２の電圧電流変換回路の電流出力端子に第２のト
   ランジスタのコレクタが接続され、 前記第１および第２のトランジスタのベースが互いに接
   続されており、 前記電流帰還演算増幅回路の出力端子と反転入力端子と
   が帰還抵抗を介して接続されており、 前記第２の電圧電流変換回路の出力電流と前記第２のト
   ランジスタのコレクタ電流との差電流が、前記電流帰還
   演算増幅回路の反転入力と前記帰還抵抗との接続点に入
   力するように構成されたことを特徴とする増幅回路。
9. 【請求項９】 比較回路を有し、 該比較回路は前記電流帰還演算増幅回路の出力電圧と基
   準電圧との差を出力し、 該出力が前記第１および第２のトランジスタのベース接
   続点に入力するように構成されたことを特徴とする請求
   項８記載の増幅回路。