KR102227318B1 - 전력 증폭기 개 루프 전류 클램프 - Google Patents

전력 증폭기 개 루프 전류 클램프 Download PDF

Info

Publication number
KR102227318B1
KR102227318B1 KR1020167002678A KR20167002678A KR102227318B1 KR 102227318 B1 KR102227318 B1 KR 102227318B1 KR 1020167002678 A KR1020167002678 A KR 1020167002678A KR 20167002678 A KR20167002678 A KR 20167002678A KR 102227318 B1 KR102227318 B1 KR 102227318B1
Authority
KR
South Korea
Prior art keywords
current
transistor
limiting
coupled
open loop
Prior art date
Application number
KR1020167002678A
Other languages
English (en)
Other versions
KR20160039198A (ko
Inventor
폴 레이몬드 안드리스
데이비드 스티븐 리플리
매튜 리 바노웨츠
카일 제임스 밀러
Original Assignee
스카이워크스 솔루션즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈, 인코포레이티드 filed Critical 스카이워크스 솔루션즈, 인코포레이티드
Publication of KR20160039198A publication Critical patent/KR20160039198A/ko
Application granted granted Critical
Publication of KR102227318B1 publication Critical patent/KR102227318B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/426—Indexing scheme relating to amplifiers the amplifier comprising circuitry for protection against overload
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/441—Protection of an amplifier being implemented by clamping means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/462—Indexing scheme relating to amplifiers the current being sensed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers

Abstract

다양한 구현들이 개 루프 전류 제한 전력 증폭기들 및 그와 유사한 것을 제공하는 회로들, 디바이스들 및/또는 방법들을 포함한다. 몇몇 구현들에서, 개 루프 전류 클램프는 제어 값을 제공하는 트림 모듈 및 각각의 입력 단자 및 출력 단자를 갖는 제한 소스를 포함한다. 입력 단자는 트림 모듈에 결합되어 제어 값을 수신한다. 출력 단자는 제1 트랜지스터의 제어 단자와 결합되어 제한 소스에 의해 제어 값에 응답하여 생성되는 제한용 전기 레벨을 제공한다. 제한용 전기 레벨은 제1 트랜지스터에 대한 제1 동작 모드를 실질적으로 설정하여 제1 트랜지스터의 전류 인출이 제1 동작 모드 및 제한용 전기 레벨에 의해 실질적으로 결정되도록 함으로써 제1 트랜지스터의 출력 단자에서의 전압이 전류 인출에 대해 감소된 영향을 주게 한다.

Description

전력 증폭기 개 루프 전류 클램프{POWER AMPLIFIER OPEN LOOP CURRENT CLAMP}
본 출원은 2013년 7월 31일에 출원된 미국 임시 특허 출원 번호 제61/860,548호의 이익을 주장하는데, 이 출원의 내용은 본 명세서에 참조에 의해 통합된다.
본 개시는 전자 회로들과 관련되고, 특히 전력 증폭기에 의한 전류 인출(current draw)를 제어하도록 구성되는 시스템들, 방법들 및 디바이스들과 관련된다.
전력 증폭기들이 어느 한 디바이스에 의해 또 다른 디바이스에 전송되는 정보 담지 신호(information-bearing signal)의 전송 전력 레벨을 설정하기 위해 다양한 통신 네트워크들에서 널리 사용된다. 예를 들어, 전력 증폭기들은 광 통신 네트워크들에서 펄스 레이저(pulsed laser)들에 의해 방출되는 펄스 에너지를 설정하는데 사용된다. 전력 증폭기들은 또한, 안테나를 통해 전송되는 무선 신호의 전력 레벨을 설정하기 위해 무선 반송파 네트워크 디바이스들 - 예를 들어, 기지국들, 리피터들, 및 모바일 클라이언트 디바이스들(예를 들어, 모바일 전화기들, 스마트폰들, 태블릿 컴퓨터들, 기타 등등) - 의 무선 주파수(RF) 프런트 엔드(front end) 컴포넌트들에서 사용된다. 전력 증폭기들은 또한 서버들, 컴퓨터들, 랩톱들, 및 복사기와 프린터와 같은 주변기기들의 유선 및 무선 연결 모두를 지원하기 위해 집과 사무실의 근거리 통신망에서 사용된다.
배터리에 의존하는 모바일 디바이스에서, 전력 증폭기의 동작을 관리하는 것은, 전력 증폭기의 효율이 종종 RF 프론트 엔드의 전체 효율성 및 다음으로 모바일 디바이스의 배터리 수명에 중요 요인이기 때문에 관심 대상이 된다. 또한, 부분적으로는 전력 증폭기가 RF 프론트 엔드의 다른 컴포넌트들과 비교하여 높은 전력 레벨들에서 동작하기 때문에, 전력 증폭기는, 그 자신이 과잉 전류를 인출해 내고 및/또는 전압 스파이크를 야기하는 것(둘 모두는 파괴적 수준들에 도달할 수 있음)으로부터 방지되지 않을 때 디바이스 장애를 일으킬 수 있다.
효율적 동작을 위한 동작 조건들을 설정하기 위해, 전력 증폭기의 선호되는 전류 인출은, 부분적으로, 전력 증폭기를 안테나(또는 다른 전송 부하)에 임피던스 정합시킴으로써 초기에 설정될 수 있어서, 전력 증폭기가 바이어스 회로에 의해 설정되는 설계된 정지 범위(quiescent range) 내에서 동작하도록 된다. 그러나, 전력 증폭기가 안테나에 임피던스 정합되었다 하더라도, 전력 증폭기는 예기치 않은 안테나 부하 상태들에 지배될 때 과잉 전류를 인출해 내고 및/또는 전압 스파이크를 야기할 수 있다. 결과적으로, 배터리 수명은 감소되고, 과잉 전류 및/또는 전압 스파이크가 파괴적 수준들에 도달할 때 디바이스 장애가 일어날 수 있다.
통상의 기술자들이 본 개시를 이해할 수 있게 하기 위해, 그 중 몇몇이 첨부 도면들에 도시되는 몇몇 예시적 구현들의 양태들을 참조하여 더 상세한 설명이 이루어질 것이다.
도 1은 몇몇 구현들에 따른 전력 증폭기 동작 제어 구성의 구성도이다.
도 2는 몇몇 구현들에 따라 전력 증폭기의 동작을 제어하기 위해 제공되는 폐 루프 전류 클램프 회로의 구성도이다.
도 3은 몇몇 구현들에 따라 전력 증폭기의 동작을 제어하기 위해 제공되는 폐 루프 전류 클램프 회로의 구성도이다.
도 4는 몇몇 구현들에 따라 전력 증폭기의 동작을 제어하기 위해 제공되는 개 루프 전류 클램프 회로의 구성도이다.
도 5는 도 4의 개 루프 전류 클램프 회로에 포함되는 전류 트림 회로의 구성도이다.
도 6은 몇몇 구현들에 따라 전력 증폭기에 의해 인출되는 전류를 클램핑하는 방법의 구현의 흐름도이다.
도 7은 도 4의 개 루프 전류 클램프 회로의 구현에 의해 부여되는 전류 제한들 하에서의 전력 증폭기 최종 단 베타 대 부하 각도를 보여주는 성능 다이어그램이다.
도 8은 도 4의 개 루프 전류 클램프 회로의 구현에 의해 부여되는 전류 제한들 하에서의 전력 증폭기 최종 단 베타 대 온도를 보여주는 성능 다이어그램이다.
도 9는 도 4의 개 루프 전류 클램프 회로의 구현에 의해 부여되는 전류 제한들 하에서의 전력 증폭기 최종 단 컬렉터 전류 대 부하 각도를 보여주는 성능 다이어그램이다.
도 10a-10c는 도 4의 개 루프 전류 클램프 회로의 상이한 집적 회로 구현들의 구성도들이다.
도 11은 도 4의 개 루프 전류 클램프 회로를 포함하는 모듈의 구현의 구성도이다.
도 12는 도 4의 개 루프 전류 클램프 회로를 포함하는 무선 디바이스의 구현의 구성도이다.
일반적 관례에 따라, 도면들에 도시되는 다양한 특징들은 축척에 맞추어 그려지지 않을 수 있는데, 이는 다양한 특징들의 치수들이 명료화를 위해 임의로 확대 또는 축소될 수 있기 때문이다. 더욱이, 도면들은 본 명세서에 의해 인정되는 주어진 시스템, 방법, 또는 장치의 모든 양태들 및/또는 변형들을 묘사하지 않을 수 있다. 마지막으로, 도면들 전반에 걸쳐서 동일한 참조 번호들은 동일한 특징들을 나타내는데 사용된다.
첨부된 청구항들의 범위 내의 회로들, 방법들, 및 디바이스들의 다양한 구현들 각각은 여러 양태들을 가지며, 이들 중 어느 단일 양태도 본 명세서에서 설명되는 속성들을 단독으로 책임지지 않는다. 첨부된 청구항들의 범위를 제한함이 없이, 몇몇 두드러진 특징들이 설명된다. 본 개시를 고찰한 후에, 특히 "상세한 설명"이라는 제목이 붙은 부문을 고찰한 후에, 다양한 구현들의 양태들이 어떻게 전력 증폭기들을 위한 개 루프 전류 제한을 가능하게 하는지를 이해할 것이다.
몇몇 구현들은 제1 트랜지스터의 전류 인출을 한정하기 위한 개 루프 전류 클램프를 포함한다. 몇몇 구현들에서, 개 루프 전류 클램프는 제어 값을 제공하기 위한 트림 모듈(trim module) 및 각각의 입력 단자 및 출력 단자를 갖는 제한 소스(limiting source)를 포함한다. 입력 단자는 제어 값을 수신하기 위해 트림 모듈에 결합된다. 출력 단자는 제한 소스에 의해 제어 값에 응답하여 생성되는 제한용 전기 레벨(limiting electrical level)을 제공하기 위해 제1 트랜지스터의 제어 단자에 결합된다. 제한용 전기 레벨은 실질적으로 제1 트랜지스터에 대한 제1 동작 모드를 설정하여 제1 트랜지스터의 전류 인출이 제1 동작 모드 및 제한용 전기 레벨에 의해 실질적으로 결정되게 함으로써, 제1 트랜지스터의 출력 단자에서의 전압이 전류 인출에 대해 감소된 영향을 주게 한다.
몇몇 구현들은 개 루프 전류 클램핑된 제1 트랜지스터를 갖는 전력 증폭기를 포함한다. 몇몇 구현들에서, 개 루프 전류 클램프는 제어 값을 제공하기 위한 트림 모듈 및 각각의 입력 단자 및 출력 단자를 갖는 제한 소스를 포함한다. 입력 단자는 제어 값을 수신하기 위해 트림 모듈에 결합된다. 출력 단자는 제한 소스에 의해 제어 값에 응답하여 생성되는 제한용 전기 레벨을 제공하기 위해 제1 트랜지스터의 제어 단자에 결합된다. 제한용 전기 레벨은 실질적으로 제1 트랜지스터에 대한 제1 동작 모드를 설정하여 제1 트랜지스터의 전류 인출이 실질적으로 제1 동작 모드 및 제한용 전기 레벨에 의해 실질적으로 결정되게 함으로써, 제1 트랜지스터의 출력 단자에서의 전압이 전류 인출에 대해 감소된 영향을 주게 한다.
몇몇 구현들은 전력 증폭기 모듈을 포함한다. 몇몇 구현들에서, 전력 증폭기 모듈은 복수의 컴포넌트를 수용하도록 구성되는 패키징 기판; 패키징 기판 상에 포함되는 다이에 제공되는 전력 증폭기 회로 - 전력 증폭기는 제어 단자 및 출력 단자를 갖는 제1 트랜지스터를 포함함 -; 제어 값을 제공하기 위한 트림 모듈; 각각의 입력 단자 및 출력 단자를 갖는 제한 소스 - 입력 단자는 제어 값을 수신하기 위해 트림 모듈과 결합되고, 출력 단자는 제한 소스에 의해 제어 값에 응답하여 생성되는 제한용 전기 레벨을 제공하기 위해 제1 트랜지스터의 제어 단자에 결합되고, 제한용 전기 레벨은 실질적으로 제1 트랜지스터에 대한 제1 동작 모드를 설정하여 제1 트랜지스터의 전류 인출이 실질적으로 제1 동작 모드 및 제한용 전기 레벨에 의해 결정되게 함으로써, 제1 트랜지스터의 출력 단자에서의 전압이 전류 인출에 대해 감소된 영향을 주게 함 - 를 포함한다.
몇몇 구현들은 무선 주파수(RF) 디바이스를 포함한다. 몇몇 구현들에서, RF 디바이스는 RF 신호들을 처리하도록 구성되는 송수신기; 증폭된 RF 신호의 전송을 용이하게 하도록 구성되는, 송수신기와 통신 상태에 있는 안테나; 및 송수신기에 접속되고 또한 증폭된 RF 신호를 발생하도록 구성되는 전력 증폭기 모듈을 포함한다. 몇몇 구현들에서, 전력 증폭기 모듈은 제1 트랜지스터, 제어 값을 제공하기 위한 트림 모듈, 및 각각의 입력 단자 및 출력 단자를 갖는 제한 소스 - 입력 단자는 제어 값을 수신하기 위해 트림 모듈과 결합되고, 출력 단자는 제한 소스에 의해 제어 값에 응답하여 생성되는 제한용 전기 레벨을 제공하기 위해 제1 트랜지스터의 제어 단자에 결합되고, 제한용 전기 레벨은 실질적으로 제1 트랜지스터에 대한 제1 동작 모드를 설정하여 제1 트랜지스터의 전류 인출이 실질적으로 제1 동작 모드 및 제한용 전기 레벨에 의해 결정되게 함으로써, 제1 트랜지스터의 출력 단자에서의 전압이 전류 인출에 대해 감소된 영향을 주게 함 - 를 포함한다.
몇몇 구현들은 제1 트랜지스터의 전류를 클램핑하는 방법을 포함한다. 몇몇 구현들에서, 방법은 온도와 제조 공정 편차들 중 적어도 하나를 보상하기 위해 트림 모듈을 이용하여 제어 값을 생성하는 단계; 제어 값을 이용하여 제한용 전기 레벨을 발생하는 단계; 및 제한용 전기 레벨을 제1 트랜지스터의 제어 단자에 인가하는 단계를 포함한다.
수많은 상세 사항들이 첨부 도면들에 도해되는 예시적 구현들의 철저한 이해를 제공하기 위해 본 명세서에 기술된다. 그러나, 본 발명은 특정 상세 사항들 중 많은 것이 없이도 실시될 수 있다. 본 명세서에서 설명되는 구현들의 더 관계가 있는 양태들을 불필요하게 가리지 않기 위해 공지 방법들, 컴포넌트들, 및 회로들은 상세히 설명되지 않았다.
앞서 주목한 바와 같이, 효율적 동작을 위한 동작 조건들을 설정하기 위해, 전력 증폭기의 선호되는 전류 인출은 부분적으로는 전력 증폭기를 안테나(또는 다른 전송 부하)에 임피던스 정합시킴으로써 초기에 설정될 수 있어서, 전력 증폭기가 바이어스 회로에 의해 설정되는 설계된 정지 범위 내에서 동작하도록 한다. 통상의 기술자는 임피던스 정합이 효율적 전력 전송을 획득하기 위해 신호를 송신하는 회로의 출력 임피던스와 신호를 수신하는 회로의 입력 임피던스를 정합시키는 것을 지칭한다는 것을 알 것이다. 전력 증폭기 및 전송 부하(예를 들어, 안테나)가 임피던스 정합될 때, 효율적 전력 전송이 획득될 수 있고, 전송 부하로부터의 반사파의 발생이 억제될 수 있다. 임피던스 정합은 또한 전력 증폭기와 전송 부하 사이의 선호되는 전압 정재파비(voltage standing wave ratio)(VSWR)를 설정한다. 통상의 기술자는 본 개시로부터 VSWR이 전압 정재파의 최대값 대 전압 정재파의 최소값의 비로서 간략히 기술될 수 있다는 것을 알 것이다. 더욱이, 통상의 기술자는 전력 증폭기와 전송 부하 사이의 전송 경로상의 전압 정재파가 전력 증폭기에 의해 방출되는 전송 신호와 전송 부하로부터 전력 증폭기에의 반사 신호의 조합이라는 것을 알 것이다.
임피던스 정합은, 임피던스들이 주파수들, 부하 각도(load angle)들, 온도들, 환경 조건들 및 임피던스 정합된 컴포넌트들의 물리적 속성들의 특정 범위에 걸쳐서 정합되며 종종 고정된다. 그러나, 동작 동안 다양한 요인들 중 하나 이상이 동작 환경(온도, 습도, 기타 등등)에서의 변화들, 노후화로 인한 열화, 및/또는 물리적 손상과 같은 것으로 인해 변할 수 있고, 이는 다음으로 전송 부하의 실효 입력 임피던스를 일시적으로 또는 영구적으로 변화시킨다. 전송 부하의 실효 임피던스에 대한 변화들은 전송 부하와 전력 증폭기 사이의 임피던스 부정합을 야기한다. 다음 차례로, 반사 전압 파가 발생되고, 전력 증폭기와 전송 부하 사이의 VSWR은 설계된 범위로부터 시프팅한다. VSWR가 설계된 범위로부터 벗어나도록 옮겨질 때 전력 증폭기는 설계된 정지 범위를 벗어나서 동작하고, 과잉 전류를 인출해 내고, 및/또는 전압 스파이크를 야기할 수 있다. VSWR 변화의 크기에 좌우되어, 전력 증폭기는 과잉 전류를 인출해 내고 및/또는 전압 스파이크를 야기할 수 있는데, 이는 전력 증폭기 또는 전력 증폭기 근처에 자리 잡은 컴포넌트들에 파괴적이 될 수 있다.
다시 말하면, 전력 증폭기가 안테나에 임피던스 정합되었다 하더라도, 전력 증폭기는 예기치 않은 안테나 부하 상태들에 지배될 때 과잉 전류를 인출해 내고 및/또는 전압 스파이크를 야기할 수 있다. 결과적으로, 배터리 수명은 감소되고, 과잉 전류 및/또는 전압 스파이크가 파괴적 수준들에 도달할 때 디바이스 장애가 일어날 수 있다.
도 1은, 예를 들어 몇몇 구현들에 따른 예시적 전력 증폭기(PA) 동작 구성(100)의 구성도이다. 관련 특징들이 예시되어 있지만, 통상의 기술자는 본 개시로부터 간결성을 위해 및 본 명세서에 개시되는 예시적 구현들의 더 관련성 있는 양태들을 가리지 않기 위해 다양한 다른 특징들이 예시되지 않았음을 이해할 것이다. 이 목적을 위해, 비제한적인 예로서, PA 동작 구성(100)이 PA(102), PA 제어 모듈(104), 정합 회로(108) 및 안테나(110)를 포함한다. PA 제어 모듈(104)은 적어도 하나의 제어 신호를 PA(102)에 제공하기 위해 제어 라인(106)을 통하여 PA(102)에 결합된다. PA(102)는 커플링 커패시터(103)(C)를 통해 RF 입력 신호(RFin)를 수신하고 또한 정합 회로(108)를 통해 증폭된 RF 출력 신호(RFout)를 안테나(110)에 제공하도록 결합된다. PA(102)는 전압 공급원(voltage supply)(105)으로부터 DC 동작 전류를 인출해 낸다.
몇몇 구현들에서, 커패시터(103)는, 예를 들어, RF 신호들의 전송을 허용하는 한편, PA(102)의 입력 노드로부터 바라지 않는 DC 전류들 및/또는 전압들을 차단하는 단일 커패시터로서 구현된다. 몇몇 구현들에서, 커패시터(103)는 다성분 용량성 회로망으로서 구현된다. 대안적으로, 도 1이 커패시터(103)를 보여주기는 하지만, 본 개시의 하나 이상의 특징들은 그런 것과 유사하게 자리 잡은 커패시턴스가 없는 시스템 또는 디바이스에서 또한 구현될 수 있다. 유사하게, 몇몇 구현들에서, RF 초크 인덕터(choke inductor)(도시 생략)가 전압 공급원(105)과 PA(102) 사이에 직렬로 배치되어 전압 공급원(105)과 PA(102) 사이의 RF 에너지 전송을 방지할 수 있다.
효율적 동작 범위들을 위한 동작 조건들을 유지하기 위해서, PA(102)의 선호되는 전류 인출은 부분적으로는 PA(102)를 안테나(110)에 임피던스 정합시킴으로서 초기에 유지될 수 있다. 다시 말하면, 정합 회로(108)는, PA(102)가 설계된 전류 범위 내에서 동작하도록 PA(102)를 안테나(110)에 임피던스 정합시킨다. 통상의 기술자는 본 개시로부터 정합 회로가 일반적으로 용량성 및 유도성 컴포넌트들, 및/또는 전송 선로들, 기타 등등의 조합을 포함한다는 것을 알 것이다. 몇몇 구현들에서, PA(102)는, 소 신호 증폭기에 의해 행해지는 것처럼, 부하에 공액 정합되지(conjugately matched) 않는다. 대 신호 PA에 대해, 출력 정합은 전압과 전류 편위(current and voltage excursion)들을 개선하기 위해 선호된 부하선을 PA 컬렉터에 제시하고, 그러므로 결과적 전력이 부하에 전달된다. PA(102) 및 안테나(110)가 임피던스 정합될 때, 안테나(110)로부터의 반사파의 발생이 억제되는데, 이것은 효율성을 촉진시킨다.
임피던스 정합 회로(108)는 또한 PA(102)와 안테나(110) 사이의 선호되는 전압 정재파비(VSWR)를 설정한다. 몇몇 구현들에서, 선호되는 정재파가 비 존재하는 것은 아니지만, 미미한 수준들로 감소된다. 몇몇 구현들에서, 선호되는 정재파는 최소 대 최대 전압 비가 톨러런스(tolerance) 레벨 내의 어떤 것에 가까울 때 발생한다. 통상의 기술자는 본 개시로부터 VSWR이 일반적으로 전압 정재파의 최대값 대 전압 정재파의 최소값의 비로서 기술된다는 것을 알 것이다. 더욱이, 통상의 기술자는 PA(102)와 안테나(110) 사이의 전송 경로상의 전압 정재파가 PA(102)에 의해 방출되는 전송 신호와 안테나(110)로부터의 반사 신호의 조합이라는 것을 알 것이다.
임피던스 정합은, 정합 회로(108)가 주파수들, 부하 각도들, 온도들, 환경 조건들 및 임피던스 정합된 컴포넌트들의 다양한 물리적 속성들의 특정 범위에 걸쳐서 임피던스들을 정합하며 종종 고정된다. 그러나, 동작 동안 상기 언급한 요인들 중 하나 이상이 변할 수 있고, 이는 다음으로 컴포넌트들 간의 임피던스 부정합을 일시적으로 또는 영구적으로 야기한다. 그러한 변화들은, 예를 들어, 동작 환경(온도, 습도, 기타 등등)에서의 변화들, 노후화로 인한 열화, 및/또는 안테나(110)에 대한 물리적 손상을 포함하고, 이는 안테나(110)의 실효 입력 임피던스, Zin을 변화시킨다. 안테나(110)의 실효 입력 임피던스, Zin 에 대한 변화들은 안테나(110)와 PA(102) 사이의 임피던스 부정합을 야기한다. 다음 차례로, 반사 전압 파가 발생되고, PA(102)와 안테나(110) 사이의 VSWR은 설계된 범위로부터 시프팅한다. VSWR가 설계된 범위로부터 벗어나도록 옮겨질 때, PA(102)는 설계된 정지 범위를 벗어나서 동작하고, 과잉 전류를 인출해 내고, 및/또는 전압 스파이크를 야기할 수 있다. VSWR 변화의 크기에 좌우되어, 과잉 전류 및/또는 전압 스파이크는 PA(102) 및/또는 PA(102) 근처에 자리 잡은 RF 프론트 엔드 컴포넌트들에 파괴적이 될 수 있다.
다시 말하면, 전력 증폭기가 안테나에 초기에 임피던스 정합되었다 하더라도, 전력 증폭기는 임피던스 정합에 영향을 주는 예기치 않은 안테나 부하 상태들에 지배될 때 과잉 전류를 인출해 내고 및/또는 전압 스파이크를 야기할 수 있다. 결과적으로, 배터리 수명은 감소되고, 과잉 전류 및/또는 전압 스파이크가 파괴적 수준들에 도달할 때 디바이스 장애가 일어날 수 있다. 따라서, 도 1에 도시되는 PA 제어 회로(104)와 같은 제어 회로가 전력 증폭기(예를 들어, PA(102))에 의해 인출되는 전류 인출을 제한하는데 사용된다.
본 명세서에서 기술되는 다양한 구현들은 전원으로부터 전력 증폭기에 의해 인출되는 전류 인출을 제한하기 위해 제공되는 시스템들, 방법들, 및/또는 회로 기반 디바이스들을 포함한다. 수많은 상세 사항들이 첨부 도면들에 도해되는 예시적 구현들의 철저한 이해를 제공하기 위해 본 명세서에 기술된다. 그러나, 본 발명은 특정 상세 사항들 중 많은 것이 없이도 실시될 수 있다. 본 명세서에서 설명되는 구현들의 더 관계 있는 양태들을 불필요하게 가리지 않기 위해 공지 방법들, 컴포넌트들, 및 회로들은 상세히 설명되지 않았다.
이 목적을 위해, 도 2는 몇몇 구현들에 따라 전력 증폭기의 동작을 제어하기 위해 제공되는 폐 루프 전류 클램프 회로(200)의 구성도이다. 도 2에 도해되는 폐 루프 전류 클램프 회로(200)는 도 1에 도해된 PA 동작 구성(100)과 유사하고 또한 그로부터 맞춤 변형된다. 각각에 공통적인 요소들은 공통 참조 번호들을 포함하며, 도 1과 도 2 간의 차이들만이 간결함을 위해 본 명세서에 설명된다. 더욱이, 소정의 구체적인 특징들이 도시되지만, 통상의 기술자들은 간결함을 위해 및 본 명세서에서 개시되는 예시적 구현들의 더 관계된 양태들을 가리지 않기 위해 다양한 다른 특징들이 예시되지 않았다는 것을 본 개시로부터 알 것이다.
특정적으로, 폐 루프 전류 클램프 회로(200)는 PA(100)와의 폐 피드백 루프로 배열되는 전류 클램프(204)를 포함한다. 전류 클램프(204)는 전류 감지 회로(204a) 및 보상 회로(204b)를 포함한다. 전류 감지 회로(204a)는 전압 공급원(105)으로부터 PA(102)에 의해 인출되는 전류를 감지하도록 결합된다. 바이폴라 접합형 트랜지스터들(bipolar junction transistors)(BJT들)을 이용하는 몇몇 구현들에서, PA(102)에 의한 전류 인출은 PA(102)에 포함되는 개개의 BJT의 컬렉터 전류와 이미터 전류 중 적어도 하나로서 종종 지칭된다. 전류 감지 회로(204a)는 감지된 전류의 표시를 제공하기 위해 보상 회로(204b)에 또한 결합된다. 예를 들어, 몇몇 구현들에서, 감지된 전류의 표시는 전압 또는 전류와 같이 감지된 전류에 비례하는 전기적 신호이다.
보상 회로(204b)는 제어 라인(106)상의 제어 신호를 PA(102)에 제공한다. 제어 신호는 PA(102)로 하여금 전압 공급원(105)으로부터의 전류 인출을 조절하도록 야기한다. 몇몇 구현들에서, 제어 신호는 새로운 바이어스 전류 및 전압 중 적어도 하나이다. 덧붙여 및/또는 대안적으로, 몇몇 구현들에서, 제어 신호는 PA(102)와 연관되는 전력 제어 회로(도 12를 참조)에 의해 만들어지는 바이어스 전류 및 전압 중 적어도 하나에 대한 변화의 표현이다.
도 3은 몇몇 구현들에 따라 전력 증폭기의 동작을 제어하기 위해 제공되는 폐 루프 전류 클램프 회로(300)의 구성도이다. 도 3에 도해되는 폐 루프 전류 클램프 회로(300)는 도 2에 도해된 폐 루프 전류 클램프 회로(200)와 유사하고 또한 그로부터 맞춤 변형된다. 각각에 공통적인 요소들은 공통 참조 번호들을 포함하며, 도 2와 도 3 간의 차이들만이 간결함을 위해 본 명세서에 설명된다. 더욱이, 소정의 구체적인 특징들이 도시되지만, 통상의 기술자들은 간결함을 위해 및 본 명세서에서 개시되는 예시적 구현들의 더 관계된 양태들을 가리지 않기 위해 다양한 다른 특징들이 예시되지 않았다는 것을 본 개시로부터 알 것이다.
특정적으로, 폐 루프 전류 클램프 회로(300)는 전압 공급원(105)과 전력 증폭기(302)의 최종 단 사이의 바이어스 초크 인덕터(314)(L CC)와 직렬을 이루는 본드 와이어(bond wire)(311)를 포함한다. 몇몇 구현들에서, 본드 와이어(311)는 둘 이상의 병렬 본드 와이어들을 포함한다. 근사로서, 본드 와이어(311)는 도 3에서 인덕터(311a)(L BW)와 기생 저항기(311b)(R PAR)로서 도시된 기생 유도성 및 저항성 컴포넌트들을 가진 것으로 모델링된다. 덧붙여 및/또는 대안적으로, 몇몇 구현들에서, 하나 이상의 표면 실장 저항기들(도시 생략)이 초크 인덕터(314)와 전압 공급원(105) 사이에 직렬로 결합된다.
폐 루프 전류 클램프 회로(300)는 또한 전류 클램프(304)를 포함한다. 전류 클램프(304)는 전압 공급원(105)과 접지 사이에 직렬로 접속되는 기준 저항기(310)(R REF)와 기준 전류원(307)(I REF)을 포함한다. 전류 클램프(304)는 또한 참조 저항기(310)에 대한 전압 강하, V REF를 본드 와이어(311)에 대한 전압 강하, V SNS와 비교하도록 배열되는 연산 증폭기(op-amp)(304a)를 포함한다. 이 목적을 위해, 연산 증폭기(304a)의 한 입력 단자는 참조 저항기(308)와 참조 전류원(307) 사이의 노드(308)에 결합되고, 연산 증폭기(304a)의 또 다른 입력 단자는 본드 와이어(311)와 초크 인덕터(314) 사이의 노드(306)에 결합된다. 연산 증폭기(304a)의 출력 단자는 바이어스 보상 회로(304b)에 결합되고, 이것은 다음으로 제어 라인(106)을 통해 PA 최종 단(302)에 결합되어 새로운 바이어스 전압 및/또는 전류를 전달하게 된다. 연산 증폭기(304a) 및 바이어스 보상 회로(304b)는 그러므로 PA 최종 단(302)과 폐 루프 적분기를 형성한다.
동작 시에, PA 최종 단(302)에서 의해 인출되는 전류의 표시, I PA는 전류 I PA와 기준 전류 I REF 간의 차이에 비례하는 전압 오차 신호이다. 보다 상세하게는, PA 최종 단(302)에 의한 전류 인출 I PA에 비례하는 DC 전압 V SNS가 본드 와이어(311)(및/또는 저항기들)에 대해 걸리게 된다. 다시 말하면, DC 전압 V SNS가 PA 최종 단(302)에 의한 전류 인출을 조절하기 위한 프록시의 역할을 한다.
전압 V SNS는 연산 증폭기(304a)를 이용하여 기준 저항기(310)에 대한 기준 전압 V REF와 계속적으로 비교되고, 연산 증폭기는 바이어스 보상 회로(304b)에 전압 오차를 발생하고 제공한다. 높은 전류 상태들 하에서, 본드 와이어 전압 V SNS가 기준 전압 V REF를 초과하고 또한 PA 드라이버 컬렉터 전압이 감소되어, PA 최종 단(302)에 대한 RF 구동을 감소시키고 최종 단 컬렉터 전류 I PA를 감소시킨다. 이 처리는 연산 증폭기(304a)에 의해 발생되는 폐 루프 적분기 전압 오차가 0으로 구동될 때까지 계속되는데, 이 시점에서 최종 컬렉터 전류는 적분기 기준 전압 V REF에 의해 결정되는 요망 전류 한계 문턱값과 대략 동일하다.
다시 말하면, PA 최종 단(302)에서 의한 전류 인출은, 폐 루프 적분기가 수용 가능 범위 내로 전류 인출을 감소시키도록 응답하기 전에 선호된 설계 범위로부터 멀어져 벗어나는 것이 초기에 허용된다. 수용 가능 범위 내로 전류를 되돌려 감소시키는데 걸리는 시간은 몇몇 구현들에서 성능 위험들로 이끌 수 있다. 예를 들어, PA 최종 단에 의한 전류 인출이 몇몇 경우들에서 실질적으로 벗어나는 것이 허용되기 때문에, 전류 IPA는 전류가 폐 루프 적분기에 의해 감소되기 전에 잠재적으로 파괴적인 레벨들에 도달할 수 있다. 또한, 이 접근법에 의해, 몇몇 구현들에서, 전력과 주파수에서의 클램프 문턱 편차라는 결과를 낳을 수 있는 바이어스 제어기 RF 정류를 회피하기 위해 두 개의 감지 PCB 트레이스들 및 부가적 RF 디커플링 컴포넌트들의 정밀한 라우팅이 사용된다.
대조적으로, 도 4는 몇몇 구현들에 따라 전력 증폭기의 동작을 제어하기 위해 제공되는 개 루프 전류 클램프 회로(400)의 구성도이다. 간략하게, 개 루프 전류 클램프(400)는 전력 증폭기가 전압 공급원으로부터 과잉 전류를 인출해 내는 능력을 실질적으로 감소시키고 또한 대응 메커니즘이 전류 인출을 제어하기 위한 필요성을 실질적으로 제거하는 사전 클램핑 전류원을 포함한다. 몇몇 구현들에서, 개 루프 전류 클램프는 사전 클램핑 전류원 및 전류 트림 모듈을 포함한다. 사전 클램핑 전류원의 전류 출력은 전류 트림 모듈에 의해 설정되는 프로그램가능 전류 레벨에 제한된다. 이 목적을 위해, 도 4의 개 루프 전류 클램프 회로(400)는 전압 공급원(405), 기준 전류원(403)(I REF), 제한 전류원(404)(I b _clamp, 즉, 사전 클램핑 소스), 트림 모듈(420), 및 예시적 능동 부하로서 PA 최종 단(402)을 포함한다.
PA 최종 단(402)은 제1 트랜지스터(416)(Q1)를 포함한다. 몇몇 구현들에서, 제1 트랜지스터(416)(Q1)는 단일 트랜지스터이다. 덧붙여 및/또는 대안적으로, 몇몇 구현들에서, 제1 트랜지스터(416)(Q1)는 도식적으로 Q1에 의해 표시될 수 있는 트랜지스터들의 어레이를 포함한다. 다양한 구현들에서, Q1는 바이폴라 접합형 트랜지스터(BJT) 및 이종접합 바이폴라 트랜지스터(HBT) 중 하나이다. 단지 예를 들기 위해서 및 일반성 상실 없이, 제1 트랜지스터(416)(Q1)는 이후로 BJT로서 기술될 것이다. RF 초크 인덕터(415)가, 전압 공급원(405)과 제1 트랜지스터(416)(Q1) 사이의 RF 에너지 전송을 방지하기 위해 전압 공급원(405)과 제1 트랜지스터(416)(Q1) 사이에 직렬로 배치된다. DC 차단 커패시터(412)(C2)가, PA 구동 단(도시 생략)으로부터 RF 신호의 전송을 허용하는 동안, 제1 트랜지스터(416)(Q1)의 베이스로부터의 바람직하지 못한 DC 전류들 및/또는 전압들을 차단하기 위해 제1 트랜지스터(416)(Q1)의 베이스에 결합된다.
제1 트랜지스터(416)(Q1)의 정지 DC 바이어싱은 전류 미러, 및 제한 전류원(404)과 전류 트림 모듈(420)의 조합에 의해 제공된다. 전류 미러는 제2 트랜지스터(411)(Q2), 베타 헬퍼(beta helper)(410)(M1) 및 전술한 기준 전류원(403)을 포함한다. 제2 트랜지스터(411)(Q2)의 컬렉터(즉, 입력 단자)는 기준 전류원(403)의 출력에 결합된다. 제2 트랜지스터(411)(Q2)의 베이스는 제1 트랜지스터(416)(Q1)의 베이스에 결합된다. BJT의 베이스는 BJT의 동작을 제어하는데 이용될 수 있다. 따라서, 본 명세서에 사용되는 것처럼, 베이스는 제어 단자로서 지칭된다. 그러므로, 도 4를 계속해서 참조하면, 다시 말하면, 제2 트랜지스터(411)(Q2)의 제어 단자는 제1 트랜지스터(416)(Q1)의 제어 단자에 결합된다. 전류 미러는, 안정성을 제공하기 위해 제2 트랜지스터(411)(Q2)의 입력 단자와 제어 단자 사이에 직렬을 이루는 저항기(413)(R1) 및 커패시터(414)(C1)를 포함한다.
몇몇 구현들에서, 제1 트랜지스터(416)(Q1) 및 제2 트랜지스터(411)(Q2)는 함께 디바이스 면적 비에 의해 특징지어진다. 디바이스 면적 비는 기준 전류원(403)의 출력에 대한 제1 트랜지스터(416)(Q1)에 의한 전류 인출을 부분적으로 결정하는데 사용된다.
베타 헬퍼(410)(M1)는 제1, 제2 및 제3 단자들을 갖는 MESFET 트랜지스터를 포함한다. MESFET 트랜지스터가 보여지기는 하였지만, 몇몇 구현들에서 베타 헬퍼(410)(Mi)는 MOS 또는 JFET 트랜지스터이다. 베타 헬퍼(410)(M1)의 제1 단자(즉, 게이트)는 기준 전류원(403)의 출력에 결합된다. 베타 헬퍼(410)(M1)의 제2 단자(즉, 드레인)는 제한 전류원(404)의 출력에 결합된다. 베타 헬퍼(410)(M1)의 제3 단자(즉, 소스)는 제1 트랜지스터(416)(Q1)의 제어 단자(즉, 베이스)에 결합된다.
동작 시에, 제1 트랜지스터(416)(Q1)의 정지 컬렉터 전류는 수학식 1에 따라 근사될 수 있다:
[수학식 1]
I CQI = A*I REF
여기서, A는 제1 및 제2 트랜지스터들 Q1과 Q2 사이의 디바이스 면적 비(Q2/Q1)이다.
컬렉터 전류, ICQI와 베이스 전류, IBQI는 수학식 2에 의해 근사화될 수 있다:
[수학식 2]
I CQI = β(온도, 공정)*I BQI
여기서 β는 제1 트랜지스터(416)(Q1)의 전류 이득인데, 이것은 온도와 제조 공정 특성들의 함수로서 변한다.
몇몇 구현들에서, 제1 트랜지스터(416)(Q1)의 컬렉터 전류, I CQI는 제한 전류원(404)과 전류 트림 모듈(420)의 조합을 이용하여 제1 트랜지스터(416)(Q1)의 베이스 전류, I BQI를 고정함으로써 클램핑된다. 보다 상세하게는, 전류 트림 모듈(420)은 제어 값을 제한 전류원(404)에 제공한다. 제한 전류원은 다음으로 제어 값을 수신한 것에 응답하여 제한용 전기 레벨, 전류 I b _clamp를 생성한다. 전류 I b _clamp는, 제1 트랜지스터(416)(Q1)의 베이스에 제공될 때, 제1 트랜지스터(416)(Q1)가 능동 모드에 남아 있는 것을 보장하는데, 여기서 BJT들에 대해 컬렉터 전류가 실질적으로 베이스 전류에 의해, 그리고 실질적으로 컬렉터에서의 전압과 관계없이 결정된다. 즉, 제1 트랜지스터(416)(Q1)에 의한 전류 인출은 제1 트랜지스터(416)(Q1)의 출력 단자에서의 전압 변화들에 덜 민감하게 된다. 보다 일반적으로, 제한용 전기 레벨은 실질적으로 제1 트랜지스터에 대한 제1 동작 모드(예를 들어, BJT들에 대한 능동 모드)를 설정하여 제1 트랜지스터의 전류 인출이 실질적으로 제1 동작 모드 및 제한용 전기 레벨에 의해 결정되게 함으로써, 제1 트랜지스터의 출력 단자에서의 전압이 전류 인출에 대해 감소된 영향을 주게 한다.
대조적으로, 제한 전류원(404)과 전류 트림 모듈(420)의 조합이 없으면, 표준 전류 미러(도시 생략)가 출력 트랜지스터의 컬렉터(또는 드레인)에서의 전압 변동들에 더 민감하게 된다. 이에 따라, 출력 트랜지스터에 결합되는 부하(예를 들어, 안테나)는 출력 트랜지스터가 BJT에 대한 능동 모드에서 동작하는 것을 보장하도록 전형적으로 요구된다. 상기에 주목한 것처럼, 임피던스 정합은 초기 동작 조건들을 설정하기 위해 부하의 입력 임피던스에 출력 트랜지스터의 임피던스의 출력을 정합시키는데 사용될 수 있다. 그러나, 또한 상기에 주목된 것처럼, 임피던스 정합은 종종 고정되고, 그러므로 디바이스의 수명에 걸쳐서 바라는 동작 상태들을 단독으로 보장할 수 없다. 출력 트랜지스터의 출력 단자에서의 VSWR에서의 인식 가능한 변화는 출력 트랜지스터의 전류 인출, 및 다음 차례로 전류 미러의 다른 부분들을 바꿀 수 있다.
도 4를 계속해서 참조하면, 온도 및 부품 대 부품 공정 편차를 보상하고 전체적 +/- 5% 전류 클램프 문턱값 편차 사양을 충족하기 위해, 기준 전압이 프로그램가능 저항성 퓨즈들을 이용하여 생산 테스트에서 트리밍된다. 도 5는 도 4에 포함되는 제한 전류원(404)과 전류 트림 모듈(420)의 조합의 구성도이다.
제한 전류원(404)은 조절 가능 전류 미러를 포함한다. 조절 가능 전류 미러는 제1 PMOS 트랜지스터(512)(M3)를 포함한다. 제1 PMOS 트랜지스터(512)(M3)의 소스는 전압 공급원(405)에 결합되고, 드레인은 노드(544)에 결합된다. 조절 가능 전류 미러는 또한 복수의 트랜지스터(511a, 511b, 511c, 및 511d)를 포함한다. 복수의 트랜지스터(511a, 511b, 511c, 511d)의 각각의 소스들은 각각이 전압 공급원(405)에 결합된다. 각각의 드레인들은 각각이 제한 전류 레벨, I BQI 또는 I b _clamp를 공급하기 위해 서로에 및 궁극적으로 도 4 의 제1 트랜지스터(416)(Q1)의 베이스에 결합된다. 트랜지스터(511a)의 게이트는 조절 가능 전류 미러의 베이시스를 제공하기 위해 제1 PMOS 트랜지스터(512)(M3)의 게이트에 결합된다. 트랜지스터(511b)의 게이트는 전류 미러의 기준 전류에서의 2배(2x) 증가를 제공하기 위해 스위치(513a)를 이용하여 제1 PMOS 트랜지스터(512)(M3)의 게이트에 선택적으로 접속 가능하다. 유사하게, 트랜지스터(511c)의 게이트는 전류 미러의 기준 전류에서의 4배(4x) 증가를 제공하기 위해 스위치(513b)를 이용하여 제1 PMOS 트랜지스터(512)(M3)의 게이트에 선택적으로 접속 가능하다. 유사하게, 트랜지스터(511d)의 게이트는 전류 미러의 가준 전류에서의 8배(8x) 증가를 제공하기 위해 스위치(513c)를 이용하여 제1 PMOS 트랜지스터(512)(M3)의 게이트에 선택적으로 접속 가능하다. 동작 시에, 조절 가능 전류 미러는, 스위치들(513a, 513b, 513c)의 동작을 통해 트림 퓨즈들 저항기들이 설정된 후에 제한 전류의 동적 조정을 허용한다.
몇몇 구현들에서, 제한 전류원(404)은 한 쌍의 게이트 결합된 PMOS 트랜지스터들을 포함하는 조절 가능하지 않은 전류원을 포함하는데, 이 트랜지스터들 각각의 각각의 소스 단자는 전압 공급원(405)에 결합되고, 이것의 드레인은 제한 전류 레벨 I BQI 또는 I b _clamp를 공급하기 위해 도 4의 제1 트랜지스터(416)(Q1)의 베이스에 결합된다.
전류 트림 모듈(420)은 전압 기준 소스(520), 조절 가능 부하(540), 및 제어 값 발생기로서 역할하는 연산 증폭기(530)를 포함한다. 조절 가능 부하(540)는 M3의 드레인으로부터의 전류를 싱크하기 위해 결합된다. 연산 증폭기(530)의 출력 단자는 제한 전류 레벨, I BQI를 설정하기 위해 M2와 M3의 게이트들에 결합된다. 다시 말하면, 연산 증폭기(530)의 출력은 제한 전류원(404)에 인가되는 제어 값이다. 몇몇 구현들에서, 제어 값은 기준 전압과 조절 가능 저항성 부하에 대한 전압 강하의 함수이다. 몇몇 구현들에서, 제어 값은 기준 전압과 저항성 부하에 대한 전압 강하 간의 차이의 함수이다.
몇몇 구현들에서, 조절 가능 부하(540)는 공통 노드(544)에 선택적으로 접속 가능한 복수의 병렬 저항기(542a, 542b, 542c, 542d)(즉, Rw1, Rw2, Rw3, Rw4)를 포함한다. 조절 가능 부하는 또한, 조절 가능 저항성 부하(540)의 실효 저항을 변경하기 위해 공통 노드(544)에 각각의 저항기들 중 하나 이상을 선택적으로 접속시키기 위해 결합되는 복수의 스위치(또는 퓨즈들)(543a, 543b, 543c, 543d)(즉, F1, F2, F3, F4)를 포함한다. 이 목적을 위해, 조절 가능 부하(540)는 또한 각각의 제어 신호들을 제공하기 위해 복수의 스위치에 결합되는 제어 버스(541)를 포함한다. 몇몇 구현들에서, 복수의 저항기의 각각은 복수의 저항기 중 적어도 하나의 다른 것과 관련하여 가중값을 갖는다. 몇몇 구현들에서, 조절 가능 저항성 부하(540)는 고정 저항기(513)(R5)와 병렬로 배열된다. 동작 시에, 저항기들은 제한 전류원(404)에 의해 제공되는 전류를 트리밍하기 위해 공통 노드(544)에 선택적으로 결합된다.
도 6은 전력 증폭기에 의해 인출되는 전류를 클램핑시키는 방법 600의 구현의 흐름도이다. 몇몇 구현들에서, 방법 600은 전력 관리 시스템 및/또는 전력 증폭기와 연관되는 제어기에 의해 실행된다. 간략하게, 방법 600은 제1 트랜지스터의 동작 모드를 설정하기 위해 제1 트랜지스터의 제어 단자에 제한용 전기 레벨을 설정하고 인가하는 것을 포함한다. 이 목적을 위해, 블록 6-1에 의해 표현되는 것처럼, 방법 600은 온도와 제조 공정 편차들을 보상하기 위해 제어 값을 생성하는 것을 포함한다. 예를 들어, 블록 6- 1a에 의해 표현되는 것처럼, 그리고 도 5를 추가로 참조하면, 제어 값이 조절 가능 저항성 부하를 이용하여 생성될 수 있다.
블록 6-2에 의해 표현되는 것처럼, 방법 600은 제어 값을 이용하여 제한용 전기 레벨을 발생하는 것을 포함한다. 몇몇 구현들에서, 블록 6-2a에 의해 표현되는 것처럼, 방법은 제한용 전류 레벨을 발생하는 것을 포함한다. 블록 6-3에 의해 표현되는 것처럼, 방법 600은 제한용 전기 레벨을 제1 트랜지스터의 제어 단자에 인가하는 것을 포함한다. 몇몇 구현들에서, 블록 6-3a에 의해 표현되는 것처럼, 방법은 제한용 전류 레벨을 BJT의 베이스에 인가하는 것을 포함한다.
도 7은 도 4의 개 루프 전류 클램프 회로의 구현에 의해 부여되는 전류 제한들 하에서의 PA 최종 단 베타 대 부하 각도를 보여주는 성능 다이어그램이다. 특정하게는, 도 7은 온도, 공급, 및 부하 각도에 걸친 전류 제한 하에서의 PA 최종 단 베타를 보여준다. 높은 전류 부하 각도들에서, 베타는 도 4의 클램프 전류원(404)에 대한 면적 요구를 감소시키는데에 바람직한 높은 공칭값을 유지한다. 이 동작 영역에서의 베타의 온도 특성은 온도에 걸쳐서 균일하고 선형적인데, 이는 온도 보상 회로의 복잡도를 감소시킨다.
도 8은 도 4의 개 루프 전류 클램프 회로의 구현에 의해 부여되는 전류 제한들 하에서의 전력 증폭기 최종 단 베타 대 온도를 보여주는 성능 다이어그램이다. 특별히 관심있는 것으로, 도 8은 음의 온도 기울기를 갖는 것을 보여준다. 몇몇 구현들에서, 베타를 온도 보상하기 위해, I b _clamp가 베타의 온도 계수와 동일한 크기를 가진 양의 온도 계수를 갖도록 선형적으로 그려진다. 공칭 및 낮은 전류 상태들 동안, 최종 단 베이스 전류 수요는 I b _clamp 미만이다. 전류 미러는 I b _clamp 클램프 전류원(404)을 3극관 동작에 들어가도록 강제한다. 베타 헬퍼 트랜지스터(410)(M1) 채널 저항 증가들은 드레인 전압(Vd)이 각각의 공급 전압의 약간 밑으로 증가하도록 야기한다. 또한, 도 9는 상기 설명된 상태들 동안 도 4의 전류 클램프(404)의 성능을 보여준다.
도 10a-10c는 도 4의 개 루프 전류 클램프 회로(420)의 상이한 집적 회로 구현들의 구성도들이다. 일부 예시적 특징들이 도시되기는 하였지만, 통상의 기술자들은 간결함을 위해 및 본 명세서에 개시된 예시적 구현들의 더 관계 있는 양태들을 가리지 않기 위해 다양한 다른 특징들이 예시되지 않았음을 본 개시로부터 알 것이다. 이 목적을 위해, 예를 들어, 도 10a는 몇몇 구현들에서, 전류 클램프 회로(420)의 일부 또는 모든 부분들이 반도체 다이(1000)의 일부일 수 있다는 것을 보여준다. 예를 들기 위해, 전류 클램프 회로(420)는 다이(1000)의 기판(1002)상에 형성될 수 있다. 복수의 접속 패드(1004)가 또한, 전류 클램프 회로(420)의 일부 또는 모든 부분들과 연관되는 기능들을 용이하게 하기 위해 기판(1002)상에 형성될 수 있다.
도 10b는 몇몇 구현들에서, 기판(1002)을 갖는 반도체 다이(1000)가 도 4의 전류원(404)의 일부 또는 모든 부분들 및 전류 클램프 회로(420)의 일부 또는 모든 부분들을 포함할 수 있다는 것을 보여준다. 복수의 접속 패드(1004)가 또한, 도 4의 전류원(404)의 일부 또는 모든 부분들 및 전류 클램프 회로(420)의 일부 또는 모든 부분들과 연관되는 기능들을 용이하게 하기 위해 기판(1002)상에 형성될 수 있다.
도 10c는 몇몇 구현들에서 기판(1002)을 갖는 반도체 다이(1000)가 도 4의 PA 회로(102)의 일부 또는 모든 부분들, 전류원(404)의 일부 또는 모든 부분들 및 전류 클램프 회로(420)의 일부 또는 모든 부분들을 포함할 수 있다는 것을 보여준다. 복수의 접속 패드(1004)가 또한, PA 회로(102), 전류원(404), 및 전류 클램프 회로(420)의 일부 또는 모든 부분들과 연관되는 기능들을 용이하게 하기 위해 기판(1002)상에 형성될 수 있다.
몇몇 구현들에서, 본 명세서에 설명된 하나 이상의 특징들은 하나의 모듈에 포함될 수 있다. 도 11은 도 4의 개 루프 전류 클램프 회로(420)를 포함하는 모듈(1100)의 구현의 구성도이다. 일부 예시적 특징들이 도시되기는 하였지만, 통상의 기술자들은 간결함을 위해 및 본 명세서에 개시된 예시적 구현들의 더 관계 있는 양태들을 가리지 않기 위해 다양한 다른 특징들이 예시되지 않았다는 것을 본 개시로부터 알 것이다. 모듈(1100)은 패키징 기판(1152), 접속 패드들(1156), CMOS(Complementary Metal Oxide Semiconductor) 다이(1000), HBT(Heterojunction Bipolar Transistor) 다이(1110), 정합 회로망(108), 및 하나 이상의 표면 실장 디바이스들(1160)을 포함한다.
CMOS 다이(1000)는 도 4의 전류원(404)의 일부 또는 모든 부분들 및 전류 클램프 회로(420)의 일부 또는 모든 부분들을 포함하는 기판(1002)을 포함한다. 복수의 접속 패드(1004)가 도 4의 전류원(404)의 일부 또는 모든 부분들 및 전류 클램프 회로(420)의 일부 또는 모든 부분들과 연관되는 기능들을 용이하게 하기 위해 기판(1002)상에 형성된다. 유사하게, HBT 다이(1110)는 PA(102)의 일부 또는 모든 부분들 및 PA(102)의 정지 조건들을 설정하도록 제공되는 바이어스 회로의 일부 또는 모든 부분들을 포함하는 기판(1102)을 포함한다. HBT 다이(1110)는 PA(102)의 일부 또는 모든 부분들 및 바이어스 회로(1103)의 일부 또는 모든 부분들과 연관되는 기능들을 용이하게 하기 위해 기판(1102)상에 형성되는 복수의 접속 패드(1004)를 또한 포함한다.
패키징 기판(1152)상의 접속 패드들(1156)은 CMOS 다이(1000) 및 HBT 다이(1100) 각각에의 및 이로부터의 전기적 접속을 용이하게 한다. 예를 들어, 접속 패드들(1156)은 다양한 신호들 및 공급 전류들 및/또는 전압들을 CMOS 다이(1000) 및 HBT 다이(1100)의 각각에 패스하기 위해 와이어본드들(1154)의 사용을 용이하게 한다.
몇몇 구현들에서, 패키징 기판(1152)상에 실장되는 또는 패키징 기판(1152)상에 또는 그 내에 형성되는 컴포넌트들은, 예를 들어, 하나 이상의 표면 실장 디바이스(surface mount device)(SMD)들(예를 들어, 1160) 및 하나 이상의 정합 회로망(예를 들어, 108)들을 더 포함할 수 있다. 몇몇 실시예들에서, 패키징 기판(1152)은 라미네이트 기판을 포함할 수 있다.
몇몇 구현들에서, 모듈(1100)은 또한, 예를 들어, 보호를 제공하고 모듈(1100)의 보다 용이한 취급을 용이하게 하기 위해 하나 이상의 패키징 구조들을 포함할 수 있다. 이런 패키징 구조는 패키징 기판(1152) 위에 걸쳐 형성되고 또한 다양한 회로들 및 컴포넌트들을 그 상에 실질적으로 캡슐화하도록 치수가 정해지는 오버몰드(overmold)를 포함할 수 있다.
모듈(1150)이 와이어본드 기반 전기적 접속들과 관련하여 설명되기는 하였지만, 본 발명의 하나 이상의 특징들은 플립칩 구성들을 포함하여 다른 패키징 구성들에서도 구현될 수 있다는 것을 이해할 것이다.
몇몇 구현들에서, 본 명세서에 설명되는 하나 이상의 특징들을 갖는 디바이스 및/또는 회로는 무선 디바이스와 같은 RF 디바이스에 포함될 수 있다. 이런 디바이스 및/또는 회로는 무선 디바이스에서, 본 명세서에 설명된 모듈러 형태에서, 또는 이들의 몇몇 조합으로 직접 구현될 수 있다. 몇몇 실시예들에서, 그러한 무선 디바이스는, 예를 들어, 셀 방식 전화, 스마트폰, 전화 기능이 있거나 없는 헬드 무선 디바이스, 무선 태블릿, 무선 라우텅, 무선 액세스 포인트, 무선 기지국, 기타 들들을 포함할 수 있다. 즉, 통상의 기술자들은 다양한 구현들에서 전력 증폭기 개루프 전류 클램프가 컴퓨터, 랩톱 컴퓨터, 태블릿 디바이스, 넷북, 인터넷 키오스크, PDA(personal digital assistant), 광학 모뎀, 기지국, 리피터, 무선 라우터, 이동 전화, 스마트폰, 게임 디바이스, 컴퓨터 서버, 또는 임의의 다른 컴퓨팅 디바이스와 같은 다양한 디바이스들 내에 포함될 수 있다는 것을 본 개시로부터 알 것이다. 다양한 구현들에서, 이런 디바이스들은 하나 이상의 프로세서들, 하나 이상의 유형들의 메모리, 디스플레이 및/또는 키보드, 터치 스크린 디스플레이, 마우스, 트랙 패드와 같은 다른 사용자 인터페이스 컴포넌트들, 디지털 카메라 및/또는 기능을 추가하기 위한 임의 수의 보조 디바이스들을 포함한다.
도 12는 도 4의 개 루프 전류 클램프 회로와 같은, 본 명세서에서 기술되는 하나 이상의 특징들을 포함하는 무선 디바이스의 구현의 구성도이다. 일부 예시적 특징들이 도시되기는 하였지만, 통상의 기술자들은 간결함을 위해 및 본 명세서에 개시된 예시적 구현들의 더 관계 있는 양태들을 가리지 않기 위해서 다양한 다른 특징들이 예시되지 않았음을 본 개시로부터 알 것이다.
본 명세서에 설명된 하나 이상의 PA들(1216)은 각각의 바이어스 회로(들)(도시 안 됨)에 의해 바이어싱되고 각각의 보상 회로(들)(도시 안 됨)에 의해 보상된다. 몇몇 구현들에서, PA들(1216)은 정합 회로들(100)을 포함하는 모듈에 패키징된다. PA들(1216)은 송수신기(1214)로부터 각각의 RF 신호들을 수신할 수 있으며, 송수신기는 증폭되고 전송될 RF 신호들을 발생하기 위해 및 수신된 신호를 처리하기 위해 공지된 방식들로 구성되고 작동될 수 있다. 송수신기(1214)는 사용자를 위해 적절한 데이터 및/또는 음성 신호들과 송수신기(1214)을 위해 적절한 RF 신호들 간의 변환을 제공하도록 구성되는 기저대역 서브시스템(1210)과 상호작용하는 것으로 도시된다. 송수신기(1214)는 또한 무선 디바이스(1200)의 동작을 위한 전력을 관리하도록 구성되는 전력 관리 컴포넌트(1206)에 접속되는 것으로 도시된다. 그와 같은 전력 관리는 또한 기저대역 서브시스템(1210), PA들(1216)에 결합되는 전류 클램프(1208)의 동작들, 및 배터리(1209)에의 접근을 제어한다.
기저대역 서브시스템(1210)은 사용자에 제공되고 사용자로부터 수신되는 음성 및/또는 데이터의 다양한 입력 및 출력을 용이하게 하기 위해 사용자 인터페이스(1202)에 접속되는 것으로 도시된다. 기저대역 서브시스템(1210)은 또한 무선 디바이스의 동작을 용이하게 하기 위해 데이터 및/또는 명령들을 저장하기 위해 및/또는 사용자에 대한 정보의 저장을 제공하기 위해 구성되는 메모리(1204)에 접속될 수 있다.
예시적 무선 디바이스(1200)에서, PA들(1216)의 출력들은 각각의 듀플렉서들(1220) 및 대역 선택 스위치(1222)를 통해 안테나(1224)에 정합되고 라우팅되는 것으로 도시된다. 대역 선택 스위치(1222)는, 예를 들어, 동작 대역(예를 들어, 대역 2)의 선택을 허용하기 위한 단극 다투(single-pole-multiple-throw)(예를 들어, SP4T) 스위치를 포함할 수 있다. 몇몇 실시예들에서, 각각의 듀플렉서(1220)는 송신 및 수신 동작들이 공통 안테나(예로서, 1224)를 이용하여 동시에 실행되도록 허용할 수 있다. 도 17에서, 수신된 신호들은, 예를 들어, 저잡음 증폭기(Low Noise Amplifier)(LNA)를 포함할 수 있는 "Rx" 경로들(도시 안됨)에 라우팅되는 것으로 도시된다.
복수의 다른 무선 디바이스 구성이 본 명세서에 설명되는 하나 이상의 특징들을 활용할 수 있다. 예를 들어, 무선 디바이스는 다중 대역 디바이스일 필요는 없다. 또 다른 예에서, 무선 디바이스는 다이버시티 안테나와 같은 추가 안테나들, 및 와이파이, 블루투스 및 GPS와 같은 추가 연결 특징들을 포함할 수 있다.
첨부된 청구항들의 범위 내의 구현들의 다양한 양태들이 전술되었지만, 전술된 구현들의 다양한 특징들이 광범위한 형태로 구체화될 수 있다는 점과 전술된 임의의 특정 구조 및/또는 기능이 단지 예시적이라는 점이 명백하다는 것이 틀림없다. 본 개시에 기초하여, 통상의 기술자는, 본원에 기술된 양태가 임의의 다른 양태들과는 독립적으로 구현될 수 있으며 또한 이들 양태들 중 둘 이상의 양태들이 다양한 방식들로 조합될 수 있다는 점을 알아야 한다. 예를 들어, 본 명세서에 제시된 임의 수의 양태들을 이용하여 장치가 구현되고 및/또는 방법이 실시될 수 있다. 또한, 본 명세서에 제시된 양태들 중 하나 이상의 양태들에 추가하여 또는 이것 이외의 기타 구조 및/또는 기능을 이용하여 그와 같은 장치는 구현될 수 있거나 방법이 실시될 수 있다.
또한, 용어들 "제1", "제2" 등이 다양한 요소들을 기술하기 위해 본 명세서에 사용되기는 하였지만, 이들 요소들이 이들 용어들에만 제한되지 않아야 한다는 점을 이해할 것이다. 이러한 용어들은 하나의 요소를 다른 요소와 구분하기 위해서만 사용된다. 예를 들어, "제1 접촉"의 모든 출현들이 일관성 있게 재명명되고 제2 접촉의 모든 출현들이 일관성있게 재명명되는 한, 설명의 의미를 변경하면서, 제1 접촉을 제2 접촉이라고 할 수 있고, 이와 유사하게 제2 접촉을 제1 접촉이라고 할 수 있다. 제1 접촉 및 제2 접촉은 모두 접촉들이지만, 이들은 동일 접촉은 아니다.
본 명세서에서 사용되는 전문 용어는 단지 특정 실시예들을 기재하기 위한 목적이며, 청구항들을 제한하는 것으로 의도되지 않는다. 실시예들의 설명 및 첨부된 청구항들에서 사용될 때, 단수 형태들("a", "an", "the")은, 맥락이 명확히 달리 지시하지 않는 한, 복수 형태도 포함하는 것을 의도한다. 또한, 본 명세서에서 사용되는 용어 "및/또는"은, 열거된 연관 항목들 중 하나 이상의 항목들의 임의의 및 모든 가능한 조합들을 지칭하고 포괄한다는 것을 이해할 것이다. 본 명세서에서 사용될 때, 용어들 "포함한다" 및/또는 "포함하는"은 진술된 특징들, 정수들, 단계들, 동작들, 요소들, 및/또는 컴포넌트들의 존재를 특정하지만, 하나 이상의 다른 특징들, 정수들, 단계들, 동작들, 요소들, 컴포넌트들, 및/또는 이들의 그룹들을 배제하지 않는다는 것을 추가로 이해할 것이다.
본 명세서에 사용되는 것처럼, 용어 "이라면(if)"은, 진술된 정지 조건(condition precedent)이 맥락에 좌우되어 참일 “경우에” 또는 "그럴 시에" 또는 "그렇게 결정한 것에 응답하여" 또는 "그런 것을 검출한 것에 응답하여”를 의미하는 것으로 해석될 수 있다. 유사하게, 구문 "[진술된 정지 조건이 참]이라고 결정된다면" 또는 "[진술된 정지 조건이 참]이라면" 또는 "[진술된 정지 조건이 참]인 경우"는, 진술된 정지 조건이 맥락에 좌우되어 참인 것을 "결정할 시에" 또는 "결정한 것에 응답하여" 또는 "결정에 따라" 또는 "검출할 시에" 또는 "검출한 것에 응답하여"를 의미하도록 해석될 수 있다.

Claims (20)

  1. 제1 트랜지스터의 전류 인출(current draw)을 한정하기 위한 개 루프 전류 클램프(open loop current clamp)로서:
    기준 전압을 제공하기 위한 전압 출력 단자를 갖는 전압원, 조절 가능 저항성 부하, 및 상기 기준 전압과 상기 조절 가능 저항성 부하에 대한 전압 강하의 함수로서 제어 값을 제공하도록 구성되는 제어 값 발생기를 포함하는 전류 트림 모듈; 및
    각각의 입력 단자 및 출력 단자를 갖는 제한 제1 전류원(limiting first current source) - 상기 입력 단자는 상기 전류 트림 모듈에 결합되어 상기 제어 값을 수신하고, 상기 출력 단자는 상기 제1 트랜지스터의 제1 제어 단자에 결합되어 상기 제어 값에 응답하여 생성되는 제한용 전기 레벨을 제공하여, 상기 제한용 전기 레벨이 상기 제1 트랜지스터에 대한 제1 동작 모드를 실질적으로 설정하여 상기 제1 트랜지스터의 전류 인출이 상기 제1 동작 모드 및 상기 제한용 전기 레벨에 의해 실질적으로 결정되게 함으로써 상기 제1 트랜지스터의 제1 출력 단자에서의 전압이 상기 전류 인출에 대해 감소된 영향을 주게 함 -
    을 포함하는 개 루프 전류 클램프.
  2. 제1항에 있어서, 제2 트랜지스터를 포함하는 전류 미러를 더 포함하고, 상기 제2 트랜지스터는 제2 제어 단자 및 제2 입력 단자를 갖고, 상기 제2 트랜지스터의 상기 제2 제어 단자는 상기 제1 트랜지스터의 상기 제1 제어 단자에 결합되고, 상기 전류 미러는 상기 전류 미러의 입력부를 형성하기 위해 상기 제2 트랜지스터의 상기 제2 입력 단자에 결합되는 제2 전류원을 또한 포함하고, 상기 제2 전류원은 상기 전류 미러의 입력부에 의해 인출되는 공칭 DC 전류를 설정하기 위해 제공되고, 상기 전류 미러의 출력부는 상기 제1 트랜지스터를 포함하는 개 루프 전류 클램프.
  3. 제2항에 있어서, 상기 제2 트랜지스터의 상기 제2 입력 단자와 제2 제어 단자 사이에 직렬을 이룬 저항기 및 커패시터를 더 포함하는 개 루프 전류 클램프.
  4. 제2항에 있어서, 상기 제1 및 제2 트랜지스터들은 상기 제2 트랜지스터에 결합되는 상기 제2 전류원의 출력에 대한 상기 제1 트랜지스터에 의해 인출되는 전류를 부분적으로 결정하는데 사용되는 디바이스 면적 비에 의해 함께 특징지어지는 개 루프 전류 클램프.
  5. 제2항에 있어서, 제1, 제2 및 제3 단자들을 갖는 이득 헬퍼(gain helper)를 더 포함하고, 상기 제1 단자는 상기 제2 전류원의 출력에 결합되고, 상기 제2 단자는 상기 제한 제1 전류원의 출력에 결합되고, 상기 제3 단자는 상기 제1 트랜지스터의 상기 제1 제어 단자에 결합되는 개 루프 전류 클램프.
  6. 제5항에 있어서, 상기 이득 헬퍼는 트랜지스터인 개 루프 전류 클램프.
  7. 제6항에 있어서, 상기 제1 및 제2 트랜지스터들은 바이폴라 접합형 트랜지스터들이고, 상기 이득 헬퍼는 금속 산화물 반도체 트랜지스터이고, 상기 이득은 바이폴라 접합형 트랜지스터의 전류 이득으로서 정의되는 개 루프 전류 클램프.
  8. 제1항에 있어서, 상기 제1 트랜지스터는 바이폴라 접합형 트랜지스터를 포함하고, 상기 제한용 전기 레벨은 상기 바이폴라 접합형 트랜지스터의 베이스에 제공되는 전류인 개 루프 전류 클램프.
  9. 제1항에 있어서, 상기 제어 값은 상기 기준 전압과 상기 저항성 부하에 대한 전압 강하 간의 차이의 함수인 개 루프 전류 클램프.
  10. 제1항에 있어서, 상기 조절 가능 저항성 부하는:
    공통 노드에 선택적으로 접속 가능한 복수의 병렬 저항기들;
    상기 조절 가능 저항성 부하의 실효 저항을 변경하기 위해 상기 공통 노드에 각각의 상기 저항기들 중 하나 이상의 저항기를 선택적으로 접속시키기 위해 결합되는 복수의 스위치; 및
    각각의 제어 신호들을 제공하기 위해 상기 복수의 스위치에 결합되는 제어 버스
    를 포함하는 개 루프 전류 클램프.
  11. 제1항에 있어서, 상기 제1 트랜지스터는 바이폴라 접합형 트랜지스터인 개 루프 전류 클램프.
  12. 제1항에 있어서, 상기 제1 트랜지스터는 이종접합 바이폴라 트랜지스터인 개 루프 전류 클램프.
  13. 제1항에 있어서, 상기 제한 제1 전류원 및 상기 전류 트림 모듈은 상기 제1 트랜지스터를 포함하는 제2 다이와는 별개인 제1 다이 상에 포함되는 개 루프 전류 클램프.
  14. 제1항에 있어서, 상기 제한 제1 전류원 및 상기 전류 트림 모듈은 상기 제1 트랜지스터와 동일한 다이 상에 포함되는 개 루프 전류 클램프.
  15. 제1항에 있어서, 상기 제한 제1 전류원은 조절 가능 전류 미러를 포함하고, 상기 조절 가능 전류 미러는:
    공통 노드에 선택적으로 접속 가능한 복수의 병렬 트랜지스터들;
    상기 조절 가능 전류 미러의 기준 전류를 설정하기 위해 상기 공통 노드에 각각의 상기 트랜지스터들 중 하나 이상을 선택적으로 접속시키기 위해 결합되는 복수의 스위치; 및
    각각의 제어 신호들을 제공하기 위해 상기 복수의 스위치에 결합되는 제어 버스
    를 포함하는 개 루프 전류 클램프.
  16. 전력 증폭기 모듈로서:
    복수의 컴포넌트를 수용하도록 구성되는 패키징 기판;
    상기 패키징 기판 상에 포함되는 다이에 제공되는 전력 증폭기 회로 - 상기 전력 증폭기는 제1 제어 단자 및 제1 출력 단자를 갖는 제1 트랜지스터를 포함함 -;
    기준 전압을 제공하기 위한 전압 출력 단자를 갖는 전압원, 조절 가능 저항성 부하, 및 상기 기준 전압과 상기 조절 가능 저항성 부하에 대한 전압 강하의 함수로서 제어 값을 제공하도록 구성되는 제어 값 발생기를 포함하는 전류 트림 모듈; 및
    각각의 입력 단자 및 출력 단자를 갖는 제한 제1 전류원 - 상기 입력 단자는 상기 전류 트림 모듈에 결합되어 상기 제어 값을 수신하고, 상기 출력 단자는 상기 제1 트랜지스터의 제1 제어 단자에 결합되어 상기 제어 값에 응답하여 생성되는 제한용 전기 레벨을 제공하여, 상기 제한용 전기 레벨이 상기 제1 트랜지스터에 대한 제1 동작 모드를 실질적으로 설정하여 상기 제1 트랜지스터의 전류 인출이 상기 제1 동작 모드 및 상기 제한용 전기 레벨에 의해 실질적으로 결정되게 함으로써 상기 제1 트랜지스터의 제1 출력 단자에서의 전압이 상기 전류 인출에 대해 감소된 영향을 주게 함 -
    을 포함하는 전력 증폭기 모듈.
  17. 제16항에 있어서, 상기 전류 트림 모듈 및 상기 제한 제1 전류원 중 하나의 적어도 일부는 상기 전력 증폭기와 동일한 다이 상에 제공되는 전력 증폭기 모듈.
  18. 제17항에 있어서, 상기 다이는 이종접합 바이폴라 접합형 트랜지스터 다이인 전력 증폭기 모듈.
  19. 무선 주파수 디바이스로서:
    무선 주파수 신호들을 처리하도록 구성되는 송수신기;
    증폭된 무선 주파수 신호의 전송을 용이하게 하도록 구성되는, 상기 송수신기와 통신 상태에 있는 안테나; 및
    상기 송수신기에 접속되고 또한 상기 증폭된 무선 주파수 신호를 발생하도록 구성되는 전력 증폭기 모듈 - 상기 전력 증폭기 모듈은 제1 트랜지스터, 기준 전압을 제공하기 위한 전압 출력 단자를 갖는 전압원, 조절 가능 저항성 부하, 및 상기 기준 전압과 상기 조절 가능 저항성 부하에 대한 전압 강하의 함수로서 제어 값을 제공하도록 구성되는 제어 값 발생기를 포함하는 전류 트림 모듈; 및 각각의 입력 단자 및 출력 단자를 갖는 제한 제1 전류원을 포함하고, 상기 입력 단자는 상기 전류 트림 모듈에 결합되어 상기 제어 값을 수신하고, 상기 출력 단자는 상기 제1 트랜지스터의 제1 제어 단자에 결합되어 상기 제어 값에 응답하여 생성되는 제한용 전기 레벨을 제공하여, 상기 제한용 전기 레벨이 상기 제1 트랜지스터에 대한 제1 동작 모드를 실질적으로 설정하여 상기 제1 트랜지스터의 전류 인출이 상기 제1 동작 모드 및 상기 제한용 전기 레벨에 의해 실질적으로 결정되게 함으로써 상기 제1 트랜지스터의 제1 출력 단자에서의 전압이 상기 전류 인출에 대해 감소된 영향을 주게 함 -
    을 포함하는 무선 주파수 디바이스.
  20. 제19항에 있어서, 상기 조절 가능 저항성 부하는:
    공통 노드에 선택적으로 접속 가능한 복수의 병렬 저항기들;
    상기 조절 가능 저항성 부하의 실효 저항을 변경하기 위해 상기 공통 노드에 각각의 상기 저항기들 중 하나 이상의 저항기를 선택적으로 접속시키기 위해 결합되는 복수의 스위치; 및
    각각의 제어 신호들을 제공하기 위해 상기 복수의 스위치에 결합되는 제어 버스
    를 포함하는 무선 주파수 디바이스.
KR1020167002678A 2013-07-31 2014-07-28 전력 증폭기 개 루프 전류 클램프 KR102227318B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361860548P 2013-07-31 2013-07-31
US61/860,548 2013-07-31
PCT/US2014/048496 WO2015017352A1 (en) 2013-07-31 2014-07-28 Power Amplifier Open Loop Current Clamp

Publications (2)

Publication Number Publication Date
KR20160039198A KR20160039198A (ko) 2016-04-08
KR102227318B1 true KR102227318B1 (ko) 2021-03-11

Family

ID=52428103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167002678A KR102227318B1 (ko) 2013-07-31 2014-07-28 전력 증폭기 개 루프 전류 클램프

Country Status (6)

Country Link
US (1) US9698853B2 (ko)
KR (1) KR102227318B1 (ko)
CN (1) CN105453420B (ko)
HK (1) HK1217576A1 (ko)
TW (1) TWI703814B (ko)
WO (1) WO2015017352A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017019803A1 (en) * 2015-07-28 2017-02-02 Skyworks Solutions, Inc. Power amplification system with programmable load line
US10248612B2 (en) 2015-09-30 2019-04-02 Skyworks Solutions, Inc. Internal serial interface
US10396830B2 (en) 2016-12-13 2019-08-27 Skyworks Solutions, Inc. Front-end systems with multiple loopbacks and a shared back switch
US10211860B2 (en) * 2016-12-13 2019-02-19 Skyworks Solutions, Inc. Apparatus and methods for front-end systems with reactive loopback
JP2018152714A (ja) * 2017-03-13 2018-09-27 株式会社村田製作所 電力増幅モジュール
CN107147366B (zh) * 2017-06-12 2023-08-29 广州慧智微电子股份有限公司 一种射频功率放大器的温度补偿电路
US10972063B2 (en) * 2018-10-17 2021-04-06 Analog Devices Global Unlimited Company Amplifier systems for measuring a wide range of current
WO2020080332A1 (ja) * 2018-10-17 2020-04-23 株式会社村田製作所 電力増幅回路
US11082021B2 (en) 2019-03-06 2021-08-03 Skyworks Solutions, Inc. Advanced gain shaping for envelope tracking power amplifiers
WO2021061851A1 (en) 2019-09-27 2021-04-01 Skyworks Solutions, Inc. Power amplifier bias modulation for low bandwidth envelope tracking
US11461259B2 (en) 2019-10-22 2022-10-04 Skyworks Solutions, Inc. Systems and methods for load detection on serial communication data lines
KR20210080906A (ko) 2019-12-23 2021-07-01 삼성전기주식회사 전력 증폭 모듈
US11940496B2 (en) * 2020-02-24 2024-03-26 Analog Devices, Inc. Output voltage glitch reduction in ate systems
US11398287B2 (en) * 2020-03-24 2022-07-26 Sandisk Technologies Llc Input/output circuit internal loopback
KR20210143013A (ko) 2020-05-19 2021-11-26 삼성전기주식회사 전력 증폭기 바이어스 전류 생성 및 제한 장치
US11482975B2 (en) 2020-06-05 2022-10-25 Skyworks Solutions, Inc. Power amplifiers with adaptive bias for envelope tracking applications
US11855595B2 (en) 2020-06-05 2023-12-26 Skyworks Solutions, Inc. Composite cascode power amplifiers for envelope tracking applications
CN112152660B (zh) * 2020-09-25 2022-04-15 Oppo（重庆）智能科技有限公司 射频电路的控制方法、装置及电子设备
CN113922770B (zh) * 2021-12-14 2022-03-04 深圳市时代速信科技有限公司 一种偏置控制电路及电子设备
CN114362695B (zh) * 2022-03-17 2022-05-24 壹甲子(成都)通讯有限公司 交流小信号直接驱动的信息传输系统
CN115495921B (zh) * 2022-09-29 2023-04-07 东南大学 一种基于环路电流法解耦的电力电子系统仿真方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006191358A (ja) 2005-01-06 2006-07-20 Nec Compound Semiconductor Devices Ltd バイアス回路
US20070273448A1 (en) 2006-05-12 2007-11-29 Stmicroelectronics S.R.L. Output power control of an rf amplifier

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3453918B2 (ja) * 1995-04-14 2003-10-06 ソニー株式会社 広帯域増幅回路
JP3922773B2 (ja) * 1997-11-27 2007-05-30 三菱電機株式会社 電力増幅器
US6114912A (en) * 1999-04-22 2000-09-05 Lucent Technologies Inc. Integrated amplifier having a voltage-controlled current source
US6242983B1 (en) * 1999-11-15 2001-06-05 Industrial Technology Research Institute Control circuit of variable current source in programmable gain amplifier
US6300837B1 (en) 2000-03-28 2001-10-09 Philips Electronics North America Corporation Dynamic bias boosting circuit for a power amplifier
JP3904817B2 (ja) 2000-08-31 2007-04-11 株式会社ルネサステクノロジ 電力増幅器モジュール
US6639470B1 (en) * 2000-10-06 2003-10-28 Skyworks Solutions, Inc. Constant current biasing circuit for linear power amplifiers
US6333677B1 (en) * 2000-10-10 2001-12-25 Rf Micro Devices, Inc. Linear power amplifier bias circuit
JP4295109B2 (ja) 2001-10-23 2009-07-15 エヌエックスピー ビー ヴィ 電力増幅器モジュール
KR100547236B1 (ko) * 2003-03-25 2006-01-31 학교법인 한국정보통신학원 전력증폭기에서의 바이어스 안정화 회로
US7064614B2 (en) * 2004-07-09 2006-06-20 Xindium Technologies, Inc. Current mirror biasing circuit with power control for HBT power amplifiers
US7262667B2 (en) * 2004-10-20 2007-08-28 Freescale Semiconductor, Inc. Radio frequency power amplifier
US7873335B2 (en) * 2004-11-29 2011-01-18 Nxp B.V. Current limiting circuit for RF power amplifier
US7319314B1 (en) * 2004-12-22 2008-01-15 Cypress Semiconductor Corporation Replica regulator with continuous output correction
EP1696558A1 (en) 2005-02-25 2006-08-30 STMicroelectronics S.r.l. Protection of output stage transistor of an RF power amplifier
EP1875601A1 (en) * 2005-04-18 2008-01-09 Freescale Semiconductor Inc. An adaptive protection circuit for a power amplifier
JP2007019784A (ja) 2005-07-07 2007-01-25 Renesas Technology Corp 高周波電力増幅器および動作電圧制御回路
US7792506B1 (en) * 2006-10-20 2010-09-07 Triquint Semiconductor, Inc. Power-control circuit with threshold limiting characteristics
US7589592B2 (en) * 2006-10-31 2009-09-15 Skyworks Solutions, Inc. System and method for pre-charging a current mirror
US7573323B2 (en) * 2007-05-31 2009-08-11 Aptina Imaging Corporation Current mirror bias trimming technique
JP5003346B2 (ja) * 2007-08-21 2012-08-15 日本電気株式会社 参照電圧生成回路及び参照電圧分配方法
US7514989B1 (en) * 2007-11-28 2009-04-07 Dialog Semiconductor Gmbh Dynamic matching of current sources
US7957709B1 (en) * 2008-03-05 2011-06-07 Triquint Semiconductor, Inc. Beta correction block
US7795980B2 (en) * 2008-06-13 2010-09-14 Freescale Semiconductor, Inc. Power amplifiers having improved protection against avalanche current
US9166533B2 (en) * 2009-07-30 2015-10-20 Qualcomm Incorporated Bias current monitor and control mechanism for amplifiers
KR101222749B1 (ko) * 2010-12-14 2013-01-16 삼성전기주식회사 무선 전력 전송 장치 및 그 전송 방법
KR20140107965A (ko) * 2013-02-28 2014-09-05 삼성전기주식회사 바이어스 전압 제어형 바이어스 회로 및 증폭장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006191358A (ja) 2005-01-06 2006-07-20 Nec Compound Semiconductor Devices Ltd バイアス回路
US20070273448A1 (en) 2006-05-12 2007-11-29 Stmicroelectronics S.R.L. Output power control of an rf amplifier

Also Published As

Publication number Publication date
TWI703814B (zh) 2020-09-01
WO2015017352A1 (en) 2015-02-05
US9698853B2 (en) 2017-07-04
CN105453420A (zh) 2016-03-30
KR20160039198A (ko) 2016-04-08
TW201513563A (zh) 2015-04-01
CN105453420B (zh) 2018-08-14
HK1217576A1 (zh) 2017-01-13
US20150038092A1 (en) 2015-02-05

Similar Documents

Publication Publication Date Title
KR102227318B1 (ko) 전력 증폭기 개 루프 전류 클램프
US10566943B2 (en) Apparatus and methods for biasing of power amplifiers
CN105471394B (zh) 支持双模包络和平均功率跟踪性能的可变负载功率放大器
CN105322894B (zh) 具有低频损耗校正的包络跟踪
US9608576B2 (en) Apparatus and methods for power amplifier bias circuits
US8598950B2 (en) Apparatus and methods for capacitive load reduction
WO2013094415A1 (ja) 半導体集積回路装置および高周波電力増幅器モジュール
US20040174213A1 (en) Doherty bias circuit to dynamically compensate for process and environmental variations
GB2532573A (en) Variable load power amplifier supporting dual-mode envelope tracking and average power tracking performance

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant