WO2007138819A1

WO2007138819A1 - 電源装置、試験装置および安定化装置

Info

Publication number: WO2007138819A1
Application number: PCT/JP2007/059323
Authority: WO
Inventors: Yoshihiro Hashimoto
Original assignee: Advantest Corporation
Priority date: 2006-06-01
Filing date: 2007-05-01
Publication date: 2007-12-06
Also published as: KR101044706B1; JPWO2007138819A1; US7804293B2; KR20090009945A; JP5249022B2; DE112007001333T5; US20090289609A1

Abstract

　電流出力部の出力電圧を入力し、予め定められたカットオフ周波数より低い低周波数成分を通過させる低域通過部と、負荷のオンを指示された場合に電流出力部が出力する出力電流の少なくとも一部である電圧超過抑制電流を消費する電圧超過抑制負荷部と、電流出力部の出力電圧が、低域通過部が出力する電圧に予め定められた上方オフセット電圧を加えた上方基準電圧未満の値を維持している場合に電圧超過抑制負荷部をオフ状態に保持する電圧超過抑制制御部とを備える電源装置を提供する。

Description

明細書

電源装置、試験装置および安定化装置

技術分野

[0001] 本発明は、電源装置、試験装置および安定化装置に関する。特に本発明は、電子デバイスに電源電圧を安定して供給する電源装置、試験装置および安定化装置に関する。本出願は、下記の日本出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。

1.特願 2006 - 154076 出願日 2006年 6月 1日

背景技術

[0002] 電子デバイスの試験装置は、電子デバイスの消費電流が大きく変動した場合であつても、当該電子デバイスに供給する電源電圧の変動を小さくできることが望ましい。特許文献 1および特許文献 2には、電源出力端に並列に接続された並列負荷部を備え、電源電流が増加した場合、並列負荷部の電流消費を停止することにより電源電圧の低下を防止した電源装置が開示されている。

特許文献 1：特開 2004— 347421号公報

特許文献 1 :特開 2006— 105620号公報

発明の開示

発明が解決しょうとする課題

[0003] ところが、特許文献 1および特許文献 2に開示された電源装置は、電子デバイスに供給する電源電流の減少に伴い電源電圧が上昇した場合に、電源電圧を安定化させることは困難であった。

[0004] そこで本発明は、上記の課題を解決することのできる電源装置、試験装置および安定ィ匕装置を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

課題を解決するための手段 [0005] 上記課題を解決するために、本発明の第 1形態においては、電子デバイスに電源電流を供給する電源装置であって、少なくとも一部に電源電流を含む出力電流を出力する電流出力部と、電流出力部の出力電圧を入力し、予め定められたカットオフ周波数より低い低周波数成分を通過させる低域通過部と、電流出力部とグランドの間に電子デバイスと並列に接続され、負荷のオンを指示された場合に電流出力部が出力する出力電流の少なくとも一部である電圧超過抑制電流を消費し、負荷のオフを指示された場合に電圧超過抑制電流を消費するのを停止する電圧超過抑制負荷部と、電流出力部の出力電圧が、低域通過部が出力する電圧に予め定められた上方オフセット電圧を加えた上方基準電圧未満の値を維持している場合に電圧超過抑制負荷部をオフ状態に保持し、出力電圧が上方基準電圧以上となった場合に電圧超過抑制負荷部をオンとする電圧超過抑制制御部とを備える電源装置を提供する。

[0006] 電源装置は、電流出力部とグランドの間に電子デバイスおよび電圧超過抑制負荷部と並列に接続され、負荷のオンを指示された場合に電流出力部が出力する出力電流の少なくとも一部である電圧低下補償電流を消費し、負荷のオフを指示された場合に電圧低下補償電流を消費するのを停止する電圧低下補償負荷部と、電流出力部の出力電圧が、低域通過部が出力する電圧力予め定められた下方オフセット電圧を減じた下方基準電圧以上の値を維持している場合に電圧低下補償負荷部をオン状態に保持し、出力電圧が下方基準電圧未満となった場合に電圧低下補償負荷部をオフとする電圧低下補償制御部とを更に備えてよい。

[0007] 電源装置は、電流出力部の出力と電子デバイスの電源入力端子に接続された当該電源装置の電源供給端子との間を接続する電源供給線と、電流出力部および電源供給端子との間に設けられた分岐点と、グランドとの間に接続された電源側コンデンサとを更に備え、電圧低下補償負荷部および電圧超過抑制負荷部は、分岐点および電源側コンデンサの間の配線とグランドの間に接続され、負荷のオンを指示された場合に電圧低下補償電流および電圧超過抑制電流をグランドに流してよい。

[0008] 電源装置は、電流出力部から出力する出力電流の基準値を変更する場合において、電流出力部の出力電流が新たな基準値となるまでの間、低域通過部のカットォフ周波数を出力電流が新たな基準値となった後と比較しより高い周波数に設定するカットオフ周波数制御部を更に備えてよい。

[0009] 電源装置は、電流出力部から出力する出力電流の基準値を変更する場合において、電流出力部の出力電流が新たな基準値となるまでの間、電流出力部とグランドの間から電圧低下補償負荷部を電気的に切断する負荷切断制御部を更に備えてよい

[0010] 電圧低下補償制御部は、電圧低下補償負荷部をオフとした場合にぉヽて、出力電圧が低域通過部が出力する電圧から下方オフセット電圧より小さい予め定められた第 3オフセット電圧を減じた第 3基準電圧以上となるまで電圧低下補償負荷部をオフ状態とし、出力電圧が第 3基準電圧以上となった場合に電圧低下補償負荷部を再びオン状態としてよい。

[0011] 電圧超過抑制制御部は、電圧超過抑制負荷部をオンとした場合において、出力電圧が低域通過部が出力する電圧に上方オフセット電圧より小さい予め定められた第 4オフセット電圧を加えた第 4基準電圧未満となるまで電圧超過抑制負荷部をオン状態とし、出力電圧が第 4基準電圧未満となった場合に電圧超過抑制負荷部を再びォフ状態としてよい。

[0012] 本発明の第 2形態にぉ、ては、電子デバイスを試験する試験装置であって、少なくとも一部に電子デバイスに供給される電源電流を含む出力電流を出力する電流出力部と、電流出力部の出力電圧を入力し、予め定められたカットオフ周波数より低い低周波数成分を通過させる低域通過部と、電流出力部とグランドの間に電子デバィスと並列に接続され、負荷のオンを指示された場合に電流出力部が出力する出力電流の少なくとも一部である電圧超過抑制電流を消費し、負荷のオフを指示された場合に電圧超過抑制電流を消費するのを停止する電圧超過抑制負荷部と、電流出力部の出力電圧が、低域通過部が出力する電圧に予め定められた上方オフセット電圧を加えた上方基準電圧未満の値を維持している場合に電圧超過抑制負荷部をオフ状態に保持し、出力電圧が上方基準電圧以上となった場合に電圧超過抑制負荷部をオンとする電圧超過抑制制御部と、電子デバイスに供給される電源電流を測定する電流測定部と、電流測定部の測定結果に基づ、て電子デバイスの良否を判定する判定部とを備える試験装置を提供する。 [0013] 試験装置は、電流出力部とグランドの間に電子デバイスおよび電圧超過抑制負荷部と並列に接続され、負荷のオンを指示された場合に電流出力部が出力する出力電流の少なくとも一部である電圧低下補償電流を消費し、負荷のオフを指示された場合に電圧低下補償電流を消費するのを停止する電圧低下補償負荷部と、電流出力部の出力電圧が、低域通過部が出力する電圧力予め定められた下方オフセット電圧を減じた下方基準電圧以上の値を維持している場合に電圧低下補償負荷部をオン状態に保持し、出力電圧が下方基準電圧未満となった場合に電圧低下補償負荷部をオフとする電圧低下補償制御部とを更に備えてよい。

[0014] 試験装置は、電流出力部の出力と電子デバイスの電源入力端子との間を接続する電源供給線と、電流出力部の出力および電源入力端子の間の接点とグランドとの間に電子デバイスと並列に接続されたデバイス側コンデンサと、デバイス側コンデンサと電源供給線との間の接点および電流出力部の出力の間の分岐点と、グランドとの間に接続された電源側コンデンサとを更に備え、電圧低下補償負荷部および電圧超過抑制負荷部は、分岐点および電源側コンデンサの間の配線とグランドの間に接続され、負荷のオンを指示された場合に電圧低下補償電流および電圧超過抑制電流をグランドに流してよい。

[0015] 試験装置は、電流出力部から出力する出力電流の基準値が異なる第 1の試験および第 2の試験を順次実行する場合にぉ、て、電流出力部とグランドの間から電圧低下補償負荷部を電気的に切断して出力電流の基準値を変更する負荷切断制御部を更に備えてよい。

[0016] 本発明の第 3形態においては、電子デバイスに供給する電源電流を出力電流として出力する電流出力装置に付加される安定化装置であって、電流出力装置の出力電圧を入力し、予め定められたカットオフ周波数より低い低周波数成分を通過させる低域通過部と、電流出力装置とグランドの間に電子デバイスと並列に接続され、負荷のオンを指示された場合に電流出力装置が出力する出力電流の少なくとも一部である電圧超過抑制電流を消費し、負荷のオフを指示された場合に電圧超過抑制電流を消費するのを停止する電圧超過抑制負荷部と、電流出力装置の出力電圧が、低域通過部が出力する電圧に予め定められた上方オフセット電圧を加えた上方基準電圧未満の値を維持して!/、る場合に電圧超過抑制負荷部をオフ状態に保持し、出力電圧が上方基準電圧以上となった場合に電圧超過抑制負荷部をオンとする電圧超過抑制制御部とを備える安定化装置を提供する。

[0017] 安定化装置は、電流出力装置とグランドの間に電子デバイスおよび電圧超過抑制負荷部と並列に接続され、負荷のオンを指示された場合に電流出力装置が出力する出力電流の少なくとも一部である電圧低下補償電流を消費し、負荷のオフを指示された場合に電圧低下補償電流を消費するのを停止する電圧低下補償負荷部と、電流出力装置の出力電圧が、低域通過部が出力する電圧力予め定められた下方オフセット電圧を減じた下方基準電圧以上の値を維持している場合に電圧低下補償負荷部をオン状態に保持し、出力電圧が下方基準電圧未満となった場合に電圧低下補償負荷部をオフとする電圧低下補償制御部とを更に備えてよい。

[0018] なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなぐこれらの特徴群のサブコンビネーションもまた、発明となりうる。

発明の効果

[0019] 本発明によれば、安定した電源電圧を電子デバイスに供給することができる。

図面の簡単な説明

[0020] [図 1]本発明の実施形態に係る試験装置 10の構成を電子デバイス 100とともに示す [図 2]本発明の実施形態に係る電源装置 16の構成を電子デバイス 100とともに示す [図 3] (A)は、電流出力部 30から出力される電源電流 (I )および電子デバイス 100

PDS

の電源入力端子に供給される出力電流 I の B)

DD 一例を示す。（は、電圧低下補償負荷部 42に流れる第 1負荷電流 I の一例を示す。（C)は、電圧超過抑制負荷部 44に

DL

流れる第 2負荷電流 I の一例を示す。（D)は、電子デバイス 100の電源入力端子

DH

に印加される出力電圧 V の一例を示す。 (E)は、低域通過部 38のカットオフ周波

OUT

数を切り替えるカットオフ制御信号 Sの一例を示す。（F)は、低域通過部 38により出力される参照電圧 V の一例を示す。

REF

[図 4]基準電圧にヒステリシスを設定した場合の第 1負荷制御信号 Sの切り替えタイミングの一例を示す。

[図 5]基準電圧にヒステリシスを設定した場合の第 2負荷制御信号 S の切り替えタイミ

H

ングの一例を示す。

[図 6]本発明の実施形態に係る低域通過部 38の構成の一例を示す。

[図 7]本発明の実施形態に係る電圧低下補償制御部 46の構成の一例を示す。

[図 8]本発明の実施形態に係る電圧超過抑制制御部 48の構成の一例を示す。

[図 9]本発明の実施形態の変形例に係る電源装置 16の構成を電子デバイス 100とともに示す。

符号の説明

10·· '試験装置、 12· · 'パターン発生部、 14· · '試験信号供給部、 16·· '電源装置 , 18·· ·電源測定部、 20· · '判定部、 22· · ·制御部、 30· · '電流出力部、 32· · '電源供給線、 34· · 'デバイス側コンデンサ、 36· · '電源側コンデンサ、 38·· '低域通過部、 40· · 'カットオフ周波数制御部 42· · '電圧低下補償負荷部、 44· · '電圧超過抑制負荷部、 46·· ·電圧低下補償制御部、 48·· ·電圧超過抑制制御部、 52· · ·接点、 54·· '分岐点、 62· · '第 1抵抗、 64· · '第 1スィッチ、 66· · '第 2抵抗、 68·· '第 2スィツチ、 92· · '負荷切断スィッチ、 94· · '負荷切断制御部、 100· · '電子デバイス、 111 ···フィルタ用第 1抵抗、 12···フィルタ用第 2抵抗、 113···フィルタ用コンデンサ、 1 14·· 'フィルタ用スィッチ、 115· · 'フィルタ用演算増幅器、 116·· 'フィルタ用電圧源、 117···フィルタ用第 3抵抗、 118···フィルタ用第 4抵抗、 121···負側制御用比較器、 122···負側制御用第 1抵抗、 123···負側制御用第 2抵抗、 124···負側制御用第 3抵抗、 125···負側制御用第 4抵抗、 126···負側制御用電源、 127···負側制御用第 5抵抗、 128···反転回路、 131···ボルテージフォロア回路、 132···正側制御用比較器、 133···正側制御用第 1抵抗、

134· · '正側制御用第 2抵抗、 135·· '正側制御用第 3抵抗、 136·· '正側制御用負電源、 137· · '正側制御用第 4抵抗、 138·· '正側制御用第 5抵抗、 139·· '正側制御用第 6抵抗、 140···正側制御用第 7抵抗、 141···正側制御用第 8抵抗、 142··· 正側制御用正電源、 143···正側制御用第 9抵抗、 144···バッファ回路

発明を実施するための最良の形態 [0022] 以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範隨こかかる発明を限定するものではなぐまた実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

[0023] 図 1は、本実施形態に係る試験装置 10の構成を電子デバイス 100とともに示す。試験装置 10は、被試験デバイスである電子デバイス 100を試験する。試験装置 10は、パターン発生部 12と、試験信号供給部 14と、電源装置 16と、電源測定部 18と、判定部 20と、制御部 22とを備える。

[0024] パターン発生部 12は、電子デバイス 100に供給すべき試験信号のパターンを示す試験パターンを発生する。試験信号供給部 14は、パターン発生部 12により発生された試験パターンに応じた試験信号を電子デバイス 100に供給する。電源装置 16は、電子デバイス 100の電源入力端子に対して電源電圧を供給する。電源測定部 18は、電子デバイス 100の電源入力端子に供給される電源電流を測定する。判定部 20 は、試験信号に応じて電子デバイス 100から出力される出力信号の良否を判定する。これにカ卩えて、判定部 20は、電源測定部 18の測定結果に基づいて電子デバイス 1 00の良否を判定する。制御部 22は、パターン発生部 12、試験信号供給部 14、電源装置 16、電源測定部 18および判定部 20を制御する。

[0025] 図 2は、本実施形態に係る電源装置 16の構成を電子デバイス 100とともに示す。電源装置 16は、電流出力部 30と、電源供給線 32と、デバイス側コンデンサ 34と、電源側コンデンサ 36と、低域通過部 38と、カットオフ周波数制御部 40と、電圧低下補償負荷部 42と、電圧超過抑制負荷部 44と、電圧低下補償制御部 46と、電圧超過抑制制御部 48とを有する。試験装置 10は、一例として、電子デバイス 100が設けられたパフォーマンスボード上に、電源供給線 32、デバイス側コンデンサ 34、電源側コンデンサ 36、低域通過部 38、カットオフ周波数制御部 40、電圧低下補償負荷部 42、電圧超過抑制負荷部 44、電圧低下補償制御部 46および電圧超過抑制制御部 48 を有してよい。これにより、試験装置 10は、電子デバイス 100に供給する電源電圧を安定化させる安定化装置を、パフォーマンスボード上に形成することができる。

[0026] 電流出力部 30は、少なくとも一部に電子デバイス 100に供給される電源電流 I を

DD

含む出力電流 I を出力する。電源供給線 32は、電流出力部 30の出力と電子デバイス 100の電源入力端子との間を接続する。

[0027] デバイス側コンデンサ 34は、電流出力部 30の出力および電子デバイス 100の電源入力端子の間の接点 52とグランドとの間に電子デバイス 100と並列に接続される。デバイス側コンデンサ 34は、電子デバイス 100の電源入力端子に供給する電源電圧を平滑化する。デバイス側コンデンサ 34は、一例として、電子デバイス 100の直近に設けられてよい。電源側コンデンサ 36は、デバイス側コンデンサ 34と電源供給線 32との間の接点 52および電流出力部 30の出力の間の分岐点 54と、グランドとの間に接続される。すなわち、電源側コンデンサ 36は、電源供給線 32上におけるデバイス側コンデンサ 34よりも電流出力部 30側に設けられる。電源側コンデンサ 36は、電子デバイス 100の電源入力端子に供給する電源電圧を平滑ィ匕する。

[0028] 低域通過部 38は、電流出力部 30の出力電圧 V を入力し、予め定められたカット

OUT

オフ周波数より低い低周波数成分を通過させ、参照電圧 V

REFとして出力する。低域通過部 38は、一例として、デバイス側コンデンサ 34の端子間電圧を入力することにより、電子デバイス 100の直近で低域通過部 38の出力電圧 V を入力してよい。力

OUT

ットオフ周波数制御部 40は、電流出力部 30から出力する出力電流 I の基準値を

DPS

変更する場合において、電流出力部 30の出力電流が新たな基準値となるまでの間、低域通過部 38のカットオフ周波数を出力電流が新たな基準値となった後と比較しより高い周波数に設定する。カットオフ周波数制御部 40は、一例として、電子デバィス 100に対して電源電圧の供給開始時において低域通過部 38のカットオフ周波数を高くし、デバイス側コンデンサ 34および電源側コンデンサ 36への充電が完了した後にお、てカットオフ周波数を低くしてよ!/、。

[0029] 電圧低下補償負荷部 42は、電流出力部 30の出力とグランドとの間に電子デバイス 100と並列に接続され、負荷のオンを指示された場合に電流出力部 30が出力する出力電流 I の少なくとも一部である電圧低下補償電流 I を消費し、負荷のオフを

DPS DL

指示された場合に電圧低下補償電流 I

DLを消費するのを停止する。本実施形態において、電圧低下補償負荷部 42は、電流出力部 30の出力とグランドとの間に設けられた第 1抵抗 62と、第 1抵抗 62とグランドとの間を接続するカゝ否かを切り替える第 1スィツチ 64とを含む。第 1スィッチ 64は、負荷のオンを指示された場合に第 1抵抗 62とグランドとの間を接続して第 1抵抗 62に電圧低下補償電流 I を流し、負荷のオフを指

DL

示された場合に第 1抵抗 62とグランドとの間を開放して第 1抵抗 62に流れる電圧低下補償電流 I を停止する。第 1スィッチ 64は、第 1抵抗 62とグランドとの間に代えて

DL

、第 1抵抗 62と電流出力部 30との間を接続するカゝ否かを切り替えてもよい。

[0030] なお、電圧低下補償負荷部 42は、分岐点 54および電源側コンデンサ 36と間の配線と、グランドとの間に接続されてよい。これにより、電源側コンデンサ 36は、電圧低下補償負荷部 42のスイッチングによりスパイク電圧が発生した場合であっても、当該スパイク電圧をより吸収することができるので、電子デバイス 100に供給する電源電圧をより安定させることができる。

[0031] 電圧超過抑制負荷部 44は、電流出力部 30とグランドの間に電子デバイス 100および電圧低下補償負荷部 42と並列に接続され、負荷のオンを指示された場合に電流出力部 30が出力する出力電流の少なくとも一部である電圧超過抑制電流 I を消費

DH

し、負荷のオフを指示された場合に電圧超過抑制電流 I

DHを消費するのを停止する。本実施形態において、電圧超過抑制負荷部 44は、電流出力部 30の出力とグランドとの間に設けられた第 2抵抗 66と、第 2抵抗 66とグランドとの間を接続するカゝ否かを切り替える第 2スィッチ 68とを含む。第 2スィッチ 68は、負荷のオンを指示された場合に第 2抵抗 66とグランドとの間を接続して第 2抵抗 66に電圧超過抑制電流 I を消費

DH

させ、負荷のオフを指示された場合に第 2抵抗 66とグランドとの間を開放して第 2抵抗 66による電圧超過抑制電流 I の消費を停止する。第 2スィッチ 68は、第 2抵抗 6

DH

6とグランドとの間に代えて、第 2抵抗 66と電流出力部 30との間を接続するか否かを切り替えてもよい。

[0032] なお、電圧超過抑制負荷部 44は、分岐点 54および電源側コンデンサ 36と間の配線と、グランドとの間に接続されてよい。これにより、電源側コンデンサ 36は、電圧超過抑制負荷部 44のスイッチングによりスパイク電圧が発生した場合であっても、当該スパイク電圧をより吸収することができるので、電子デバイス 100に供給する電源電圧をより安定させることができる。

[0033] 電圧低下補償制御部 46は、電流出力部 30の出力電圧 V 力低域通過部 38が

OUT

出力する参照電圧 V カゝら予め定められた下方オフセット電圧を減じた下方基準電圧 V 以上の値を維持して、る場合に電圧低下補償負荷部 42をオン状態に保持し refl

、出力電圧 V が下方基準電圧 V 未満となった場合に電圧低下補償負荷部 42

OUT refl

をオフとする。本実施形態にお!ヽて、電圧低下補償制御部 46は、出力電圧 V 力 S

OUT

下方基準電圧 V 以上の場合に第 1スィッチ 64をオンとし、出力電圧 V が下方基 refl OUT 準電圧 V 未満となった場合に第 1スィッチ 64をオフとする第 1負荷制御信号 Sを refl L 出力する。

[0034] 電圧超過抑制制御部 48は、電流出力部 30の出力電圧 V 力低域通過部 38が

OUT

出力する参照電圧 V に予め定められた上方オフセット電圧を加えた上方基準電

REF

圧 V 未満の値を維持して!/、る場合に電圧超過抑制負荷部 44をオフ状態に保持し ref2

、出力電圧 V が上方基準電圧 V 以上となった場合に電圧超過抑制負荷部 44

OUT ref2

をオンとする。本実施形態において、電圧超過抑制制御部 48は、出力電圧 V 力 S

OUT

上方基準電圧 V 未満の場合に第 2スィッチ 68をオフとし、出力電圧 V が上方基 ref2 OUT 準電圧 V 以上の場合に第 2スィッチ 68をオンとする第 2負荷制御信号 S を出力す ref2 H る。

[0035] 図 3 (A)は、電流出力部 30から出力される電源電流 (I )および電子デバイス 10

PDS

0の電源入力端子に供給される出力電流 I の一例を示す。図 3 (B)は、電圧低下補

DD

償負荷部 42に流れる第 1負荷電流 I の一例を示す。図 3 (C)は、電圧超過抑制負

DL

荷部 44に流れる第 2負荷電流 I の一例を示す。図 3 (D)は、電子デバイス 100の電

DH

源入力端子に印加される出力電圧 V の一例を示す。図 3 (E)は、低域通過部 38

OUT

のカットオフ周波数を切り替えるカットオフ制御信号 Sの一例を示す。図 3 (F)は、低域通過部 38により出力される参照電圧 V の一例を示す。なお、図 3 (D)における、

REF

期間 Tおよび Tにおいて示した点線は、電源装置 16が電圧超過抑制負荷部 44お

5 6

よび電圧超過抑制制御部 48を備えな力つたとした場合における、出力電圧 V の

OUT

一例を示す。

[0036] 電源装置 16の動作が開始されると、電流出力部 30は、電圧の出力を開始し、カツトオフ周波数制御部 40は、低域通過部 38のカットオフ周波数を試験時よりも高く設定する。電源装置 16の動作が開始された直後の期間 Tにおいて、デバイス側コンデンサ 34および電源側コンデンサ 36は、電流出力部 30から出力された出力電流 I をチャージする。従って、期間 Tにおいて、出力電圧 V は、直線的に上昇する。

PS 1 OUT

また、電源電流 I は、出力電圧 V の上昇に応じて直線的に上昇する。

DD OUT

[0037] また、出力電圧 V が上昇している間、出力電圧 V が参照電圧 V よりも高く

OUT OUT REF

なるので (すなわち、出力電圧 V が下方基準電圧 V 以上の値を維持するので）

OUT refl

、期間 Tにおいて、電圧低下補償制御部 46は、電圧低下補償負荷部 42をオンとする。従って、期間 Τにおいて、電圧低下補償電流 I は、出力電圧 V に比例して

1 DL OUT

上昇する。また、出力電圧 V が上昇して出力電圧 V が参照電圧 V を超える

OUT OUT REF

場合であっても、動作開始時においては、出力電圧 V の上昇率が比較的に遅い

OUT

こと力ら、出力電圧 V は、上方オフセット電圧以上とはならない。従って、電圧低下

OUT

補償制御部 46は、電圧超過抑制負荷部 44をオフとして、電圧超過抑制負荷部 44 による電圧超過抑制電流 I の消費を停止する。なお、電圧超過抑制制御部 48は、

DH

電流出力部 30から出力する電圧を所定電圧に変更する場合において、出力電圧 V が所定電圧に達するまでの間、電圧超過抑制負荷部 44を強制的にオフしてもよ

OUT

い。以上の結果、期間 τにおいて、出力電流 I は、直線的に上昇する。

1 DPS

[0038] デバイス側コンデンサ 34および電源側コンデンサ 36に対するチャージが完了された後の時刻 Tにおいて、出力電圧 V 、電圧低下補償電流 I 、電圧超過抑制電

2 OUT DL 流 I および電源電流 I は一定の値で安定している。低域通過部 38は、出力電圧

DH DD

V よりも遅延した参照電圧 V を出力する。従って、参照電圧 V は、デバイス

OUT REF REF

側コンデンサ 34および電源側コンデンサ 36に対するチャージが完了したタイミングよりも、遅延して一定の値に安定する。そして、デバイス側コンデンサ 34および電源側コンデンサ 36に対するチャージが完了され、且つ、参照電圧 V が所定値に安定

REF

すると、試験装置 10は、電子デバイス 100の試験をすることができる（期間 T以降)。

3

[0039] ここで、カットオフ周波数制御部 40は、参照電圧 V が所定値に安定した後、低域

REF

通過部 38のカットオフ周波数を低く設定する。これにより、カットオフ周波数制御部 4 0は、試験時において、出力電圧 V の変動が速くても安定した参照電圧 V を出

OUT REF

力できるとともに、開始前において、参照電圧 V をより早く立ち上げることができる

REF

ので試験を開始できるまでの期間を短くすることができる。なお、カットオフ周波数制御部 40は、電流出力部 30により発生された電圧の変動が開始して力も所定時間経過の後に、カットオフ周波数を低く切り替えてもよいし、参照電圧 V を検出して所

REF

定値に達した力否かに応じてカットオフ周波数を低く切り替えてもよい。

[0040] 試験中において、電子デバイス 100に供給される電源電流 I が安定している場合

DD

(期間 T )、出力電圧 V は、一定の値で安定する。期間 Tにおいて、出力電圧 V

OUT

と参照電圧 V とは略一致するので (すなわち、出力電圧 V が下方基準電圧 V

UT REF OUT

以上の値を維持するので)、電圧低下補償制御部 46は、電圧低下補償負荷部 42 refl

をオンとする。従って、期間 Tにおいて、電圧低下補償負荷部 42は、電圧低下補償

3

電流 I を消費する。また、期間 Tにおいて、出力電圧 V が上方基準電圧 V 未

DL 3 OUT ref2 満の値を維持するので電圧超過抑制制御部 48は、電圧超過抑制負荷部 44をオフとする。従って、期間 Tにおいて、電圧超過抑制負荷部 44は、電圧超過抑制電流 I

3 DH を消費しない。

[0041] また、試験中において、電子デバイス 100に供給される電源電流 I が増加した場

DD

合 (期間 T、期間 T、期間 T )、電流出力部 30による出力電流 I の供給が遅れる

4 7 8 DPS ので、出力電圧 V は、下降する。出力電圧 V が高速に下降した場合、出力電

OUT OUT

圧 v が参照電圧 V よりも下方オフセット電圧以上低くなるので (すなわち、出力

OUT REF

電圧 V が下方基準電圧 V 未満の値となるので)、電圧低下補償制御部 46は、

OUT refl

電圧低下補償負荷部 42をオフとする。電圧低下補償負荷部 42がオフとなると、当該電圧低下補償負荷部 42により消費されていた電圧低下補償電流 I が出力電流 I

DL DPS

に加わって電子デバイス 100に供給されるので、出力電圧 V は、上昇する。出力

OUT

電圧 V が上昇すると、出力電圧 V が下方基準電圧 V 以上の値となるので、

OUT OUT refl

電圧低下補償制御部 46は、電圧低下補償負荷部 42をオンとする。電圧低下補償負荷部 42がオンとなった後、未だ、電流出力部 30による出力電流 I の供給が遅れて

DPS

いる場合、出力電圧 V が下方基準電圧 V 未満の値となるので、電圧低下補償

OUT refl

制御部 46は、電圧低下補償負荷部 42をオフとする。

[0042] そして、電圧低下補償制御部 46は、電源電流 I の増加分を増加した出力電流 I

DD DP

Sを電流出力部 30が出力するまで電圧低下補償負荷部 42のオン Zオフを繰り返して

、出力電圧 V を上昇および下降させる。これにより、電源装置 16は、電子デバイス

OUT

100に供給される電源電流 I が増力！]した場合 (期間 T、期間 T、期間 T )であって

DD 4 7 8 も、出力電圧 V を略一定の値に保持することができる _c

OUT

[0043] また、試験中にお!ヽて、電子デバイス 100に供給される電源電流 I が減少した場

DD

合 (期間 T、期間 T )、電流出力部 30による出力電流 I の供給 (吸い込み)が遅れ

5 6 DPS

るので、出力電圧 V は、上昇する。出力電圧 V が高速に上昇した場合、出力

OUT OUT

電圧 v が参照電圧 V よりも上方オフセット電圧以上高くなるので (すなわち、出

OUT REF

力電圧 V が上方基準電圧 V 以上の値となるので）、電圧超過抑制制御部 48は

OUT ref2

、電圧超過抑制負荷部 44をオンとする。電圧超過抑制負荷部 44がオンとなると、当該電圧超過抑制負荷部 44により消費された電圧超過抑制電流 I が出力電流 I

DH DPS

カゝら除かれて電子デバイス 100に供給されるので、出力電圧 V は、下降する。出

OUT

力電圧 V が下降すると、出力電圧 V が上方基準電圧 V 未満の値となるので

OUT OUT ref2

、電圧超過抑制制御部 48は、電圧超過抑制負荷部 44をオフとする。電圧超過抑制負荷部 44がオフとなった後、未だ、電流出力部 30による出力電流 I の吸い込みが

DPS

遅れている場合、出力電圧 V が上方基準電圧 V 以上の値となるので、電圧超

OUT ref2

過抑制制御部 48は、電圧超過抑制負荷部 44をオンとする。

[0044] そして、電圧低下補償制御部 46は、電源電流 I の減少分を減少した出力電流 I

DD DP

Sを電流出力部 30が出力するまで電圧超過抑制負荷部 44のオフ Zオンを繰り返して

、出力電圧 V を下降および上昇させる。これにより、電源装置 16は、電子デバイス

OUT

100に供給される電源電流 I が上昇した場合 (期間 τ、期間 τ )であっても、出力

DD 5 6

電圧 V を略一定の値に保持することができる。

OUT

[0045] 以上のように電源装置 16によれば、電子デバイス 100に供給する電源電流 I が

DD

下降した場合であっても、出力電圧 V を上昇させず、且つ、電子デバイス 100〖こ

OUT

供給する電源電流 I が上昇した場合であっても、出力電圧 V を下降させず、安

DD OUT

定した出力電圧 V を電子デバイス 100に供給することができる。よって、このような

OUT

電源装置 16を備える電源装置 16によれば、電子デバイス 100を精度よく試験することがでさる。

[0046] 図 4は、基準電圧にヒステリシスを設定した場合の第 1負荷制御信号 Sの切り替え

し

タイミングの一例を示す。電圧低下補償制御部 46は、電圧低下補償負荷部 42をォフとした場合において、出力電圧 V が低域通過部 38が出力する参照電圧 V から下方オフセット電圧より小さい予め定められた第 3オフセット電圧を減じた第 3基準電圧 V 以上となるまで電圧低下補償負荷部 42をオフ状態とし、出力電圧 V 力 S ref3 OUT 第 3基準電圧 V 以上となった場合に電圧低下補償負荷部 42を再びオン状態とし ref3

てよい。

[0047] 一例として、図 4の時刻 t 、時刻 t に示すように、電圧低下補償負荷部 42をオン

11 13

にしている状態から出力電圧 V が下降して、出力電圧 V が下方基準電圧 V

OUT OUT refl 未満の値となった場合、電圧低下補償制御部 46は、電圧低下補償負荷部 42をオン力もオフに切り替える。また、図 4の時刻 t 、時刻 t に示すように、電圧低下補償負

12 14

荷部 42をオフにしている状態から出力電圧 V が上昇して、出力電圧 V が下方

OUT OUT

基準電圧 V より大きい第 3基準電圧 V 以上の値となった場合、電圧低下補償制 refl ref3

御部 46は、電圧低下補償負荷部 42をオフからオンに切り替える。

[0048] これにより、電圧低下補償制御部 46によれば、閾値にヒステリシスが与えることができるので、電圧低下補償負荷部 42のオン/オフを切り替えるスイッチング期間をヒステリシスが与えられない場合よりも長くすることができる。この結果、電圧低下補償制御部 46によれば、スイッチングの頻度を低減することができるので、電圧低下補償負荷部 42をスイッチングすることにより発生するノイズ等を少なくすることができる。

[0049] 図 5は、基準電圧にヒステリシスを設定した場合の第 2負荷制御信号 S の切り替え

H

タイミングの一例を示す。電圧超過抑制制御部 48は、電圧超過抑制負荷部 44をォンとした場合において、出力電圧 V が低域通過部 38が出力する参照電圧 V に

OUT REF

上方オフセット電圧より小さい予め定められた第 4オフセット電圧を加えた第 4基準電圧 V 未満となるまで電圧超過抑制負荷部 44をオン状態とし、出力電圧 V が第 4 ref4 OUT 基準電圧 V 未満となった場合に電圧超過抑制負荷部 44を再びオフ状態としてよ ref4

い。

[0050] 一例として、図 5の時刻 t 、時刻 t に示すように、電圧超過抑制負荷部 44をオフ

21 23

にしている状態から出力電圧 V が上昇して、出力電圧 V が上方基準電圧 V

OUT OUT ref2 以上の値となった場合、電圧超過抑制制御部 48は、電圧超過抑制負荷部 44をオフ力もオンに切り替える。また、図 5の時刻 t 、時刻 t に示すように、電圧超過抑制負

22 24

荷部 44をオンにしている状態から出力電圧 V が下降して、出力電圧 V が上方

OUT OUT 基準電圧 V より小さい第 4基準電圧 V 未満の値となった場合、電圧超過抑制制 ref2 ref4

御部 48は、電圧超過抑制負荷部 44をオン力オフに切り替える。

[0051] これにより、電圧超過抑制制御部 48によれば、閾値にヒステリシスが与えることができるので、電圧超過抑制負荷部 44のオフ Zオンを切り替えるスイッチング期間をヒステリシスが与えられない場合よりも長くすることができる。この結果、電圧超過抑制制御部 48によれば、スイッチングの頻度を低減することができるので、電圧超過抑制負荷部 44をスイッチングすることにより発生するノイズ等を少なくすることができる。

[0052] 図 6は、本実施形態に係る低域通過部 38の構成の一例を示す。低域通過部 38は、一例として、フィルタ用第 1抵抗 111と、フィルタ用第 2抵抗 112と、フィルタ用コンデンサ 113と、フィルタ用スィッチ 114と、フィルタ用演算増幅器 115と、フィルタ用電圧源 116と、フィルタ用第 3抵抗 117と、フィルタ用第 4抵抗 118とを含んでよい。

[0053] フィルタ用第 1抵抗 111及びフィルタ用第 2抵抗 112は、接点 52とフィルタ用演算増幅器 115の非反転入力端子との間に、直列接続されて設けられる。フィルタ用コンデンサ 113は、フィルタ用演算増幅器 115の非反転入力端子とグランドとの間に設けられる。フィルタ用スィッチ 114は、カットオフ周波数制御部 40により出力されたカットオフ制御信号 Sに応じて、フィルタ用第 1抵抗 111の両端間を短絡するか、開放するかを切り替える。

[0054] フィルタ用電圧源 116は、マイナス側端子がグランドに接続される。フィルタ用第 3 抵抗 117は、フィルタ用演算増幅器 115の反転入力端子とフィルタ用電圧源 116のプラス側端子との間に設けられる。フィルタ用第 4抵抗 118は、フィルタ用演算増幅器 115の出力端子と反転入力端子との間に設けられる。

[0055] このような構成の低域通過部 38によれば、接点 52に発生された出力電圧 V の

OUT

低周波成分を通過した (高周波成分を除去した)参照電圧 V

REFを発生することができる。さらに、低域通過部 38によれば、カットオフ制御信号 Sに応じてフィルタ時定数が切り替えられる。より具体的には、低域通過部 38は、フィルタ用スィッチ 114が短絡した場合には、カットオフ周波数が高くなり、フィルタ用スィッチ 114が開放した場合にはカットオフ周波数が低くなる。

[0056] また、低域通過部 38によれば、オフセット電圧を加えた参照電圧 V を出力することができる。より具体的には、フィルタ用電圧源 116により発生される電圧を Vとし、フ

P

ィルタ用第 3抵抗 117の抵抗値を R 、フィルタ用第 4抵抗 118の抵抗値を R とした

11 12 場合、低域通過部 38は、下記式（1)に示す参照電圧 V を出力することができる。

REF

[0057] V = ( ( (R +R ) /R ) X V ) 一（（R /R ) X V ) · '· (1)

REF 11 12 11 OUT 12 11 P

ただし、 V >v

P OUT

[0058] 図 7は、本実施形態に係る電圧低下補償制御部 46の構成の一例を示す。図 4に示すような閾値にヒステリシスを持たせた電圧低下補償制御部 46は、一例として、負側制御用比較器 121と、負側制御用第 1抵抗 122と、負側制御用第 2抵抗 123と、負側制御用第 3抵抗 124と、負側制御用第 4抵抗 125と、負側制御用電源 126と、負側制御用第 5抵抗 127と、反転回路 128とを含んでよい。

[0059] 負側制御用比較器 121は、正側入力端子に入力された電圧が負側入力端子に入力された電圧より大きい場合、出力端子をオープンし、正側入力端子に入力された電圧が負側入力端子に入力された電圧以下の場合、出力端子を短絡する。負側制御用比較器 121は、負側入力端子と接点 52が接続され、当該負側入力端子に出力電圧 V が入力する。

OUT

[0060] 負側制御用第 1抵抗 122は、低域通過部 38の出力端子と、負側制御用比較器 12 1の正側入力端子との間に設けられる。負側制御用第 2抵抗 123および負側制御用第 3抵抗 124は、負側制御用比較器 121の正側入力端子とグランドとの間に、直列接続されて設けられる。負側制御用第 2抵抗 123および負側制御用第 3抵抗 124は、負側制御用第 2抵抗 123が負側制御用比較器 121側、負側制御用第 3抵抗 124 力 Sグランド側に設けられる。負側制御用第 4抵抗 125は、負側制御用比較器 121の出力端子と、負側制御用第 2抵抗 123および負側制御用第 3抵抗 124の接続点との間に設けられる。

[0061] 負側制御用電源 126は、マイナス側端子がグランドに接続される。負側制御用第 5 抵抗 127は、負側制御用比較器 121の出力端子と負側制御用電源 126のプラス側端子との間に設けられる。反転回路 128は、負側制御用比較器 121の出力端子の電圧を入力して、入力した電圧を論理反転して第 1負荷制御信号 Sとして出力する。

し

[0062] このような構成の電圧低下補償制御部 46によれば、第 1負荷制御信号 Sをハイ (

し電圧低下補償負荷部 42をオン）としている状態において、出力電圧 V が下降して

OUT

当該出力電圧 V が下方基準電圧 V 未満の値となった場合、第 1負荷制御信号

OUT refl

Sをノヽイカもローに切り替えることができる。また、電圧低下補償制御部 46によればし

、電圧低下補償負荷部 42をロー (電圧低下補償負荷部 42をオフ)としてヽる状態において、出力電圧 V が上昇して出力電圧 V が下方基準電圧 V より大きい第

OUT OUT refl

3基準電圧 V 以上の値となった場合、第 1負荷制御信号 Sをローからハイに切り替 ref3 L えることができる。

[0063] より具体的に、負側制御用電源 126により発生される電圧を Vとし、負側制御用第

P

1抵抗 122の抵抗値を R 、負側制御用第 2抵抗 123の抵抗値を R 、負側制御用第

21 22

3抵抗 124の抵抗値を R 、負側制御用第 4抵抗 125の抵抗値を R 、負側制御用第

23 24

5抵抗 127の抵抗値を R とした場合、電圧低下補償制御部 46は、出力電圧 V と

25 OUT

、下記式 (2)、（3)に示す下方基準電圧 V および第 3基準電圧 V とを比較するこ refl ref3

とがでさる。

[0064] V =

refl

{(R +((R XR )/(R R

(R +R +((R XR )/(R +R )))}XV

21 22 23 24 23 24 REF

(2)

[0065] V =

ref3

{(R +((R X (R +R ))/(R +R +R

22 23 24 25 23 24 25

(R +R +((R X (R +R ))/(R +R +R XV

23 24 25 REF

+ {(((R +R )XR )/(R +R +R ))/(((((R +R ) XR )/(R +R

21 22 23 21 22 23 21 22 23 21

+R ))+R +R ) X (R Z(R +R ))}XV

22 23 24 25 21 21 22 P

… ）

[0066] 図 8は、本実施形態に係る電圧超過抑制制御部 48の構成の一例を示す。図 5に示すような閾値にヒステリシスを持たせた電圧超過抑制制御部 48は、一例として、ボルテージフォロア回路 131と、正側制御用比較器 132と、正側制御用第 1抵抗 133と、正側制御用第 2抵抗 134と、正側制御用第 3抵抗 135と、正側制御用負電源 136と、正側制御用第 4抵抗 137と、正側制御用第 5抵抗 138と、正側制御用第 6抵抗 139と、正側制御用第 7抵抗 140と、正側制御用第 8抵抗 141と、正側制御用正電源 142と、正側制御用第 9抵抗 143と、ノッファ回路 144とを含んでよい。

[0067] ボノレテージフォロア回路 131は、入力インピーダンスが高く且つ出力インピーダンスが低い回路であって、入力端子に入力された値の電圧を出力端子から出力する。ボルテージフォロア回路 131は、入力端子が接点 52と接続され、当該入力端子に出力電圧 V が入力する。

OUT

[0068] 正側制御用比較器 132は、正側入力端子に入力された電圧が負側入力端子に入力された電圧より大きい場合、出力端子をオープンし、正側入力端子に入力された電圧が負側入力端子に入力された電圧以下の場合、出力端子を短絡する。

[0069] 正側制御用第 1抵抗 133は、ボルテージフォロア回路 131の出力端子と、正側制御用比較器 132の負側入力端子との間に設けられる。正側制御用第 2抵抗 134および正側制御用第 3抵抗 135は、正側制御用比較器 132の負側入力端子とグランドとの間に、直列接続されて設けられる。正側制御用第 2抵抗 134および正側制御用第 3抵抗 135は、正側制御用第 2抵抗 134が正側制御用比較器 132側、正側制御用第 3抵抗 135がグランド側に設けられる。正側制御用負電源 136は、プラス側端子がグランドに接続される。正側制御用第 4抵抗 137は、正側制御用負電源 136のマイナス側端子と正側制御用第 2抵抗 134および正側制御用第 3抵抗 135の接続点との間に設けられる。

[0070] 正側制御用第 5抵抗 138は、低域通過部 38の出力端子と、正側制御用比較器 13 2の正側入力端子との間に設けられる。正側制御用第 6抵抗 139および正側制御用第 7抵抗 140は、正側制御用比較器 132の正側入力端子とグランドとの間に、直列接続されて設けられる。正側制御用第 6抵抗 139および正側制御用第 7抵抗 140は、正側制御用第 6抵抗 139が正側制御用比較器 132側、正側制御用第 7抵抗 140 がグランド側に設けられる。正側制御用第 8抵抗 141は、正側制御用比較器 132の出力端子と、正側制御用第 6抵抗 139および正側制御用第 7抵抗 140の接続点との間に設けられる。

[0071] 正側制御用正電源 142は、マイナス側端子がグランドに接続される。正側制御用第 9抵抗 143は、正側制御用比較器 132の出力端子と正側制御用正電源 142のプラス側端子との間に設けられる。ノッファ回路 144は、正側制御用比較器 132の出力端子の電圧を入力して、入力した電圧に従った論理の第 2負荷制御信号 S として出

H

力する。

[0072] このような構成の電圧超過抑制制御部 48によれば、第 2負荷制御信号 S をロー（

H

電圧超過抑制負荷部 44をオフ）としている状態力も出力電圧 V が上昇して、当該

OUT

出力電圧 V が第 3基準電圧 V 以上の値となった場合、第 2負荷制御信号 S を

OUT ref3 H ハイに切り替えることができる。また、電圧超過抑制制御部 48によれば、電圧超過抑制負荷部 44をハイ (電圧超過抑制負荷部 44をオン)としてヽる状態カゝら出力電圧 V o が下降して、出力電圧 V が上方基準電圧 V より小さい第 4基準電圧 V 未満

UT OUT refl ref4 の値となった場合、第 2負荷制御信号 S をローに切り替えることができる。

H

[0073] より具体的に、正側制御用負電源 136により発生される電圧を—Vとし、正側制御

N

用正電源 142により発生される電圧を Vとし、正側制御用第 1抵抗 133の抵抗値を R

P

、正側制御用第 2抵抗 134の抵抗値を R 、正側制御用第 3抵抗 135の抵抗値を R

31 32

、正側制御用第 4抵抗 137の抵抗値を R 、正側制御用第 5抵抗 138の抵抗値を R

23 34

、正側制御用第 6抵抗 139の抵抗値を R 、正側制御用第 7抵抗 140の抵抗値を R

35 36

、正側制御用第 8抵抗 141の抵抗値を R 、正側制御用第 9抵抗 143の抵抗値を R

37 38

とした場合、電圧超過抑制制御部 48は、出力電圧 V と、下記式（5)、 (6)に示

39 OUT

す上方基準電圧 V および第 4基準電圧 V とを比較することができる。

ref2 ref4

[0074] V =

ref2

{(R +((R

36 37 x(R +R ))/(R +R +R )))/

38 39 37 38 39

(R +R +((R X (R +R ))/(R +R +R )))}XV

35 36 37 38 39 37 38 39 REF

+ {(((R +R )XR )/(R +R +R ))/(((((R +R ) XR )/(R +R

35 36 37 35 36 37 35 36 37 35

+R ))+R +R ) X (R

36 37 38 39 35 Z(R +R ))}XV

35 36 P

+ {(((R +R ) XR )/(R +((R +R ) XR )))/(R +R +R )}XV

31 32 33 34 31 32 33 31 32 33 N

…(

[0075] V =

ref4

{(R +((R XR )/(R +R )))/

36 37 38 37 38

(R +R +((R XR )/(R +R )))}XV

35 36 37 38 37 38 REF + { ( ( (R +R ) XR ) / (R + ( (R +R ) XR ) ) ) / (R +R +R ) } XV

31 32 33 34 31 32 33 31 32 33 N

… ）

[0076] 図 9は、本実施形態の変形例に係る電源装置 16の構成を電子デバイス 100とともに示す。本変形例に係る電源装置 16は、図 2に示した同一の符号の部材と略同一の構成及び機能を採るので、以下、相違点を除き説明を省略する。

[0077] 本変形例に係る電源装置 16内の電圧低下補償負荷部 42は、負荷切断スィッチ 9 2を更に含む。また、本変形例に係る電源装置 16は、負荷切断制御部 94を更に有する。負荷切断スィッチ 92は、電流出力部 30とグランドとの間から、電圧低下補償負荷部 42を電気的に接続するか否かを切り替える。負荷切断制御部 94は、電流出力部 30から出力する出力電流の基準値が異なる第 1の試験および第 2の試験を順次実行する場合において、電流出力部 30とグランドの間から電圧低下補償負荷部 42 を電気的に切断して出力電流の基準値を変更するように、負荷切断スィッチ 92を切り替え制御する。

[0078] これにより、電源装置 16によれば、第 1試験力も第 2試験に切り替えられて電子デバイス 100の消費電流が増加する場合に、必要とする電源電流 I をより早く電子デ

DD

バイス 100に流すことができる。従って、試験装置 10によれば、第 2試験を早く開始することができる。

[0079] 以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

[0080] 上記説明から明らかなように、本発明によれば、安定した電源電圧を電子デバイスに供給することができる。

Claims

請求の範囲

[1] 電子デバイスに電源電流を供給する電源装置であって、

少なくとも一部に前記電源電流を含む出力電流を出力する電流出力部と、前記電流出力部の出力電圧を入力し、予め定められたカットオフ周波数より低い低周波数成分を通過させる低域通過部と、

前記電流出力部とグランドの間に前記電子デバイスと並列に接続され、負荷のオンを指示された場合に前記電流出力部が出力する前記出力電流の少なくとも一部である電圧超過抑制電流を消費し、負荷のオフを指示された場合に前記電圧超過抑制電流を消費するのを停止する電圧超過抑制負荷部と、

前記電流出力部の前記出力電圧が、前記低域通過部が出力する電圧に予め定められた上方オフセット電圧を加えた上方基準電圧未満の値を維持している場合に前記電圧超過抑制負荷部をオフ状態に保持し、前記出力電圧が前記上方基準電圧以上となった場合に前記電圧超過抑制負荷部をオンとする電圧超過抑制負荷制御部と

を備える電源装置。

[2] 前記電流出力部とグランドの間に前記電子デバイスおよび前記電圧超過抑制負荷部と並列に接続され、負荷のオンを指示された場合に前記電流出力部が出力する前記出力電流の少なくとも一部である電圧低下補償電流を消費し、負荷のオフを指示された場合に前記電圧低下補償電流を消費するのを停止する電圧低下補償負荷部と、

前記電流出力部の前記出力電圧が、前記低域通過部が出力する電圧から予め定められた下方オフセット電圧を減じた下方基準電圧以上の値を維持している場合に前記電圧低下補償負荷部をオン状態に保持し、前記出力電圧が前記下方基準電圧未満となった場合に前記電圧低下補償負荷部をオフとする電圧低下補償制御部と

を更に備える請求項 1に記載の電源装置。

[3] 前記電流出力部の出力と前記電子デバイスの電源入力端子に接続された当該電源装置の電源供給端子との間を接続する電源供給線と、前記電流出力部および前記電源供給端子との間に設けられた分岐点と、グランドとの間に接続された電源側コンデンサと

を更に備え、

前記電圧低下補償負荷部および前記電圧超過抑制負荷部は、前記分岐点および前記電源側コンデンサの間の配線とグランドの間に接続され、負荷のオンを指示された場合に前記電圧低下補償電流および前記電圧超過抑制電流をグランドに流す請求項 2に記載の電源装置。

[4] 前記電流出力部から出力する前記出力電流の基準値を変更する場合において、前記電流出力部の前記出力電流が新たな前記基準値となるまでの間、前記低域通過部の前記カットオフ周波数を前記出力電流が新たな前記基準値となった後と比較しょり高い周波数に設定するカットオフ周波数制御部を更に備える請求項 3に記載の電源装置。

[5] 前記電流出力部から出力する前記出力電流の基準値を変更する場合において、前記電流出力部の前記出力電流が新たな前記基準値となるまでの間、前記電流出力部とグランドの間から前記電圧低下補償負荷部を電気的に切断する負荷切断制御部を更に備える請求項 3に記載の電源装置。

[6] 前記電圧低下補償制御部は、前記電圧低下補償負荷部をオフとした場合にぉヽて、前記出力電圧が前記低域通過部が出力する電圧から前記下方オフセット電圧より小さい予め定められた第 3オフセット電圧を減じた第 3基準電圧以上となるまで前記電圧低下補償負荷部をオフ状態とし、前記出力電圧が前記第 3基準電圧以上となつた場合に前記電圧低下補償負荷部を再びオン状態とする請求項 3に記載の電源装置。

[7] 前記電圧超過抑制制御部は、前記電圧超過抑制負荷部をオンとした場合において、前記出力電圧が前記低域通過部が出力する電圧に前記上方オフセット電圧より小さい予め定められた第 4オフセット電圧を加えた第 4基準電圧未満となるまで前記電圧超過抑制負荷部をオン状態とし、前記出力電圧が前記第 4基準電圧未満となつた場合に前記電圧超過抑制負荷部を再びオフ状態とする請求項 3に記載の電源装置。

[8] 電子デバイスを試験する試験装置であって、

少なくとも一部に前記電子デバイスに供給される電源電流を含む出力電流を出力する電流出力部と、

前記電流出力部の出力電圧を入力し、予め定められたカットオフ周波数より低い低周波数成分を通過させる低域通過部と、

前記電流出力部の前記出力電圧が、前記低域通過部が出力する電圧に予め定められた上方オフセット電圧を加えた上方基準電圧未満の値を維持している場合に前記電圧超過抑制負荷部をオフ状態に保持し、前記出力電圧が前記上方基準電圧以上となった場合に前記電圧超過抑制負荷部をオンとする電圧超過抑制制御部と、前記電子デバイスに供給される前記電源電流を測定する電流測定部と、前記電流測定部の測定結果に基づいて前記電子デバイスの良否を判定する判定部と

を備える試験装置。

[9] 前記電流出力部とグランドの間に前記電子デバイスおよび前記電圧超過抑制負荷部と並列に接続され、負荷のオンを指示された場合に前記電流出力部が出力する前記出力電流の少なくとも一部である電圧低下補償電流を消費し、負荷のオフを指示された場合に前記電圧低下補償電流を消費するのを停止する電圧低下補償負荷部と、

を更に備える請求項 8に記載の試験装置。

[10] 前記電流出力部の出力と前記電子デバイスの電源入力端子との間を接続する電源供給線と、

前記電流出力部の出力および前記電源入力端子の間の接点とグランドとの間に前記電子デバイスと並列に接続されたデバイス側コンデンサと、

前記デバイス側コンデンサと前記電源供給線との間の接点および前記電流出力部の出力の間の分岐点と、グランドとの間に接続された電源側コンデンサと

を更に備え、

前記電圧低下補償負荷部および前記電圧超過抑制負荷部は、前記分岐点および前記電源側コンデンサの間の配線とグランドの間に接続され、負荷のオンを指示された場合に前記電圧低下補償電流および前記電圧超過抑制電流をグランドに流す請求項 8に記載の試験装置。

[11] 前記電流出力部から出力する前記出力電流の基準値が異なる第 1の試験および第 2の試験を順次実行する場合におヽて、前記電流出力部とグランドの間から前記電圧低下補償負荷部を電気的に切断して前記出力電流の基準値を変更する負荷切断制御部を更に備える請求項 10に記載の試験装置。

[12] 電子デバイスに供給する電源電流を出力電流として出力する電流出力装置に付カロされる安定化装置であって、

前記電流出力装置の出力電圧を入力し、予め定められたカットオフ周波数より低い低周波数成分を通過させる低域通過部と、

前記電流出力装置とグランドの間に前記電子デバイスと並列に接続され、負荷のオンを指示された場合に前記電流出力装置が出力する前記出力電流の少なくとも一部である電圧超過抑制電流を消費し、負荷のオフを指示された場合に前記電圧超過抑制電流を消費するのを停止する電圧超過抑制負荷部と、

前記電流出力装置の前記出力電圧が、前記低域通過部が出力する電圧に予め定められた上方オフセット電圧を加えた上方基準電圧未満の値を維持している場合に前記電圧超過抑制負荷部をオフ状態に保持し、前記出力電圧が前記上方基準電圧以上となった場合に前記電圧超過抑制負荷部をオンとする電圧超過抑制制御部とを備える安定化装置。

前記電流出力装置とグランドの間に前記電子デバイスおよび前記電圧超過抑制負荷部と並列に接続され、負荷のオンを指示された場合に前記電流出力装置が出力する前記出力電流の少なくとも一部である電圧低下補償電流を消費し、負荷のオフを指示された場合に前記電圧低下補償電流を消費するのを停止する電圧低下補償負荷部と、前記電流出力装置の前記出力電圧が、前記低域通過部が出力する電圧から予め定められた下方オフセット電圧を減じた下方基準電圧以上の値を維持している場合に前記電圧低下補償負荷部をオン状態に保持し、前記出力電圧が前記下方基準電圧未満となった場合に前記電圧低下補償負荷部をオフとする電圧低下補償制御部と

を更に備える請求項 12に記載の安定ィ匕装置