KR101044706B1 - 전원 장치, 시험 장치, 및 안정화 장치 - Google Patents

전원 장치, 시험 장치, 및 안정화 장치 Download PDF

Info

Publication number
KR101044706B1
KR101044706B1 KR1020087029619A KR20087029619A KR101044706B1 KR 101044706 B1 KR101044706 B1 KR 101044706B1 KR 1020087029619 A KR1020087029619 A KR 1020087029619A KR 20087029619 A KR20087029619 A KR 20087029619A KR 101044706 B1 KR101044706 B1 KR 101044706B1
Authority
KR
South Korea
Prior art keywords
voltage
output
current
load
power supply
Prior art date
Application number
KR1020087029619A
Other languages
English (en)
Other versions
KR20090009945A (ko
Inventor
요시히로 하시모토
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20090009945A publication Critical patent/KR20090009945A/ko
Application granted granted Critical
Publication of KR101044706B1 publication Critical patent/KR101044706B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

전류 출력부의 출력 전압을 입력하고 미리 정해진 컷오프 주파수보다 낮은 저주파수 성분을 통과시키는 저역 통과부, 부하의 온이 지시된 경우에 전류 출력부가 출력하는 출력 전류의 적어도 일부인 전압 초과 억제 전류를 소비하는 전압 초과 억제 부하부, 및 전류 출력부의 출력 전압이 저역 통과부가 출력하는 전압에 미리 정해진 상방 오프셋 전압을 더한 상방 기준 전압 미만의 값을 유지하고 있는 경우에 전압 초과 억제 부하부를 오프 상태로 보유하는 전압 초과 억제 제어부를 포함하는 전원 장치를 제공한다.
Figure R1020087029619
시험 장치, 전원 장치, 안정화 장치, 전원 전압, 전원 전류, 전자 디바이스

Description

전원 장치, 시험 장치, 및 안정화 장치{Power supply, tester, and stabilizer}
본 발명은 전원 장치, 시험 장치, 및 안정화 장치에 관한 것이다. 특히, 본 발명은 전자 디바이스에 전원 전압을 안정되게 공급하는 전원 장치, 시험 장치, 및 안정화 장치에 관한 것이다. 본 출원은 다음의 일본 출원에 관련된다. 문헌의 참조에 의한 편입이 인정되는 지정국에 대해서는 다음의 출원에 기재된 내용을 참조에 의해 본 출원에 편입하고 본 출원의 일부로 한다.
1. 일본특허출원 2006-154076 출원일 2006년 6월 1일
전자 디바이스의 시험 장치는 전자 디바이스의 소비 전류가 크게 변동한 경우일지라도, 당해 전자 디바이스에 공급되는 전원 전압의 변동을 작게 할 수 있는 것이 바람직하다. 특허 문헌 1 및 특허 문헌 2에는 전원 출력단에 병렬로 접속된 병렬 부하부를 포함하며, 전원 전류가 증가한 경우에 병렬 부하부의 전류 소비를 정지시킴으로써 전원 전압의 저하를 방지한 전원 장치가 개시되어 있다.
[특허 문헌 1] 일본특허공개 2004-347421호 공보
[특허 문헌 1] 일본특허공개 2006-105620호 공보
그런데, 특허 문헌 1 및 특허 문헌 2에 개시된 전원 장치에서는 전자 디바이 스에 공급되는 전원 전류의 감소에 따라 전원 전압이 상승한 경우에 전원 전압을 안정화시키는 것은 곤란하였다.
따라서, 본 발명은 상기의 과제를 해결할 수 있는 전원 장치, 시험 장치, 및 안정화 장치를 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 또 다른 유리한 구체예를 규정한다.
상기 과제를 해결하기 위해서, 본 발명의 제1 형태에 따르면, 전자 디바이스에 전원 전류를 공급하는 전원 장치에 있어서, 적어도 일부에 전원 전류를 포함하는 출력 전류를 출력하는 전류 출력부, 전류 출력부의 출력 전압을 입력하고 미리 정해진 컷오프 주파수보다 낮은 저주파수 성분을 통과시키는 저역 통과부, 전류 출력부와 접지 사이에서 전자 디바이스와 병렬로 접속되며 부하의 온이 지시된 경우에 전류 출력부가 출력하는 출력 전류의 적어도 일부인 전압 초과 억제 전류를 소비하며 부하의 오프가 지시된 경우에 전압 초과 억제 전류를 소비하는 것을 정지시키는 전압 초과 억제 부하부, 및 전류 출력부의 출력 전압이 저역 통과부가 출력하는 전압에 미리 정해진 상방 오프셋 전압을 더한 상방 기준 전압 미만의 값을 유지하고 있는 경우에 전압 초과 억제 부하부를 오프 상태로 보유하며 출력 전압이 상방 기준 전압 이상이 된 경우에 전압 초과 억제 부하부를 온으로 하는 전압 초과 억제 제어부를 포함하는 전원 장치를 제공한다.
전원 장치는, 전류 출력부와 접지 사이에 전자 디바이스 및 전압 초과 억제 부하부와 병렬로 접속되며 부하의 온이 지시된 경우에 전류 출력부가 출력하는 출력 전류의 적어도 일부인 전압 저하 보상 전류를 소비하며 부하의 오프가 지시된 경우에 전압 저하 보상 전류를 소비하는 것을 정지시키는 전압 저하 보상 부하부, 및 전류 출력부의 출력 전압이 저역 통과부가 출력하는 전압으로부터 미리 정해진 하방 오프셋 전압을 뺀 하방 기준 전압 이상의 값을 유지하고 있는 경우에 전압 저하 보상 부하부를 온 상태로 보유하며 출력 전압이 하방 기준 전압 미만이 된 경우에 전압 저하 보상 부하부를 오프로 하는 전압 저하 보상 제어부를 더 포함하여도 된다.
전원 장치는, 전류 출력부의 출력과 전자 디바이스의 전원 입력 단자에 접속된 당해 전원 장치의 전원 공급 단자의 사이를 접속하는 전원 공급선, 및 전류 출력부 및 전원 공급 단자 사이에 설치된 분기점과 그라운드 사이에 접속된 전원측 캐패시터를 더 포함하며, 전압 저하 보상 부하부 및 전압 초과 억제 부하부는 분기점 및 전원측 캐패시터 사이의 배선과 접지의 사이에 접속되며, 부하의 온이 지시된 경우에 전압 저하 보상 전류 및 전압 초과 억제 전류를 접지로 흐르게 하여도 된다.
전원 장치는, 전류 출력부로부터 출력되는 출력 전류의 기준치를 변경하는 경우, 전류 출력부의 출력 전류가 새로운 기준치가 될 때까지의 기간 동안 저역 통과부의 컷오프 주파수를 출력 전류가 새로운 기준치가 된 후와 비교하여 보다 높은 주파수로 설정하는 컷오프 주파수 제어부를 더 포함하여도 된다.
전원 장치는, 전류 출력부로부터 출력되는 출력 전류의 기준치를 변경하는 경우, 전류 출력부의 출력 전류가 새로운 기준치가 될 때까지의 기간 동안 전류 출력부와 접지의 사이에서 전압 저하 보상 부하부를 전기적으로 절단하는 부하 절단 제어부를 더 포함하여도 된다.
전압 저하 보상 제어부는 전압 저하 보상 부하부를 오프로 한 경우에 출력 전압이 저역 통과부가 출력하는 전압으로부터 하방 오프셋 전압보다 작은 미리 정해진 제3 오프셋 전압을 뺀 제3 기준 전압 이상이 될 때까지 전압 저하 보상 부하부를 오프 상태로 하며, 출력 전압이 제3 기준 전압 이상이 된 경우에 전압 저하 보상 부하부를 다시 온 상태로 하여도 된다.
전압 초과 억제 제어부는 전압 초과 억제 부하부를 온으로 한 경우에 출력 전압이 저역 통과부가 출력하는 전압에 상방 오프셋 전압보다 작은 미리 정해진 제4 오프셋 전압을 더한 제4 기준 전압 미만이 될 때까지 전압 초과 억제 부하부를 온 상태로 하며, 출력 전압이 제4 기준 전압 미만이 된 경우에 전압 초과 억제 부하부를 다시 오프 상태로 하여도 된다.
본 발명의 제2 형태에 따르면, 전자 디바이스를 시험하는 시험 장치에 있어서, 적어도 일부에 전자 디바이스에 공급되는 전원 전류를 포함하는 출력 전류를 출력하는 전류 출력부, 전류 출력부의 출력 전압을 입력하고 미리 정해진 컷오프 주파수보다 낮은 저주파수 성분을 통과시키는 저역 통과부, 전류 출력부와 접지 사이에서 전자 디바이스와 병렬로 접속되며 부하의 온이 지시된 경우에 전류 출력부가 출력하는 출력 전류의 적어도 일부인 전압 초과 억제 전류를 소비하며 부하의 오프가 지시된 경우에 전압 초과 억제 전류를 소비하는 것을 정지시키는 전압 초과 억제 부하부, 전류 출력부의 출력 전압이 저역 통과부가 출력하는 전압에 미리 정해진 상방 오프셋 전압을 더한 상방 기준 전압 미만의 값을 유지하고 있는 경우에 전압 초과 억제 부하부를 오프 상태로 보유하며 출력 전압이 상방 기준 전압 이상이 된 경우에 전압 초과 억제 부하부를 온으로 하는 전압 초과 억제 제어부, 전자 디바이스에 공급되는 전원 전류를 측정하는 전류 측정부, 및 전류 측정부의 측정 결과에 기초하여 전자 디바이스의 양부를 판정하는 판정부를 포함하는 시험 장치를 제공한다.
시험 장치는, 전류 출력부와 접지 사이에서 전자 디바이스 및 전압 초과 억제 부하부와 병렬로 접속되며 부하의 온이 지시된 경우에 전류 출력부가 출력하는 출력 전류의 적어도 일부인 전압 저하 보상 전류를 소비하며 부하의 오프가 지시된 경우에 전압 저하 보상 전류를 소비하는 것을 정지시키는 전압 저하 보상 부하부, 및 전류 출력부의 출력 전압이 저역 통과부가 출력하는 전압으로부터 미리 정해진 하방 오프셋 전압을 뺀 하방 기준 전압 이상의 값을 유지하고 있는 경우에 전압 저하 보상 부하부를 온 상태로 보유하며 출력 전압이 하방 기준 전압 미만이 된 경우에 전압 저하 보상 부하부를 오프로 하는 전압 저하 보상 제어부를 더 포함하여도 된다.
시험 장치는, 전류 출력부의 출력과 전자 디바이스의 전원 입력 단자의 사이를 접속하는 전원 공급선, 전류 출력부의 출력 및 전원 입력 단자 사이의 접점과 접지의 사이에 전자 디바이스와 병렬로 접속된 디바이스측 캐패시터, 및 디바이스측 캐패시터와 전원 공급선 사이의 접점 및 전류 출력부의 출력 사이의 분기점과 접지의 사이에 접속된 전원측 캐패시터를 더 포함하며, 전압 저하 보상 부하부 및 전압 초과 억제 부하부는 분기점 및 전원측 캐패시터 사이의 배선과 접지의 사이에 접속되며 부하의 온이 지시된 경우에 전압 저하 보상 전류 및 전압 초과 억제 전류를 접지로 흐르게 하여도 된다.
시험 장치는, 전류 출력부로부터 출력되는 출력 전류의 기준치가 다른 제1 시험 및 제2 시험을 순차 실행하는 경우에 전류 출력부와 접지 사이에서 전압 저하 보상 부하부를 전기적으로 절단해서 출력 전류의 기준치를 변경하는 부하 절단 제어부 를 더 포함하여도 된다.
본 발명의 제3 형태에 따르면, 전자 디바이스에 공급되는 전원 전류를 출력 전류로서 출력하는 전류 출력 장치에 부가되는 안정화 장치에 있어서, 전류 출력 장치의 출력 전압을 입력하고 미리 정해진 컷오프 주파수보다 낮은 저주파수 성분을 통과시키는 저역 통과부, 전류 출력 장치와 접지 사이에서 전자 디바이스와 병렬로 접속되며 부하의 온이 지시된 경우에 전류 출력 장치가 출력하는 출력 전류의 적어도 일부인 전압 초과 억제 전류를 소비하며 부하의 오프가 지시된 경우에 전압 초과 억제 전류를 소비하는 것을 정지시키는 전압 초과 억제 부하부, 및 전류 출력 장치의 출력 전압이 저역 통과부가 출력하는 전압에 미리 정해진 상방 오프셋 전압을 더한 상방 기준 전압 미만의 값을 유지하고 있는 경우에 전압 초과 억제 부하부를 오프 상태로 보유하며 출력 전압이 상방 기준 전압 이상이 된 경우에 전압 초과 억제 부하부를 온으로 하는 전압 초과 억제 제어부를 포함하는 안정화 장치를 제공한다.
안정화 장치는, 전류 출력 장치와 접지 사이에서 전자 디바이스 및 전압 초과 억제 부하부와 병렬로 접속되며 부하의 온이 지시된 경우에 전류 출력 장치가 출력하는 출력 전류의 적어도 일부인 전압 저하 보상 전류를 소비하며 부하의 오프가 지시된 경우에 전압 저하 보상 전류를 소비하는 것을 정지시키는 전압 저하 보상 부하부, 및 전류 출력 장치의 출력 전압이 저역 통과부가 출력하는 전압으로부터 미리 정해진 하방 오프셋 전압을 뺀 하방 기준 전압 이상의 값을 유지하고 있는 경우에 전압 저하 보상 부하부를 온 상태로 보유하며 출력 전압이 하방 기준 전압 미만이 된 경우에 전압 저하 보상 부하부를 오프로 하는 전압 저하 보상 제어부를 더 포함하여도 된다.
또한, 상기 발명의 개요는 본 발명이 필요로 하는 특징의 모두를 열거한 것이 아니며, 이들 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
본 발명에 따르면, 안정된 전원 전압을 전자 디바이스에 공급할 수 있다.
도 1은 본 발명의 실시 형태에 관한 시험 장치(10)의 구성을 전자 디바이스(100)와 함께 나타낸다.
도 2는 본 발명의 실시 형태에 관한 전원 장치(16)의 구성을 전자 디바이스(100)와 함께 나타낸다.
도 3(A)는 전류 출력부(30)로부터 출력되는 전원 전류 IPDS 및 전자 디바이스(100)의 전원 입력 단자에 공급되는 출력 전류 IDD의 일례를 나타낸다. 도 3(B) 는 전압 저하 보상 부하부(42)에 흐르는 제1 부하 전류 IDL의 일례를 나타낸다. 도 3(C)는 전압 초과 억제 부하부(44)에 흐르는 제2 부하 전류 IDH의 일례를 나타낸다. 도 3(D)는 전자 디바이스(100)의 전원 입력 단자에 인가되는 출력 전압 VOUT의 일례를 나타낸다. 도 3(E)는 저역 통과부(38)의 컷오프 주파수를 전환하는 컷오프 제어 신호 S1의 일례를 나타낸다. 도 3(F)는 저역 통과부(38)에 의해 출력되는 참조 전압 VREF의 일례를 나타낸다.
도 4는 기준 전압에 히스테리시스를 설정한 경우의 제1 부하 제어 신호 SL의 스위칭 타이밍의 일례를 나타낸다.
도 5는 기준 전압에 히스테리시스를 설정한 경우의 제2 부하 제어 신호 SH의 스위칭 타이밍의 일례를 나타낸다.
도 6은 본 발명의 실시 형태에 관한 저역 통과부(38)의 구성의 일례를 나타낸다.
도 7은 본 발명의 실시 형태에 관한 전압 저하 보상 제어부(46)의 구성의 일례를 나타낸다.
도 8은 본 발명의 실시 형태에 관한 전압 초과 억제 제어부(48)의 구성의 일례를 나타낸다.
도 9는 본 발명의 실시 형태의 변형예에 따른 전원 장치(16)의 구성을 전자 디바이스(100)와 함께 나타낸다.
<부호의 설명>
10 … 시험 장치, 12 … 패턴 발생부, 14 … 시험 신호 공급부, 16 … 전원 장치, 18 … 전원 측정부, 20 … 판정부, 22 … 제어부, 30 … 전류 출력부, 32 … 전원 공급선, 34 … 디바이스측 캐패시터, 36 … 전원측 캐패시터, 38 … 저역 통과부, 40 … 컷오프 주파수 제어부, 42 … 전압 저하 보상 부하부, 44 … 전압 초과 억제 부하부, 46 … 전압 저하 보상 제어부, 48 … 전압 초과 억제 제어부, 52 … 접점, 54 … 분기점, 62 … 제1 저항, 64 … 제1 스위치, 66 … 제2 저항, 68 … 제2 스위치, 92 … 부하 절단 스위치, 94 … 부하 절단 제어부, 100 … 전자 디바이스, 111 … 필터용 제1 저항, 112 … 필터용 제2 저항, 113 … 필터용 캐패시터, 114 … 필터용 스위치, 115 … 필터용 연산 증폭기, 116 … 필터용 전압원, 117 … 필터용 제3 저항, 118 … 필터용 제4 저항, 121 … 부측 제어용 비교기, 122 … 부측 제어용 제1 저항, 123 … 부측 제어용 제2 저항, 124 … 부측 제어용 제3 저항, 125 … 부측 제어용 제4 저항, 126 … 부측 제어용 전원, 127 … 부측 제어용 제5 저항, 128 … 반전 회로, 131 … 전압 팔로워 회로, 132 … 정측 제어용 비교기, 133 … 정측 제어용 제1 저항, 134 … 정측 제어용 제2 저항, 135 … 정측 제어용 제3 저항, 136 … 정측 제어용 부전원, 137 … 정측 제어용 제4 저항, 138 … 정측 제어용 제5 저항, 139 … 정측 제어용 제6 저항, 140 … 정측 제어용 제7 저항, 141 … 정측 제어용 제8 저항, 142 … 정측 제어용 정전원, 143 … 정측 제어용 제9 저항, 144 … 버퍼 회로
이하, 발명의 실시 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 따른 발명을 한정하는 것이 아니며 또한 실시 형태에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수적인 것은 아니다.
도 1은 본 실시 형태에 관한 시험 장치(10)의 구성을 전자 디바이스(100)와 함께 나타낸다. 시험 장치(10)는 피시험 디바이스인 전자 디바이스(100)를 시험한다. 시험 장치(10)는 패턴 발생부(12), 시험 신호 공급부(14), 전원 장치(16), 전원 측정부(18), 판정부(20), 및 제어부(22)를 포함한다.
패턴 발생부(12)는 전자 디바이스(100)에 공급하여야 할 시험 신호의 패턴을 나타내는 시험 패턴을 발생한다. 시험 신호 공급부(14)는 패턴 발생부(12)에 의해 발생된 시험 패턴에 따른 시험 신호를 전자 디바이스(100)에 공급한다. 전원 장치(16)는 전자 디바이스(100)의 전원 입력 단자에 전원 전압을 공급한다. 전원 측정부(18)는 전자 디바이스(100)의 전원 입력 단자에 공급되는 전원 전류를 측정한다. 판정부(20)는 시험 신호에 따라 전자 디바이스(100)로부터 출력되는 출력 신호의 양부를 판정한다. 이에 더하여, 판정부(20)는 전원 측정부(18)의 측정 결과에 기초하여 전자 디바이스(100)의 양부를 판정한다. 제어부(22)는 패턴 발생부(12), 시험 신호 공급부(14), 전원 장치(16), 전원 측정부(18), 및 판정부(20)를 제어한다.
도 2는 본 실시 형태에 관한 전원 장치(16)의 구성을 전자 디바이스(100)와 함께 나타낸다. 전원 장치(16)는 전류 출력부(30), 전원 공급선(32), 디바이스측 캐패시터(34), 전원측 캐패시터(36), 저역 통과부(38), 컷오프 주파수 제어부(40), 전압 저하 보상 부하부(42), 전압 초과 억제 부하부(44), 전압 저하 보상 제어부(46), 및 전압 초과 억제 제어부(48)를 포함한다. 시험 장치(10)는 일례로서 전자 디바이스(100)가 설치된 퍼포먼스 보드 상에 전원 공급선(32), 디바이스측 캐패시터(34), 전원측 캐패시터(36), 저역 통과부(38), 컷오프 주파수 제어부(40), 전압 저하 보상 부하부(42), 전압 초과 억제 부하부(44), 전압 저하 보상 제어부(46), 및 전압 초과 억제 제어부(48)를 포함하여도 된다. 이에 따라, 시험 장치(10)는 전자 디바이스(100)에 공급하는 전원 전압을 안정화시키는 안정화 장치를 퍼포먼스 보드 상에 형성할 수 있다.
전류 출력부(30)는 적어도 일부에 전자 디바이스(100)에 공급되는 전원 전류 IDD를 포함하는 출력 전류 IDPS를 출력한다. 전원 공급선(32)은 전류 출력부(30)의 출력과 전자 디바이스(100)의 전원 입력 단자 사이를 접속한다.
디바이스측 캐패시터(34)는 전류 출력부(30)의 출력 및 전자 디바이스(100)의 전원 입력 단자 사이의 접점(52)과 접지의 사이에 전자 디바이스(100)와 병렬로 접속된다. 디바이스측 캐패시터(34)는 전자 디바이스(100)의 전원 입력 단자에 공급하는 전원 전압을 평활화한다. 디바이스측 캐패시터(34)는 일례로서 전자 디바이스(100)의 가장 근접한 곳에 설치되어도 된다. 전원측 캐패시터(36)는 디바이스측 캐패시터(34)와 전원 공급선(32) 사이의 접점(52) 및 전류 출력부(30)의 출력 사이의 분기점(54)과 접지의 사이에 접속된다. 즉, 전원측 캐패시터(36)는 전원 공급선(32) 상에서의 디바이스측 캐패시터(34)보다도 전류 출력부(30)측에 설치된 다. 전원측 캐패시터(36)는 전자 디바이스(100)의 전원 입력 단자에 공급되는 전원 전압을 평활화한다.
저역 통과부(38)는 전류 출력부(30)의 출력 전압 VOUT를 입력하고 미리 정해진 컷오프 주파수보다 낮은 저주파수 성분을 통과시켜서 참조 전압 VREF로서 출력한다. 저역 통과부(38)는 일례로서 디바이스측 캐패시터(34)의 단자간 전압을 입력함으로써 전자 디바이스(100)의 가장 근접한 곳에서 저역 통과부(38)의 출력 전압 VOUT를 입력하여도 된다. 컷오프 주파수 제어부(40)는 전류 출력부(30)로부터 출력되는 출력 전류 IDPS의 기준치를 변경하는 경우, 전류 출력부(30)의 출력 전류가 새로운 기준치가 될 때까지의 기간 동안 저역 통과부(38)의 컷오프 주파수를 출력 전류가 새로운 기준치가 된 후와 비교하여 보다 높은 주파수로 설정한다. 컷오프 주파수 제어부(40)는 일례로서 전자 디바이스(100)에 대하여 전원 전압의 공급 개시 시에 저역 통과부(38)의 컷오프 주파수를 높게 하며, 디바이스측 캐패시터(34) 및 전원측 캐패시터(36)에 대한 충전이 완료된 후에 컷오프 주파수를 낮게 하여도 된다.
전압 저하 보상 부하부(42)는 전류 출력부(30)의 출력과 접지 사이에서 전자 디바이스(100)와 병렬로 접속되며, 부하의 온이 지시된 경우에 전류 출력부(30)가 출력하는 출력 전류 IDPS의 적어도 일부인 전압 저하 보상 전류 IDL을 소비하며, 부하의 오프가 지시된 경우에 전압 저하 보상 전류 IDL을 소비하는 것을 정지시킨다. 본 실시 형태에서, 전압 저하 보상 부하부(42)는 전류 출력부(30)의 출력과 접지 사이에 설치된 제1 저항(62), 및 제1 저항(62)과 접지 사이를 접속할 것인지 여부를 선택하는 제1 스위치(64)를 포함한다. 제1 스위치(64)는 부하의 온이 지시된 경우에 제1 저항(62)과 접지 사이를 접속해서 제1 저항(62)에 전압 저하 보상 전류 IDL을 흐르게 하며, 부하의 오프가 지시된 경우에 제1 저항(62)과 접지 사이를 개방해서 제1 저항(62)에 흐르는 전압 저하 보상 전류 IDL을 정지시킨다. 제1 스위치(64)는 제1 저항(62)과 접지 사이를 대신하여 제1 저항(62)과 전류 출력부(30)의 사이를 접속할 것인지 여부를 선택하여도 된다.
또한, 전압 저하 보상 부하부(42)는 분기점(54) 및 전원측 캐패시터(36) 사이의 배선과 접지의 사이에 접속되어도 된다. 이에 따라, 전원측 캐패시터(36)는 전압 저하 보상 부하부(42)의 스위칭에 의해 스파이크 전압이 발생한 경우일지라도, 당해 스파이크 전압을 더 잘 흡수할 수 있으므로 전자 디바이스(100)에 공급되는 전원 전압을 더욱 안정시킬 수 있다.
전압 초과 억제 부하부(44)는 전류 출력부(30)와 접지 사이에서 전자 디바이스(100) 및 전압 저하 보상 부하부(42)와 병렬로 접속되며, 부하의 온이 지시된 경우에 전류 출력부(30)가 출력하는 출력 전류의 적어도 일부인 전압 초과 억제 전류 IDH를 소비하며, 부하의 오프가 지시된 경우에 전압 초과 억제 전류 IDH를 소비하는 것을 정지시킨다. 본 실시 형태에서, 전압 초과 억제 부하부(44)는 전류 출력부(30)의 출력과 접지 사이에 설치된 제2 저항(66), 및 제2 저항(66)과 접지 사이 를 접속할 것인지 여부를 선택하는 제2 스위치(68)를 포함한다. 제2 스위치(68)는 부하의 온이 지시된 경우에 제2 저항(66)과 접지 사이를 접속하여 제2 저항(66)에 전압 초과 억제 전류 IDH를 소비시키며, 부하의 오프가 지시된 경우에 제2 저항(66)과 접지 사이를 개방해서 제2 저항(66)에 의한 전압 초과 억제 전류 IDH의 소비를 정지시킨다. 제2 스위치(68)는 제2 저항(66)과 접지 사이를 대신하여 제2 저항(66)과 전류 출력부(30) 사이를 접속할지 여부를 선택하여도 된다.
또한, 전압 초과 억제 부하부(44)는 분기점(54) 및 전원측 캐패시터(36) 사이의 배선과 접지의 사이에 접속되어도 된다. 이에 따라, 전원측 캐패시터(36)는 전압 초과 억제 부하부(44)의 스위칭에 의해 스파이크 전압이 발생한 경우일지라도, 당해 스파이크 전압을 보다 흡수할 수 있으므로 전자 디바이스(100)에 공급되는 전원 전압을 보다 안정시킬 수 있다.
전압 저하 보상 제어부(46)는 전류 출력부(30)의 출력 전압 VOUT가 저역 통과부(38)가 출력하는 참조 전압 VREF로부터 미리 정해진 하방 오프셋 전압을 뺀 하방 기준 전압 Vref1 이상의 값을 유지하고 있을 경우에 전압 저하 보상 부하부(42)를 온 상태로 보유하며, 출력 전압 VOUT가 하방 기준 전압 Vref1 미만이 된 경우에 전압 저하 보상 부하부(42)를 오프로 한다. 본 실시 형태에서, 전압 저하 보상 제어부(46)는 출력 전압 VOUT가 하방 기준 전압 Vref1 이상의 경우에 제1 스위치(64)를 온으로 하며, 출력 전압 VOUT가 하방 기준 전압 Vref1 미만이 된 경우에 제1 스위치(64) 를 오프로 하는 제1 부하 제어 신호 SL을 출력한다.
전압 초과 억제 제어부(48)는 전류 출력부(30)의 출력 전압 VOUT가 저역 통과부(38)가 출력하는 참조 전압 VREF에 미리 정해진 상방 오프셋 전압을 더한 상방 기준 전압 Vref2 미만의 값을 유지하고 있는 경우에 전압 초과 억제 부하부(44)를 오프 상태로 보유하며, 출력 전압 VOUT가 상방 기준 전압 Vref2 이상이 된 경우에 전압 초과 억제 부하부(44)를 온으로 한다. 본 실시 형태에서, 전압 초과 억제 제어부(48)는 출력 전압 VOUT가 상방 기준 전압 Vref2 미만의 경우에 제2 스위치(68)를 오프로 하며, 출력 전압 VOUT가 상방 기준 전압 Vref2 이상의 경우에 제2 스위치(68)를 온으로 하는 제2 부하 제어 신호 SH를 출력한다.
도 3(A)는 전류 출력부(30)로부터 출력되는 전원 전류 IPDS 및 전자 디바이스(100)의 전원 입력 단자에 공급되는 출력 전류 IDD의 일례를 나타낸다. 도 3(B)는 전압 저하 보상 부하부(42)에 흐르는 제1 부하 전류 IDL의 일례를 나타낸다. 도 3(C)는 전압 초과 억제 부하부(44)에 흐르는 제2 부하 전류 IDH의 일례를 나타낸다. 도 3(D)는 전자 디바이스(100)의 전원 입력 단자에 인가되는 출력 전압 VOUT의 일례를 나타낸다. 도 3(E)는 저역 통과부(38)의 컷오프 주파수를 전환하는 컷오프 제어 신호 S1의 일례를 나타낸다. 도 3(F)는 저역 통과부(38)에 의해 출력되는 참조 전압 VREF의 일례를 나타낸다. 또한, 도 3(D)에서의 기간 T5 및 T6에서 나타낸 점선은 전원 장치(16)가 전압 초과 억제 부하부(44) 및 전압 초과 억제 제어부(48)를 포함하지 않은 경우의 출력 전압 VOUT의 일례를 나타낸다.
전원 장치(16)의 동작이 개시되면, 전류 출력부(30)는 전압의 출력을 시작하며, 컷오프 주파수 제어부(40)는 저역 통과부(38)의 컷오프 주파수를 시험시보다도 높게 설정한다. 전원 장치(16)의 동작이 개시된 직후의 기간 T1에서 디바이스측 캐패시터(34) 및 전원측 캐패시터(36)는 전류 출력부(30)로부터 출력된 출력 전류 IDPS를 충전한다. 따라서, 기간 T1에서 출력 전압 VOUT는 직선적으로 상승한다. 또한, 전원 전류 IDD는 출력 전압 VOUT의 상승에 따라 직선적으로 상승한다.
또한, 출력 전압 VOUT가 상승하고 있는 동안 출력 전압 VOUT가 참조 전압 VREF보다도 높아지므로(즉, 출력 전압 VOUT가 하방 기준 전압 Vref1 이상의 값을 유지하므로), 기간 T1에서 전압 저하 보상 제어부(46)는 전압 저하 보상 부하부(42)를 온으로 한다. 따라서, 기간 T1에서 전압 저하 보상 전류 IDL은 출력 전압 VOUT에 비례하여 상승한다. 또한, 출력 전압 VOUT가 상승해서 출력 전압 VOUT가 참조 전압 VREF를 넘는 경우일지라도, 동작 개시 시에는 출력 전압 VOUT의 상승율이 비교적 느리기 때문에 출력 전압 VOUT는 상방 오프셋 전압 이상으로 되지는 않는다. 따라서, 전압 저하 보상 제어부(46)는 전압 초과 억제 부하부(44)를 오프로 하여 전압 초과 억제 부하부(44)에 의한 전압 초과 억제 전류 IDH의 소비를 정지시킨다. 또한, 전압 초과 억제 제어부(48)는 전류 출력부(30)로부터 출력되는 전압을 소정 전압으로 변경하는 경우, 출력 전압 VOUT가 소정 전압에 도달할 때까지의 기간 동안 전압 초과 억제 부하부(44)를 강제적으로 오프하여도 된다. 이상의 결과, 기간 T1에서 출력 전류 IDPS는 직선적으로 상승한다.
디바이스측 캐패시터(34) 및 전원측 캐패시터(36)에 대한 충전이 완료된 후의 시각 T2에서 출력 전압 VOUT, 전압 저하 보상 전류 IDL, 전압 초과 억제 전류 IDH, 및 전원 전류 IDD는 일정한 값으로 안정되어 있다. 저역 통과부(38)는 출력 전압 VOUT보다도 지연된 참조 전압 VREF를 출력한다. 따라서, 참조 전압 VREF는 디바이스측 캐패시터(34) 및 전원측 캐패시터(36)에 대한 충전이 완료된 타이밍보다도 지연되어 일정한 값으로 안정된다. 그리고, 디바이스측 캐패시터(34) 및 전원측 캐패시터(36)에 대한 충전이 완료되며 또한 참조 전압 VREF가 소정값으로 안정되면, 시험 장치(10)는 전자 디바이스(100)를 시험할 수 있다(기간 T3 이후).
여기서, 컷오프 주파수 제어부(40)는 참조 전압 VREF가 소정값으로 안정된 후, 저역 통과부(38)의 컷오프 주파수를 낮게 설정한다. 이에 따라, 컷오프 주파수 제어부(40)는 시험 시에 출력 전압 VOUT의 변동이 빨라도 안정된 참조 전압 VREF를 출력할 수 있는 동시에 시험 시작 전에 참조 전압 VREF를 보다 빠르게 동작시킬 수 있으므로, 시험을 시작할 수 있을 때까지의 기간을 짧게 할 수 있다. 또한, 컷오프 주파수 제어부(40)는 전류 출력부(30)에 의해 발생된 전압의 변동이 시작되고나서 소정 시간 경과한 후에 컷오프 주파수를 낮게 선택하여도 되며, 참조 전압 VREF를 검출해서 소정값에 도달하였는 지의 여부에 따라 컷오프 주파수를 낮게 선택하여도 된다.
시험 중에 전자 디바이스(100)에 공급되는 전원 전류 IDD가 안정되어 있는 경우(기간 T3), 출력 전압 VOUT는 일정한 값으로 안정된다. 기간 T3에 출력 전압 VOUT와 참조 전압 VREF는 실질적으로 일치하므로(즉, 출력 전압 VOUT가 하방 기준 전압 Vref1 이상의 값을 유지하므로), 전압 저하 보상 제어부(46)는 전압 저하 보상 부하부(42)를 온으로 한다. 따라서, 기간 T3에서 전압 저하 보상 부하부(42)는 전압 저하 보상 전류 IDL을 소비한다. 또한, 기간 T3에서 출력 전압 VOUT가 상방 기준 전압 Vref2 미만의 값을 유지하므로, 전압 초과 억제 제어부(48)는 전압 초과 억제 부하부(44)를 오프로 한다. 따라서, 기간 T3에서 전압 초과 억제 부하부(44)는 전압 초과 억제 전류 IDH를 소비하지 않는다.
또한, 시험 중에 전자 디바이스(100)에 공급되는 전원 전류 IDD가 증가된 경 우(기간 T4, 기간 T7, 및 기간 T8), 전류 출력부(30)에 의한 출력 전류 IDPS의 공급이 늦어지므로 출력 전압 VOUT는 하강한다. 출력 전압 VOUT가 고속으로 하강한 경우, 출력 전압 VOUT가 참조 전압 VREF보다도 하방 오프셋 전압 이상 낮아지므로(즉, 출력 전압 VOUT가 하방 기준 전압 Vref1 미만의 값이 되므로), 전압 저하 보상 제어부(46)는 전압 저하 보상 부하부(42)를 오프로 한다. 전압 저하 보상 부하부(42)가 오프가 되면, 당해 전압 저하 보상 부하부(42)에 의해 소비되고 있던 전압 저하 보상 전류 IDL이 출력 전류 IDPS에 더해져서 전자 디바이스(100)에 공급되므로 출력 전압 VOUT는 상승한다. 출력 전압 VOUT가 상승하면 출력 전압 VOUT가 하방 기준 전압 Vref1 이상의 값이 되므로, 전압 저하 보상 제어부(46)는 전압 저하 보상 부하부(42)를 온으로 한다. 전압 저하 보상 부하부(42)가 온이 된 후 아직 전류 출력부(30)에 의한 출력 전류 IDPS의 공급이 늦어지고 있는 경우, 출력 전압 VOUT가 하방 기준 전압 Vref1 미만의 값이 되므로 전압 저하 보상 제어부(46)는 전압 저하 보상 부하부(42)를 오프로 한다.
그리고, 전압 저하 보상 제어부(46)는 전원 전류 IDD의 증가분을 증가시킨 출력 전류 IDPS를 전류 출력부(30)가 출력할 때까지 전압 저하 보상 부하부(42)의 온/오프를 반복하여 출력 전압 VOUT를 상승 및 하강시킨다. 이에 따라, 전자 디바이스(100)에 공급되는 전원 전류 IDD가 증가한 경우(기간 T4, 기간 T7, 및 기간 T8) 일지라도, 전원 장치(16)는 출력 전압 VOUT를 실질적으로 일정한 값으로 보유할 수 있다.
또한, 시험 중에 전자 디바이스(100)에 공급되는 전원 전류 IDD가 감소된 경우(기간 T5, 기간 T6), 전류 출력부(30)에 의한 출력 전류 IDPS의 공급(흡입)이 늦어지므로 출력 전압 VOUT는 상승한다. 출력 전압 VOUT가 고속으로 상승한 경우, 출력 전압 VOUT가 참조 전압 VREF보다도 상방 오프셋 전압 이상 높아지므로(즉, 출력 전압 VOUT가 상방 기준 전압 Vref2 이상의 값이 되므로), 전압 초과 억제 제어부(48)는 전압 초과 억제 부하부(44)를 온으로 한다. 전압 초과 억제 부하부(44)가 온이 되면, 당해 전압 초과 억제 부하부(44)에 의해 소비된 전압 초과 억제 전류 IDH가 출력 전류 IDPS로부터 제외되어서 전자 디바이스(100)에 공급되므로 출력 전압 VOUT는 하강한다. 출력 전압 VOUT가 하강하면, 출력 전압 VOUT가 상방 기준 전압 Vref2 미만의 값이 되므로, 전압 초과 억제 제어부(48)는 전압 초과 억제 부하부(44)를 오프로 한다. 전압 초과 억제 부하부(44)가 오프가 된 후 아직 전류 출력부(30)에 의한 출력 전류 IDPS의 흡입이 늦어지고 있는 경우, 출력 전압 VOUT가 상방 기준 전압 Vref2 이상의 값이 되므로 전압 초과 억제 제어부(48)는 전압 초과 억제 부하부(44)를 온으로 한다.
그리고, 전압 저하 보상 제어부(46)는 전원 전류 IDD의 감소분을 감소시킨 출력 전류 IDPS를 전류 출력부(30)가 출력할 때까지 전압 초과 억제 부하부(44)의 오프/온을 반복하여 출력 전압 VOUT를 하강 및 상승시킨다. 이에 따라, 전원 장치(16)는 전자 디바이스(100)에 공급되는 전원 전류 IDD가 상승된 경우(기간 T5, 기간 T6)일지라도, 출력 전압 VOUT를 실질적으로 일정한 값으로 보유할 수 있다.
이상과 같이 전원 장치(16)에 의하면, 전자 디바이스(100)에 공급되는 전원 전류 IDD가 하강된 경우일지라도 출력 전압 VOUT를 상승시키지 않으며, 또한 전자 디바이스(100)에 공급되는 전원 전류 IDD가 상승된 경우일지라도 출력 전압 VOUT를 하강시키지 않고 안정된 출력 전압 VOUT를 전자 디바이스(100)에 공급할 수 있다. 따라서, 이러한 전원 장치(16)를 포함하는 전원 장치(16)에 의하면, 전자 디바이스(100)를 높은 정밀도로 시험할 수 있다.
도 4는 기준 전압에 히스테리시스를 설정한 경우의 제1 부하 제어 신호 SL의 스위칭 타이밍의 일례를 나타낸다. 전압 저하 보상 제어부(46)는 전압 저하 보상 부하부(42)를 오프로 한 경우, 출력 전압 VOUT가 저역 통과부(38)가 출력하는 참조 전압 VREF로부터 하방 오프셋 전압보다 작은 미리 정해진 제3 오프셋 전압을 뺀 제3 기준 전압 Vref3 이상이 될 때까지 전압 저하 보상 부하부(42)를 오프 상태로 하며, 출력 전압 VOUT가 제3 기준 전압 Vref3 이상이 된 경우에 전압 저하 보상 부하부(42)를 다시 온 상태로 하여도 된다.
일례로서, 도 4의 시각 t11 및 시각 t13에 나타내는 바와 같이, 전압 저하 보상 부하부(42)를 온으로 하고 있는 상태로부터 출력 전압 VOUT가 하강하여 출력 전압 VOUT가 하방 기준 전압 Vref1 미만의 값이 된 경우, 전압 저하 보상 제어부(46)는 전압 저하 보상 부하부(42)를 온으로부터 오프로 전환한다. 또한, 도 4의 시각 t12 및 시각 t14에 나타내는 바와 같이, 전압 저하 보상 부하부(42)를 오프로 하고 있는 상태로부터 출력 전압 VOUT가 상승하여 출력 전압 VOUT가 하방 기준 전압 Vref1보다 큰 제3 기준 전압 Vref3 이상의 값이 된 경우, 전압 저하 보상 제어부(46)는 전압 저하 보상 부하부(42)를 오프로부터 온으로 전환한다.
이에 따라, 전압 저하 보상 제어부(46)에 의하면, 역치에 히스테리시스가 주어질 수 있으므로, 전압 저하 보상 부하부(42)의 온/오프를 전환하는 스위칭 기간을 히스테리시스가 주어지지 않을 경우보다도 길게 할 수 있다. 이 결과, 전압 저하 보상 제어부(46)에 의하면 스위칭의 빈도를 저감할 수 있으므로, 전압 저하 보상 부하부(42)를 스위칭함으로써 발생하는 노이즈 등을 적게 할 수 있다.
도 5는 기준 전압에 히스테리시스를 설정한 경우의 제2 부하 제어 신호 SH의 스위칭 타이밍의 일례를 나타낸다. 전압 초과 억제 제어부(48)는 전압 초과 억제 부하부(44)를 온으로 한 경우, 출력 전압 VOUT가 저역 통과부(38)가 출력하는 참조 전압 VREF에 상방 오프셋 전압보다 작은 미리 정해진 제4 오프셋 전압을 더한 제4 기준 전압 Vref4 미만이 될 때까지 전압 초과 억제 부하부(44)를 온 상태로 하며, 출력 전압 VOUT가 제4 기준 전압 Vref4 미만이 된 경우에 전압 초과 억제 부하부(44)를 다시 오프 상태로 하여도 된다.
일례로서, 도 5의 시각 t21 및 시각 t23에 나타내는 바와 같이, 전압 초과 억제 부하부(44)를 오프로 하고 있는 상태로부터 출력 전압 VOUT가 상승하여 출력 전압 VOUT가 상방 기준 전압 Vref2 이상의 값이 된 경우, 전압 초과 억제 제어부(48)는 전압 초과 억제 부하부(44)를 오프로부터 온으로 전환한다. 또한, 도 5의 시각 t22 및 시각 t24에 나타내는 바와 같이, 전압 초과 억제 부하부(44)를 온으로 하고 있는 상태로부터 출력 전압 VOUT가 하강하여 출력 전압 VOUT가 상방 기준 전압 Vref2보다 작은 제4 기준 전압 Vref4 미만의 값이 된 경우, 전압 초과 억제 제어부(48)는 전압 초과 억제 부하부(44)를 온으로부터 오프로 전환한다.
이에 따라, 전압 초과 억제 제어부(48)에 의하면, 역치에 히스테리시스가 주어질 수 있으므로, 전압 초과 억제 부하부(44)의 오프/온을 전환하는 스위칭 기간을 히스테리시스가 주어지지 않을 경우보다도 길게 할 수 있다. 이 결과, 전압 초과 억제 제어부(48)에 의하면 스위칭의 빈도를 저감할 수 있으므로, 전압 초과 억 제 부하부(44)를 스위칭함으로써 발생하는 노이즈 등을 적게 할 수 있다.
도 6은 본 실시 형태에 관한 저역 통과부(38)의 구성의 일례를 나타낸다. 저역 통과부(38)는 일례로서 필터용 제1 저항(111), 필터용 제2 저항(112), 필터용 캐패시터(113), 필터용 스위치(114), 필터용 연산 증폭기(115), 필터용 전압원(116), 필터용 제3 저항(117), 및 필터용 제4 저항(118)을 포함하여도 된다.
필터용 제1 저항(111) 및 필터용 제2 저항(112)은 접점(52)과 필터용 연산 증폭기(115)의 비반전 입력 단자의 사이에 직렬 접속되어 설치된다. 필터용 캐패시터(113)는 필터용 연산 증폭기(115)의 비반전 입력 단자와 접지 사이에 설치된다. 필터용 스위치(114)는 컷오프 주파수 제어부(40)에 의해 출력된 컷오프 제어 신호 S1에 따라 필터용 제1 저항(111)의 양단 사이를 단락할 지 개방할 지를 선택한다.
필터용 전압원(116)은 마이너스측 단자가 접지에 접속된다. 필터용 제3 저항(117)은 필터용 연산 증폭기(115)의 반전 입력 단자와 필터용 전압원(116)의 플러스측 단자 사이에 설치된다. 필터용 제4 저항(118)은 필터용 연산 증폭기(115)의 출력 단자와 반전 입력 단자 사이에 설치된다.
이러한 구성의 저역 통과부(38)에 의하면, 접점(52)에 발생된 출력 전압 VOUT의 저주파 성분을 통과한(고주파 성분을 제거한) 참조 전압 VREF를 발생시킬 수 있다. 더욱이, 저역 통과부(38)에 의하면 컷오프 제어 신호 S1에 따라 필터 시정수가 교체된다. 보다 구체적으로는, 저역 통과부(38)는 필터용 스위치(114)가 단락된 경우에는 컷오프 주파수가 높아지며, 필터용 스위치(114)가 개방된 경우에는 컷오프 주파수가 낮아진다.
또한, 저역 통과부(38)에 의하면, 오프셋 전압을 더한 참조 전압 VREF를 출력할 수 있다. 보다 구체적으로는, 필터용 전압원(116)에 의해 발생되는 전압을 VP로 하며, 필터용 제3 저항(117)의 저항값을 R11, 필터용 제4 저항(118)의 저항값을 R12로 한 경우, 저역 통과부(38)는 다음 식 (1)에 나타내는 참조 전압 VREF를 출력할 수 있다.
VREF = (((R11+R12)/R11)×VOUT) - ((R12/R11)×VP) …(1)
단, 여기서 VP > VOUT 이다.
도 7은 본 실시 형태에 관한 전압 저하 보상 제어부(46)의 구성의 일례를 나타낸다. 도 4에 나타내는 바와 같은 역치에 히스테리시스를 갖게 한 전압 저하 보상 제어부(46)는 일례로서 부측 제어용 비교기(121), 부측 제어용 제1 저항(122), 부측 제어용 제2 저항(123), 부측 제어용 제3 저항(124), 부측 제어용 제4 저항(125), 부측 제어용 전원(126), 부측 제어용 제5 저항(127), 및 반전 회로(128)를 포함하여도 된다.
부측 제어용 비교기(121)는 정측 입력 단자에 입력된 전압이 부측 입력 단자에 입력된 전압보다 큰 경우에 출력 단자를 오픈하며, 정측 입력 단자에 입력된 전압이 부측 입력 단자에 입력된 전압 이하의 경우에 출력 단자를 단락한다. 부측 제어용 비교기(121)에서는 부측 입력 단자와 접점(52)이 접속되며, 당해 부측 입력 단자에 출력 전압 VOUT가 입력된다.
부측 제어용 제1 저항(122)은 저역 통과부(38)의 출력 단자와 부측 제어용 비교기(121)의 정측 입력 단자 사이에 설치된다. 부측 제어용 제2 저항(123) 및 부측 제어용 제3 저항(124)은 부측 제어용 비교기(121)의 정측 입력 단자와 접지 사이에 직렬 접속되어 설치된다. 부측 제어용 제2 저항(123) 및 부측 제어용 제3 저항(124)은 부측 제어용 제2 저항(123)이 부측 제어용 비교기(121)측에, 부측 제어용 제3 저항(124)이 접지측에 설치된다. 부측 제어용 제4 저항(125)은 부측 제어용 비교기(121)의 출력 단자와 부측 제어용 제2 저항(123) 및 부측 제어용 제3 저항(124)의 접속점의 사이에 설치된다.
부측 제어용 전원(126)에서는 마이너스측 단자가 접지에 접속된다. 부측 제어용 제5 저항(127)은 부측 제어용 비교기(121)의 출력 단자와 부측 제어용 전원(126)의 플러스측 단자의 사이에 설치된다. 반전 회로(128)는 부측 제어용 비교기(121)의 출력 단자의 전압을 입력하고 입력된 전압을 논리 반전해서 제1 부하 제어 신호 SL로서 출력한다.
이러한 구성의 전압 저하 보상 제어부(46)에 의하면, 제1 부하 제어 신호 SL을 하이(전압 저하 보상 부하부(42)를 온)로 하고 있는 상태에서 출력 전압 VOUT가 하강해서 당해 출력 전압 VOUT가 하방 기준 전압 Vref1 미만의 값이 된 경우, 제1 부 하 제어 신호 SL을 하이로부터 로우로 전환할 수 있다. 또한, 전압 저하 보상 제어부(46)에 의하면, 전압 저하 보상 부하부(42)를 로우(전압 저하 보상 부하부(42)를 오프)로 하고 있는 상태에서 출력 전압 VOUT가 상승해서 출력 전압 VOUT가 하방 기준 전압 Vref1보다 큰 제3 기준 전압 Vref3 이상의 값이 된 경우, 제1 부하 제어 신호 SL을 로우로부터 하이로 전환할 수 있다.
보다 구체적으로, 부측 제어용 전원(126)에 의해 발생되는 전압을 VP로 하며, 부측 제어용 제1 저항(122)의 저항값을 R21, 부측 제어용 제2 저항(123)의 저항값을 R22, 부측 제어용 제3 저항(124)의 저항값을 R23, 부측 제어용 제4 저항(125)의 저항값을 R24, 및 부측 제어용 제5 저항(127)의 저항값을 R25로 한 경우, 전압 저하 보상 제어부(46)는 출력 전압 VOUT와 다음 식 (2), (3)에 나타내는 하방 기준 전압 Vref1 및 제3 기준 전압 Vref3을 비교할 수 있다.
Vref1 = {(R22+((R23×R24)/(R23+R24)))/(R21+R22+((R23×R24)/(R23+R24)))}×VREF …(2)
Vref3 = {(R22+((R23×(R24+R25))/(R23+R24+R25)))/
(R21+R22+((R23×(R24+R25))/(R23+R24+R25))}×VREF
+ {(((R21+R22)×R23)/(R21+R22+R23))/
(((((R21+R22)×R23)/(R21+R22+R23))+R24+R25)×(R21/(R21+R22))}×VP …(3)
도 8은 본 실시 형태에 관한 전압 초과 억제 제어부(48)의 구성의 일례를 나타낸다. 도 5에 나타내는 바와 같은 역치에 히스테리시스를 갖게 한 전압 초과 억제 제어부(48)는 일례로서 전압 팔로워 회로(131), 정측 제어용 비교기(132), 정측 제어용 제1 저항(133), 정측 제어용 제2 저항(134), 정측 제어용 제3 저항(135), 정측 제어용 부전원(136), 정측 제어용 제4 저항(137), 정측 제어용 제5 저항(138), 정측 제어용 제6 저항(139), 정측 제어용 제7 저항(140), 정측 제어용 제8 저항(141), 정측 제어용 정전원(142), 정측 제어용 제9 저항(143), 및 버퍼 회로(144)를 포함하여도 된다.
전압 팔로워 회로(131)는 입력 임피던스가 높고 출력 임피던스가 낮은 회로이며, 입력 단자에 입력된 값의 전압을 출력 단자로부터 출력한다. 전압 팔로워 회로(131)는 입력 단자가 접점(52)과 접속되며, 당해 입력 단자에 출력 전압 VOUT가 입력된다.
정측 제어용 비교기(132)는 정측 입력 단자에 입력된 전압이 부측 입력 단자에 입력된 전압보다 큰 경우에 출력 단자를 오픈하며, 정측 입력 단자에 입력된 전압이 부측 입력 단자에 입력된 전압 이하의 경우에 출력 단자를 단락한다.
정측 제어용 제1 저항(133)은 전압 팔로워 회로(131)의 출력 단자와 정측 제어용 비교기(132)의 부측 입력 단자 사이에 설치된다. 정측 제어용 제2 저항(134) 및 정측 제어용 제3 저항(135)은 정측 제어용 비교기(132)의 부측 입력 단자와 접 지 사이에 직렬 접속되어 설치된다. 정측 제어용 제2 저항(134) 및 정측 제어용 제3 저항(135)은 정측 제어용 제2 저항(134)이 정측 제어용 비교기(132)측에, 정측 제어용 제3 저항(135)이 접지측에 설치된다. 정측 제어용 부전원(136)은 플러스측 단자가 접지에 접속된다. 정측 제어용 제4 저항(137)은 정측 제어용 부전원(136)의 마이너스측 단자와 정측 제어용 제2 저항(134) 및 정측 제어용 제3 저항(135)의 접속점의 사이에 설치된다.
정측 제어용 제5 저항(138)은 저역 통과부(38)의 출력 단자와 정측 제어용 비교기(132)의 정측 입력 단자의 사이에 설치된다. 정측 제어용 제6 저항(139) 및 정측 제어용 제7 저항(140)은 정측 제어용 비교기(132)의 정측 입력 단자와 접지 사이에 직렬 접속되어 설치된다. 정측 제어용 제6 저항(139) 및 정측 제어용 제7 저항(140)은 정측 제어용 제6 저항(139)이 정측 제어용 비교기(132)측에, 정측 제어용 제7 저항(140)이 접지측에 설치된다. 정측 제어용 제8 저항(141)은 정측 제어용 비교기(132)의 출력 단자와 정측 제어용 제6 저항(139) 및 정측 제어용 제7 저항(140)의 접속점의 사이에 설치된다.
정측 제어용 정전원(142)은 마이너스측 단자가 접지에 접속된다. 정측 제어용 제9 저항(143)은 정측 제어용 비교기(132)의 출력 단자와 정측 제어용 정전원(142)의 플러스측 단자의 사이에 설치된다. 버퍼 회로(144)는 정측 제어용 비교기(132)의 출력 단자의 전압을 입력하고, 입력된 전압에 따른 논리의 제2 부하 제어 신호 SH로서 출력한다.
이러한 구성의 전압 초과 억제 제어부(48)에 의하면, 제2 부하 제어 신호 SH를 로우(전압 초과 억제 부하부(44)를 오프)로 하고 있는 상태로부터 출력 전압 VOUT가 상승하여 당해 출력 전압 VOUT가 제3 기준 전압 Vref3 이상의 값이 된 경우, 제2 부하 제어 신호 SH를 하이로 전환할 수 있다. 또한, 전압 초과 억제 제어부(48)에 의하면, 전압 초과 억제 부하부(44)를 하이(전압 초과 억제 부하부(44)를 온)로 하고 있는 상태로부터 출력 전압 VOUT가 하강하여 출력 전압 VOUT가 상방 기준 전압 Vref1보다 작은 제4 기준 전압 Vref4 미만의 값이 된 경우, 제2 부하 제어 신호 SH를 로우로 전환할 수 있다.
보다 구체적으로, 정측 제어용 부전원(136)에 의해 발생되는 전압을 -VN으로 하고, 정측 제어용 정전원(142)에 의해 발생되는 전압을 VP로 하며, 정측 제어용 제1 저항(133)의 저항값을 R31, 정측 제어용 제2 저항(134)의 저항값을 R32, 정측 제어용 제3 저항(135)의 저항값을 R33, 정측 제어용 제4 저항(137)의 저항값을 R34, 정측 제어용 제5 저항(138)의 저항값을 R35, 정측 제어용 제6 저항(139)의 저항값을 R36, 정측 제어용 제7 저항(140)의 저항값을 R37, 정측 제어용 제8 저항(141)의 저항값을 R38, 및 정측 제어용 제9 저항(143)의 저항값을 R39로 한 경우, 전압 초과 억제 제어부(48)는 출력 전압 VOUT와 다음 식 (5), (6)에 나타내는 상방 기준 전압 Vref2 및 제 4 기준 전압 Vref4를 비교할 수 있다.
Vref2 =
{(R36+((R37×(R38+R39))/(R37+R38+R39)))/
(R35+R36+((R37×(R38+R39))/(R37+R38+R39)))}×VREF
+ {(((R35+R36)×R37)/(R35+R36+R37))/(((((R35+R36)×R37)/
(R35+R36+R37))+R38+R39)×(R35/(R35+R36))}×VP
+ {(((R31+R32)×R33)/(R34+((R31+R32)×R33)))/(R31+R32+R33)}×VN …(4)
Vref4 =
{(R36+((R37×R38)/(R37+R38)))/
(R35+R36+((R37×R38)/(R37+R38)))}×VREF
+ {(((R31+R32)×R33)/(R34+((R31+R32)×R33)))/(R31+R32+R33)}×VN …(5)
도 9는 본 실시 형태의 변형예에 따른 전원 장치(16)의 구성을 전자 디바이스(100)와 함께 나타낸다. 본 변형예에 따른 전원 장치(16)는 도 2에 나타낸 동일한 부호의 부재와 실질적으로 동일한 구성 및 기능을 가지므로, 이하 상이점을 제외하고 설명을 생략한다.
본 변형예에 따른 전원 장치(16) 내의 전압 저하 보상 부하부(42)는 부하 절단 스위치(92)를 더 포함한다. 또한, 본 변형예에 따른 전원 장치(16)는 부하 절 단 제어부(94)를 더 포함한다. 부하 절단 스위치(92)는 전류 출력부(30)와 접지 사이에서 전압 저하 보상 부하부(42)를 전기적으로 접속할지 여부를 선택한다. 부하 절단 제어부(94)는 전류 출력부(30)로부터 출력되는 출력 전류의 기준치가 다른 제1 시험 및 제2 시험을 순차 실행하는 경우, 전류 출력부(30)와 접지 사이에서 전압 저하 보상 부하부(42)를 전기적으로 절단해서 출력 전류의 기준치를 변경하도록 부하 절단 스위치(92)를 전환하여 제어한다.
이에 따라, 전원 장치(16)에 의하면, 제1 시험에서 제2 시험으로 전환되어 전자 디바이스(100)의 소비 전류가 증가하는 경우, 필요로 하는 전원 전류 IDD를 보다 빨리 전자 디바이스(100)에 흐르게 할 수 있다. 따라서, 시험 장치(10)에 의하면 제2 시험을 빨리 시작할 수 있다.
이상, 본 발명을 실시 형태를 이용하여 설명하였지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에 한정되지는 않는다. 상기 실시 형태에 다양한 변경 또는 개량을 추가할 수 있다는 것이 당업자에게 명확하다. 이와 같은 변경 또는 개량을 추가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이 청구의 범위의 기재로부터 명확하다.
상기 설명으로부터 명확한 바와 같이, 본 발명에 따르면 안정된 전원 전압을 전자 디바이스에 공급할 수 있다.

Claims (13)

  1. 전자 디바이스에 전원 전류를 공급하는 전원 장치에 있어서,
    적어도 일부에 상기 전원 전류를 포함하는 출력 전류를 출력하는 전류 출력부;
    상기 전류 출력부의 출력 전압을 입력하고, 미리 정해진 컷오프 주파수보다 낮은 저주파수 성분을 통과시키는 저역 통과부;
    상기 전류 출력부와 접지 사이에서 상기 전자 디바이스와 병렬로 접속되며, 부하의 온이 지시된 경우에 상기 전류 출력부가 출력하는 상기 출력 전류의 적어도 일부인 전압 초과 억제 전류를 소비하며, 부하의 오프가 지시된 경우에 상기 전압 초과 억제 전류를 소비하는 것을 정지시키는 전압 초과 억제 부하부;
    상기 전류 출력부의 상기 출력 전압이 상기 저역 통과부가 출력하는 전압에 미리 정해진 상방 오프셋 전압을 더한 상방 기준 전압 미만의 값을 유지하고 있는 경우에 상기 전압 초과 억제 부하부를 오프 상태로 보유하며, 상기 출력 전압이 상기 상방 기준 전압 이상이 된 경우에 상기 전압 초과 억제 부하부를 온으로 하는 전압 초과 억제 부하 제어부;
    상기 전류 출력부와 접지 사이에서 상기 전자 디바이스 및 상기 전압 초과 억제 부하부와 병렬로 접속되며, 부하의 온이 지시된 경우에 상기 전류 출력부가 출력하는 상기 출력 전류의 적어도 일부인 전압 저하 보상 전류를 소비하며, 부하의 오프가 지시된 경우에 상기 전압 저하 보상 전류를 소비하는 것을 정지시키는 전압 저하 보상 부하부; 및
    상기 전류 출력부의 상기 출력 전압이 상기 저역 통과부가 출력하는 전압으로부터 미리 정해진 하방 오프셋 전압을 뺀 하방 기준 전압 이상의 값을 유지하고 있는 경우에 상기 전압 저하 보상 부하부를 온 상태로 보유하며, 상기 출력 전압이 상기 하방 기준 전압 미만이 된 경우에 상기 전압 저하 보상 부하부를 오프로 하는 전압 저하 보상 제어부
    를 포함하는 전원 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 전류 출력부의 출력과 상기 전자 디바이스의 전원 입력 단자에 접속된 당해 전원 장치의 전원 공급 단자 사이를 접속하는 전원 공급선; 및
    상기 전류 출력부 및 상기 전원 공급 단자 사이에 설치된 분기점과 접지의 사이에 접속된 전원측 캐패시터
    를 더 포함하며,
    상기 전압 저하 보상 부하부 및 상기 전압 초과 억제 부하부는 상기 분기점 및 상기 전원측 캐패시터 사이의 배선과 접지의 사이에 접속되며, 부하의 온이 지시된 경우에 상기 전압 저하 보상 전류 및 상기 전압 초과 억제 전류를 접지로 흐르게 하는 전원 장치.
  4. 제3항에 있어서,
    상기 전류 출력부로부터 출력되는 상기 출력 전류의 기준치를 변경하는 경우, 상기 전류 출력부의 상기 출력 전류가 새로운 상기 기준치가 될 때까지의 기간 동안 상기 저역 통과부의 상기 컷오프 주파수를 상기 출력 전류가 새로운 상기 기준치가 된 후와 비교하여 보다 높은 주파수로 설정하는 컷오프 주파수 제어부를 더 포함하는 전원 장치.
  5. 제3항에 있어서,
    상기 전류 출력부로부터 출력되는 상기 출력 전류의 기준치를 변경하는 경우, 상기 전류 출력부의 상기 출력 전류가 새로운 상기 기준치가 될 때까지의 기간 동안 상기 전류 출력부와 접지의 사이에서 상기 전압 저하 보상 부하부를 전기적으로 절단하는 부하 절단 제어부를 더 포함하는 전원 장치.
  6. 제3항에 있어서,
    상기 전압 저하 보상 제어부는 상기 전압 저하 보상 부하부를 오프로 한 경우, 상기 출력 전압이 상기 저역 통과부가 출력하는 전압으로부터 상기 하방 오프셋 전압보다 작은 미리 정해진 제3 오프셋 전압을 뺀 제3 기준 전압 이상이 될 때까지 상기 전압 저하 보상 부하부를 오프 상태로 하며, 상기 출력 전압이 상기 제3 기준 전압 이상이 된 경우에 상기 전압 저하 보상 부하부를 다시 온 상태로 하는 전원 장치.
  7. 제3항에 있어서,
    상기 전압 초과 억제 제어부는 상기 전압 초과 억제 부하부를 온으로 한 경우, 상기 출력 전압이 상기 저역 통과부가 출력하는 전압에 상기 상방 오프셋 전압보다 작은 미리 정해진 제4 오프셋 전압을 더한 제4 기준 전압 미만이 될 때까지 상기 전압 초과 억제 부하부를 온 상태로 하며, 상기 출력 전압이 상기 제4 기준 전압 미만이 된 경우에 상기 전압 초과 억제 부하부를 다시 오프 상태로 하는 전원 장치.
  8. 전자 디바이스를 시험하는 시험 장치에 있어서,
    적어도 일부에 상기 전자 디바이스에 공급되는 전원 전류를 포함하는 출력 전류를 출력하는 전류 출력부;
    상기 전류 출력부의 출력 전압을 입력하고, 미리 정해진 컷오프 주파수보다 낮은 저주파수 성분을 통과시키는 저역 통과부;
    상기 전류 출력부와 접지의 사이에서 상기 전자 디바이스와 병렬로 접속되며, 부하의 온이 지시된 경우에 상기 전류 출력부가 출력하는 상기 출력 전류의 적어도 일부인 전압 초과 억제 전류를 소비하며, 부하의 오프가 지시된 경우에 상기 전압 초과 억제 전류를 소비하는 것을 정지시키는 전압 초과 억제 부하부;
    상기 전류 출력부의 상기 출력 전압이 상기 저역 통과부가 출력하는 전압에 미리 정해진 상방 오프셋 전압을 더한 상방 기준 전압 미만의 값을 유지하고 있는 경우에 상기 전압 초과 억제 부하부를 오프 상태로 보유하며, 상기 출력 전압이 상기 상방 기준 전압 이상이 된 경우에 상기 전압 초과 억제 부하부를 온으로 하는 전압 초과 억제 제어부;
    상기 전자 디바이스에 공급되는 상기 전원 전류를 측정하는 전류 측정부; 및
    상기 전류 측정부의 측정 결과에 기초하여 상기 전자 디바이스의 양부를 판정하는 판정부;
    상기 전류 출력부와 접지 사이에서 상기 전자 디바이스 및 상기 전압 초과 억제 부하부와 병렬로 접속되며, 부하의 온이 지시된 경우에 상기 전류 출력부가 출력하는 상기 출력 전류의 적어도 일부인 전압 저하 보상 전류를 소비하며, 부하의 오프가 지시된 경우에 상기 전압 저하 보상 전류를 소비하는 것을 정지시키는 전압 저하 보상 부하부; 및
    상기 전류 출력부의 상기 출력 전압이 상기 저역 통과부가 출력하는 전압으로부터 미리 정해진 하방 오프셋 전압을 뺀 하방 기준 전압 이상의 값을 유지하고 있는 경우에 상기 전압 저하 보상 부하부를 온 상태로 보유하며, 상기 출력 전압이 상기 하방 기준 전압 미만이 된 경우에 상기 전압 저하 보상 부하부를 오프로 하는 전압 저하 보상 제어부
    를 포함하는 시험 장치.
  9. 삭제
  10. 제8항에 있어서,
    상기 전류 출력부의 출력과 상기 전자 디바이스의 전원 입력 단자 사이를 접속하는 전원 공급선;
    상기 전류 출력부의 출력 및 상기 전원 입력 단자 사이의 접점과 접지의 사이에서 상기 전자 디바이스와 병렬로 접속된 디바이스측 캐패시터; 및
    상기 디바이스측 캐패시터와 상기 전원 공급선 사이의 접점 및 상기 전류 출력부의 출력 사이의 분기점과 접지의 사이에 접속된 전원측 캐패시터
    를 더 포함하며,
    상기 전압 저하 보상 부하부 및 상기 전압 초과 억제 부하부는 상기 분기점 및 상기 전원측 캐패시터 사이의 배선과 접지의 사이에 접속되며, 부하의 온이 지시된 경우에 상기 전압 저하 보상 전류 및 상기 전압 초과 억제 전류를 접지로 흐르게 하는 시험 장치.
  11. 제10항에 있어서,
    상기 전류 출력부로부터 출력되는 상기 출력 전류의 기준치가 다른 제1 시험 및 제2 시험을 순차 실행하는 경우, 상기 전류 출력부와 접지의 사이에서 상기 전압 저하 보상 부하부를 전기적으로 절단하여 상기 출력 전류의 기준치를 변경하는 부하 절단 제어부를 더 포함하는 시험 장치.
  12. 전자 디바이스에 공급되는 전원 전류를 출력 전류로서 출력하는 전류 출력 장치에 부가되는 안정화 장치에 있어서,
    상기 전류 출력 장치의 출력 전압을 입력하고, 미리 정해진 컷오프 주파수보다 낮은 저주파수 성분을 통과시키는 저역 통과부;
    상기 전류 출력 장치와 접지 사이에서 상기 전자 디바이스와 병렬로 접속되며, 부하의 온이 지시된 경우에 상기 전류 출력 장치가 출력하는 상기 출력 전류의 적어도 일부인 전압 초과 억제 전류를 소비하며, 부하의 오프가 지시된 경우에 상기 전압 초과 억제 전류를 소비하는 것을 정지시키는 전압 초과 억제 부하부;
    상기 전류 출력 장치의 상기 출력 전압이 상기 저역 통과부가 출력하는 전압에 미리 정해진 상방 오프셋 전압을 더한 상방 기준 전압 미만의 값을 유지하고 있는 경우에 상기 전압 초과 억제 부하부를 오프 상태로 보유하며, 상기 출력 전압이 상기 상방 기준 전압 이상이 된 경우에 상기 전압 초과 억제 부하부를 온으로 하는 전압 초과 억제 제어부;
    상기 전류 출력 장치와 접지의 사이에서 상기 전자 디바이스 및 상기 전압 초과 억제 부하부와 병렬로 접속되며, 부하의 온이 지시된 경우에 상기 전류 출력 장치가 출력하는 상기 출력 전류의 적어도 일부인 전압 저하 보상 전류를 소비하며, 부하의 오프가 지시된 경우에 상기 전압 저하 보상 전류를 소비하는 것을 정지시키는 전압 저하 보상 부하부; 및
    상기 전류 출력 장치의 상기 출력 전압이 상기 저역 통과부가 출력하는 전압으로부터 미리 정해진 하방 오프셋 전압을 뺀 하방 기준 전압 이상의 값을 유지하고 있는 경우에 상기 전압 저하 보상 부하부를 온 상태로 보유하며, 상기 출력 전압이 상기 하방 기준 전압 미만이 된 경우에 상기 전압 저하 보상 부하부를 오프로 하는 전압 저하 보상 제어부
    를 포함하는 안정화 장치.
  13. 삭제
KR1020087029619A 2006-06-01 2007-05-01 전원 장치, 시험 장치, 및 안정화 장치 KR101044706B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-154076 2006-06-01
JP2006154076 2006-06-01

Publications (2)

Publication Number Publication Date
KR20090009945A KR20090009945A (ko) 2009-01-23
KR101044706B1 true KR101044706B1 (ko) 2011-06-28

Family

ID=38778341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087029619A KR101044706B1 (ko) 2006-06-01 2007-05-01 전원 장치, 시험 장치, 및 안정화 장치

Country Status (5)

Country Link
US (1) US7804293B2 (ko)
JP (1) JP5249022B2 (ko)
KR (1) KR101044706B1 (ko)
DE (1) DE112007001333T5 (ko)
WO (1) WO2007138819A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5559724B2 (ja) * 2011-02-24 2014-07-23 株式会社アドバンテスト 試験装置用の電源装置およびそれを用いた試験装置
US9509231B2 (en) * 2012-04-26 2016-11-29 General Electric Company Power converter system, damping system, and method of operating a power converter system
CN105302216B (zh) * 2015-08-24 2017-06-16 马瑞利汽车零部件(芜湖)有限公司 带有高频瞬态电压保护的低压差线性稳压电路
US11092623B2 (en) * 2018-12-11 2021-08-17 Electronics And Telecommunications Research Institute Current sensor for measuring alternating electromagnetic wave and a current breaker using the same
CN111122957B (zh) * 2019-12-26 2022-08-09 上海三菱电机·上菱空调机电器有限公司 过电压检测电路、过电压检测方法、逆变器及空气调节器
KR102536959B1 (ko) * 2021-04-21 2023-05-31 한국한의학연구원 내복자 추출물을 포함하는 악액질의 예방, 개선 또는 치료용 조성물

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006105620A (ja) * 2004-09-30 2006-04-20 Advantest Corp 電源装置及び試験装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3353080A (en) * 1964-08-06 1967-11-14 Walden Electronics Corp Regulated power supply having separate regulators responsive to different error signal frequency components
JPH0556641A (ja) * 1991-08-28 1993-03-05 Fuji Electric Co Ltd スイツチング電源
JP3072880B2 (ja) * 1994-06-02 2000-08-07 株式会社アドバンテスト Ｉｃ試験用電圧発生回路
WO2002101480A1 (fr) * 2001-06-06 2002-12-19 Advantest Corporation Circuit d'alimentation et dispositif de test
JP2004170314A (ja) * 2002-11-21 2004-06-17 Advantest Corp 試験装置、試験方法、及び電流測定器
JP4081089B2 (ja) * 2003-05-21 2008-04-23 株式会社アドバンテスト 電源装置、試験装置及び電源電圧安定化装置
JP4412917B2 (ja) 2003-05-21 2010-02-10 株式会社アドバンテスト 電流測定装置及び試験装置
US7162652B2 (en) * 2003-06-20 2007-01-09 Texas Instruments Incorporated Integrated circuit dynamic parameter management in response to dynamic energy evaluation
JP3742639B2 (ja) * 2003-09-30 2006-02-08 オーリス株式会社 ドア枠材取付装置
JP2006154076A (ja) 2004-11-26 2006-06-15 Canon Inc 画像形成装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006105620A (ja) * 2004-09-30 2006-04-20 Advantest Corp 電源装置及び試験装置

Also Published As

Publication number Publication date
JP5249022B2 (ja) 2013-07-31
US20090289609A1 (en) 2009-11-26
WO2007138819A1 (ja) 2007-12-06
US7804293B2 (en) 2010-09-28
DE112007001333T5 (de) 2009-04-02
KR20090009945A (ko) 2009-01-23
JPWO2007138819A1 (ja) 2009-10-01

Similar Documents

Publication Publication Date Title
KR101044706B1 (ko) 전원 장치, 시험 장치, 및 안정화 장치
CN101261908B (zh) 电磁接触器的线圈驱动装置
EP1821171B1 (en) Testing apparatus and electric source circuit
KR101207604B1 (ko) 전류 측정 장치, 시험 장치, 전류 측정 방법, 및 시험 방법
CN107534286B (zh) 遮断装置
KR940701546A (ko) 배터리를 충전하고 테스트하는 방법 및 장치
US20090121725A1 (en) Test apparatus and measurement apparatus
US8952671B2 (en) Power supply apparatus for testing apparatus
KR20050120809A (ko) 제한 시스템 내의 적어도 하나의 에너지 저장 커패시터의모니터링 장치 및 그 방법
US7612539B2 (en) Battery charger circuits using constant current/constant voltage mode using maintenance offset currents and methods of operating the same
JP4547147B2 (ja) 電源回路、及び試験装置
US20080062732A1 (en) Method of compensating output voltage distortion of half-bridge inverter and device based on the method
CN102047521A (zh) 变压器的保护系统
KR20100085208A (ko) 배터리 로딩 검출장치 및 검출방법
CN103698578A (zh) 电力集抄系统的功率输出控制方法及其电力集抄系统
CN213023462U (zh) 车辆及其继电器粘连检测电路
US8547265B2 (en) Power supply apparatus for test apparatus
US7969124B2 (en) Power supply apparatus, test apparatus, and electronic device
CN116087665B (zh) 一种老化测试系统及装置
JP2006010501A (ja) バッテリ状態管理装置
CN110927427B (zh) 具有自诊断功能的电压测量设备及其自诊断方法
JP3878602B2 (ja) 大容量コンデンサの充電制御装置、大容量コンデンサの放電制御装置、大容量コンデンサの充電制御方法、及び大容量コンデンサの放電制御方法
JP4896173B2 (ja) 試験装置
JP2011024308A (ja) 充電装置と放電装置とそのモード切り替え制御方法
JP2004347421A (ja) 電流測定装置及び試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee