JP5249022B2 - 電源装置、試験装置および安定化装置 - Google Patents

Description

本発明は、電源装置、試験装置および安定化装置に関する。特に本発明は、電子デバイスに電源電圧を安定して供給する電源装置、試験装置および安定化装置に関する。本出願は、下記の日本出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
１．特願２００６−１５４０７６ 出願日 ２００６年６月１日

電子デバイスの試験装置は、電子デバイスの消費電流が大きく変動した場合であっても、当該電子デバイスに供給する電源電圧の変動を小さくできることが望ましい。特許文献１および特許文献２には、電源出力端に並列に接続された並列負荷部を備え、電源電流が増加した場合、並列負荷部の電流消費を停止することにより電源電圧の低下を防止した電源装置が開示されている。
特開２００４−３４７４２１号公報 特開２００６−１０５６２０号公報

ところが、特許文献１および特許文献２に開示された電源装置は、電子デバイスに供給する電源電流の減少に伴い電源電圧が上昇した場合に、電源電圧を安定化させることは困難であった。

そこで本発明は、上記の課題を解決することのできる電源装置、試験装置および安定化装置を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

上記課題を解決するために、本発明の第１形態においては、電子デバイスに電源電流を供給する電源装置であって、少なくとも一部に電源電流を含む出力電流を出力する電流出力部と、電流出力部の出力電圧を入力し、予め定められたカットオフ周波数より低い低周波数成分を通過させる低域通過部と、電流出力部とグランドの間に電子デバイスと並列に接続され、負荷のオンを指示された場合に電流出力部が出力する出力電流の少なくとも一部である電圧超過抑制電流を消費し、負荷のオフを指示された場合に電圧超過抑制電流を消費するのを停止する電圧超過抑制負荷部と、電流出力部の出力電圧が、低域通過部が出力する電圧に予め定められた上方オフセット電圧を加えた上方基準電圧未満の値を維持している場合に電圧超過抑制負荷部をオフ状態に保持し、出力電圧が上方基準電圧以上となった場合に電圧超過抑制負荷部をオンとする電圧超過抑制制御部とを備える電源装置を提供する。

電源装置は、電流出力部とグランドの間に電子デバイスおよび電圧超過抑制負荷部と並列に接続され、負荷のオンを指示された場合に電流出力部が出力する出力電流の少なくとも一部である電圧低下補償電流を消費し、負荷のオフを指示された場合に電圧低下補償電流を消費するのを停止する電圧低下補償負荷部と、電流出力部の出力電圧が、低域通過部が出力する電圧から予め定められた下方オフセット電圧を減じた下方基準電圧以上の値を維持している場合に電圧低下補償負荷部をオン状態に保持し、出力電圧が下方基準電圧未満となった場合に電圧低下補償負荷部をオフとする電圧低下補償制御部とを更に備えてよい。

電源装置は、電流出力部の出力と電子デバイスの電源入力端子に接続された当該電源装置の電源供給端子との間を接続する電源供給線と、電流出力部および電源供給端子との間に設けられた分岐点と、グランドとの間に接続された電源側コンデンサとを更に備え、電圧低下補償負荷部および電圧超過抑制負荷部は、分岐点および電源側コンデンサの間の配線とグランドの間に接続され、負荷のオンを指示された場合に電圧低下補償電流および電圧超過抑制電流をグランドに流してよい。

電源装置は、電流出力部から出力する出力電流の基準値を変更する場合において、電流出力部の出力電流が新たな基準値となるまでの間、低域通過部のカットオフ周波数を出力電流が新たな基準値となった後と比較しより高い周波数に設定するカットオフ周波数制御部を更に備えてよい。

電源装置は、電流出力部から出力する出力電流の基準値を変更する場合において、電流出力部の出力電流が新たな基準値となるまでの間、電流出力部とグランドの間から電圧低下補償負荷部を電気的に切断する負荷切断制御部を更に備えてよい。

電圧低下補償制御部は、電圧低下補償負荷部をオフとした場合において、出力電圧が低域通過部が出力する電圧から下方オフセット電圧より小さい予め定められた第３オフセット電圧を減じた第３基準電圧以上となるまで電圧低下補償負荷部をオフ状態とし、出力電圧が第３基準電圧以上となった場合に電圧低下補償負荷部を再びオン状態としてよい。

電圧超過抑制制御部は、電圧超過抑制負荷部をオンとした場合において、出力電圧が低域通過部が出力する電圧に上方オフセット電圧より小さい予め定められた第４オフセット電圧を加えた第４基準電圧未満となるまで電圧超過抑制負荷部をオン状態とし、出力電圧が第４基準電圧未満となった場合に電圧超過抑制負荷部を再びオフ状態としてよい。

本発明の第２形態においては、電子デバイスを試験する試験装置であって、少なくとも一部に電子デバイスに供給される電源電流を含む出力電流を出力する電流出力部と、電流出力部の出力電圧を入力し、予め定められたカットオフ周波数より低い低周波数成分を通過させる低域通過部と、電流出力部とグランドの間に電子デバイスと並列に接続され、負荷のオンを指示された場合に電流出力部が出力する出力電流の少なくとも一部である電圧超過抑制電流を消費し、負荷のオフを指示された場合に電圧超過抑制電流を消費するのを停止する電圧超過抑制負荷部と、電流出力部の出力電圧が、低域通過部が出力する電圧に予め定められた上方オフセット電圧を加えた上方基準電圧未満の値を維持している場合に電圧超過抑制負荷部をオフ状態に保持し、出力電圧が上方基準電圧以上となった場合に電圧超過抑制負荷部をオンとする電圧超過抑制制御部と、電子デバイスに供給される電源電流を測定する電流測定部と、電流測定部の測定結果に基づいて電子デバイスの良否を判定する判定部とを備える試験装置を提供する。

試験装置は、電流出力部とグランドの間に電子デバイスおよび電圧超過抑制負荷部と並列に接続され、負荷のオンを指示された場合に電流出力部が出力する出力電流の少なくとも一部である電圧低下補償電流を消費し、負荷のオフを指示された場合に電圧低下補償電流を消費するのを停止する電圧低下補償負荷部と、電流出力部の出力電圧が、低域通過部が出力する電圧から予め定められた下方オフセット電圧を減じた下方基準電圧以上の値を維持している場合に電圧低下補償負荷部をオン状態に保持し、出力電圧が下方基準電圧未満となった場合に電圧低下補償負荷部をオフとする電圧低下補償制御部とを更に備えてよい。

試験装置は、電流出力部の出力と電子デバイスの電源入力端子との間を接続する電源供給線と、電流出力部の出力および電源入力端子の間の接点とグランドとの間に電子デバイスと並列に接続されたデバイス側コンデンサと、デバイス側コンデンサと電源供給線との間の接点および電流出力部の出力の間の分岐点と、グランドとの間に接続された電源側コンデンサとを更に備え、電圧低下補償負荷部および電圧超過抑制負荷部は、分岐点および電源側コンデンサの間の配線とグランドの間に接続され、負荷のオンを指示された場合に電圧低下補償電流および電圧超過抑制電流をグランドに流してよい。

試験装置は、電流出力部から出力する出力電流の基準値が異なる第１の試験および第２の試験を順次実行する場合において、電流出力部とグランドの間から電圧低下補償負荷部を電気的に切断して出力電流の基準値を変更する負荷切断制御部を更に備えてよい。

本発明の第３形態においては、電子デバイスに供給する電源電流を出力電流として出力する電流出力装置に付加される安定化装置であって、電流出力装置の出力電圧を入力し、予め定められたカットオフ周波数より低い低周波数成分を通過させる低域通過部と、電流出力装置とグランドの間に電子デバイスと並列に接続され、負荷のオンを指示された場合に電流出力装置が出力する出力電流の少なくとも一部である電圧超過抑制電流を消費し、負荷のオフを指示された場合に電圧超過抑制電流を消費するのを停止する電圧超過抑制負荷部と、電流出力装置の出力電圧が、低域通過部が出力する電圧に予め定められた上方オフセット電圧を加えた上方基準電圧未満の値を維持している場合に電圧超過抑制負荷部をオフ状態に保持し、出力電圧が上方基準電圧以上となった場合に電圧超過抑制負荷部をオンとする電圧超過抑制制御部とを備える安定化装置を提供する。

安定化装置は、電流出力装置とグランドの間に電子デバイスおよび電圧超過抑制負荷部と並列に接続され、負荷のオンを指示された場合に電流出力装置が出力する出力電流の少なくとも一部である電圧低下補償電流を消費し、負荷のオフを指示された場合に電圧低下補償電流を消費するのを停止する電圧低下補償負荷部と、電流出力装置の出力電圧が、低域通過部が出力する電圧から予め定められた下方オフセット電圧を減じた下方基準電圧以上の値を維持している場合に電圧低下補償負荷部をオン状態に保持し、出力電圧が下方基準電圧未満となった場合に電圧低下補償負荷部をオフとする電圧低下補償制御部とを更に備えてよい。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明によれば、安定した電源電圧を電子デバイスに供給することができる。

本発明の実施形態に係る試験装置１０の構成を電子デバイス１００とともに示す。 本発明の実施形態に係る電源装置１６の構成を電子デバイス１００とともに示す。 （Ａ）は、電流出力部３０から出力される電源電流（Ｉ_ＰＤＳ）および電子デバイス１００の電源入力端子に供給される出力電流Ｉ_ＤＤの一例を示す。（Ｂ）は、電圧低下補償負荷部４２に流れる第１負荷電流Ｉ_ＤＬの一例を示す。（Ｃ）は、電圧超過抑制負荷部４４に流れる第２負荷電流Ｉ_ＤＨの一例を示す。（Ｄ）は、電子デバイス１００の電源入力端子に印加される出力電圧Ｖ_ＯＵＴの一例を示す。（Ｅ）は、低域通過部３８のカットオフ周波数を切り替えるカットオフ制御信号Ｓ_１の一例を示す。（Ｆ）は、低域通過部３８により出力される参照電圧Ｖ_ＲＥＦの一例を示す。 基準電圧にヒステリシスを設定した場合の第１負荷制御信号Ｓ_Ｌの切り替えタイミングの一例を示す。 基準電圧にヒステリシスを設定した場合の第２負荷制御信号Ｓ_Ｈの切り替えタイミングの一例を示す。 本発明の実施形態に係る低域通過部３８の構成の一例を示す。 本発明の実施形態に係る電圧低下補償制御部４６の構成の一例を示す。 本発明の実施形態に係る電圧超過抑制制御部４８の構成の一例を示す。 本発明の実施形態の変形例に係る電源装置１６の構成を電子デバイス１００とともに示す。

符号の説明

１０・・・試験装置、１２・・・パターン発生部、１４・・・試験信号供給部、１６・・・電源装置、１８・・・電源測定部、２０・・・判定部、２２・・・制御部、３０・・・電流出力部、３２・・・電源供給線、３４・・・デバイス側コンデンサ、３６・・・電源側コンデンサ、３８・・・低域通過部、４０・・・カットオフ周波数制御部４２・・・電圧低下補償負荷部、４４・・・電圧超過抑制負荷部、４６・・・電圧低下補償制御部、４８・・・電圧超過抑制制御部、５２・・・接点、５４・・・分岐点、６２・・・第１抵抗、６４・・・第１スイッチ、６６・・・第２抵抗、６８・・・第２スイッチ、９２・・・負荷切断スイッチ、９４・・・負荷切断制御部、１００・・・電子デバイス、１１１・・・フィルタ用第１抵抗、１２・・・フィルタ用第２抵抗、１１３・・・フィルタ用コンデンサ、１１４・・・フィルタ用スイッチ、１１５・・・フィルタ用演算増幅器、１１６・・・フィルタ用電圧源、１１７・・・フィルタ用第３抵抗、１１８・・・フィルタ用第４抵抗、１２１・・・負側制御用比較器、１２２・・・負側制御用第１抵抗、１２３・・・負側制御用第２抵抗、１２４・・・負側制御用第３抵抗、１２５・・・負側制御用第４抵抗、１２６・・・負側制御用電源、１２７・・・負側制御用第５抵抗、１２８・・・反転回路、１３１・・・ボルテージフォロア回路、１３２・・・正側制御用比較器、１３３・・・正側制御用第１抵抗、
１３４・・・正側制御用第２抵抗、１３５・・・正側制御用第３抵抗、１３６・・・正側制御用負電源、１３７・・・正側制御用第４抵抗、１３８・・・正側制御用第５抵抗、１３９・・・正側制御用第６抵抗、１４０・・・正側制御用第７抵抗、１４１・・・正側制御用第８抵抗、１４２・・・正側制御用正電源、１４３・・・正側制御用第９抵抗、１４４・・・バッファ回路

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係る試験装置１０の構成を電子デバイス１００とともに示す。試験装置１０は、被試験デバイスである電子デバイス１００を試験する。試験装置１０は、パターン発生部１２と、試験信号供給部１４と、電源装置１６と、電源測定部１８と、判定部２０と、制御部２２とを備える。

パターン発生部１２は、電子デバイス１００に供給すべき試験信号のパターンを示す試験パターンを発生する。試験信号供給部１４は、パターン発生部１２により発生された試験パターンに応じた試験信号を電子デバイス１００に供給する。電源装置１６は、電子デバイス１００の電源入力端子に対して電源電圧を供給する。電源測定部１８は、電子デバイス１００の電源入力端子に供給される電源電流を測定する。判定部２０は、試験信号に応じて電子デバイス１００から出力される出力信号の良否を判定する。これに加えて、判定部２０は、電源測定部１８の測定結果に基づいて電子デバイス１００の良否を判定する。制御部２２は、パターン発生部１２、試験信号供給部１４、電源装置１６、電源測定部１８および判定部２０を制御する。

図２は、本実施形態に係る電源装置１６の構成を電子デバイス１００とともに示す。電源装置１６は、電流出力部３０と、電源供給線３２と、デバイス側コンデンサ３４と、電源側コンデンサ３６と、低域通過部３８と、カットオフ周波数制御部４０と、電圧低下補償負荷部４２と、電圧超過抑制負荷部４４と、電圧低下補償制御部４６と、電圧超過抑制制御部４８とを有する。試験装置１０は、一例として、電子デバイス１００が設けられたパフォーマンスボード上に、電源供給線３２、デバイス側コンデンサ３４、電源側コンデンサ３６、低域通過部３８、カットオフ周波数制御部４０、電圧低下補償負荷部４２、電圧超過抑制負荷部４４、電圧低下補償制御部４６および電圧超過抑制制御部４８を有してよい。これにより、試験装置１０は、電子デバイス１００に供給する電源電圧を安定化させる安定化装置を、パフォーマンスボード上に形成することができる。

電流出力部３０は、少なくとも一部に電子デバイス１００に供給される電源電流Ｉ_ＤＤを含む出力電流Ｉ_ＤＰＳを出力する。電源供給線３２は、電流出力部３０の出力と電子デバイス１００の電源入力端子との間を接続する。

デバイス側コンデンサ３４は、電流出力部３０の出力および電子デバイス１００の電源入力端子の間の接点５２とグランドとの間に電子デバイス１００と並列に接続される。デバイス側コンデンサ３４は、電子デバイス１００の電源入力端子に供給する電源電圧を平滑化する。デバイス側コンデンサ３４は、一例として、電子デバイス１００の直近に設けられてよい。電源側コンデンサ３６は、デバイス側コンデンサ３４と電源供給線３２との間の接点５２および電流出力部３０の出力の間の分岐点５４と、グランドとの間に接続される。すなわち、電源側コンデンサ３６は、電源供給線３２上におけるデバイス側コンデンサ３４よりも電流出力部３０側に設けられる。電源側コンデンサ３６は、電子デバイス１００の電源入力端子に供給する電源電圧を平滑化する。

低域通過部３８は、電流出力部３０の出力電圧Ｖ_ＯＵＴを入力し、予め定められたカットオフ周波数より低い低周波数成分を通過させ、参照電圧Ｖ_ＲＥＦとして出力する。低域通過部３８は、一例として、デバイス側コンデンサ３４の端子間電圧を入力することにより、電子デバイス１００の直近で低域通過部３８の出力電圧Ｖ_ＯＵＴを入力してよい。カットオフ周波数制御部４０は、電流出力部３０から出力する出力電流Ｉ_ＤＰＳの基準値を変更する場合において、電流出力部３０の出力電流が新たな基準値となるまでの間、低域通過部３８のカットオフ周波数を出力電流が新たな基準値となった後と比較しより高い周波数に設定する。カットオフ周波数制御部４０は、一例として、電子デバイス１００に対して電源電圧の供給開始時において低域通過部３８のカットオフ周波数を高くし、デバイス側コンデンサ３４および電源側コンデンサ３６への充電が完了した後においてカットオフ周波数を低くしてよい。

電圧低下補償負荷部４２は、電流出力部３０の出力とグランドとの間に電子デバイス１００と並列に接続され、負荷のオンを指示された場合に電流出力部３０が出力する出力電流Ｉ_ＤＰＳの少なくとも一部である電圧低下補償電流Ｉ_ＤＬを消費し、負荷のオフを指示された場合に電圧低下補償電流Ｉ_ＤＬを消費するのを停止する。本実施形態において、電圧低下補償負荷部４２は、電流出力部３０の出力とグランドとの間に設けられた第１抵抗６２と、第１抵抗６２とグランドとの間を接続するか否かを切り替える第１スイッチ６４とを含む。第１スイッチ６４は、負荷のオンを指示された場合に第１抵抗６２とグランドとの間を接続して第１抵抗６２に電圧低下補償電流Ｉ_ＤＬを流し、負荷のオフを指示された場合に第１抵抗６２とグランドとの間を開放して第１抵抗６２に流れる電圧低下補償電流Ｉ_ＤＬを停止する。第１スイッチ６４は、第１抵抗６２とグランドとの間に代えて、第１抵抗６２と電流出力部３０との間を接続するか否かを切り替えてもよい。

なお、電圧低下補償負荷部４２は、分岐点５４および電源側コンデンサ３６と間の配線と、グランドとの間に接続されてよい。これにより、電源側コンデンサ３６は、電圧低下補償負荷部４２のスイッチングによりスパイク電圧が発生した場合であっても、当該スパイク電圧をより吸収することができるので、電子デバイス１００に供給する電源電圧をより安定させることができる。

電圧超過抑制負荷部４４は、電流出力部３０とグランドの間に電子デバイス１００および電圧低下補償負荷部４２と並列に接続され、負荷のオンを指示された場合に電流出力部３０が出力する出力電流の少なくとも一部である電圧超過抑制電流Ｉ_ＤＨを消費し、負荷のオフを指示された場合に電圧超過抑制電流Ｉ_ＤＨを消費するのを停止する。本実施形態において、電圧超過抑制負荷部４４は、電流出力部３０の出力とグランドとの間に設けられた第２抵抗６６と、第２抵抗６６とグランドとの間を接続するか否かを切り替える第２スイッチ６８とを含む。第２スイッチ６８は、負荷のオンを指示された場合に第２抵抗６６とグランドとの間を接続して第２抵抗６６に電圧超過抑制電流Ｉ_ＤＨを消費させ、負荷のオフを指示された場合に第２抵抗６６とグランドとの間を開放して第２抵抗６６による電圧超過抑制電流Ｉ_ＤＨの消費を停止する。第２スイッチ６８は、第２抵抗６６とグランドとの間に代えて、第２抵抗６６と電流出力部３０との間を接続するか否かを切り替えてもよい。

なお、電圧超過抑制負荷部４４は、分岐点５４および電源側コンデンサ３６と間の配線と、グランドとの間に接続されてよい。これにより、電源側コンデンサ３６は、電圧超過抑制負荷部４４のスイッチングによりスパイク電圧が発生した場合であっても、当該スパイク電圧をより吸収することができるので、電子デバイス１００に供給する電源電圧をより安定させることができる。

電圧低下補償制御部４６は、電流出力部３０の出力電圧Ｖ_ＯＵＴが、低域通過部３８が出力する参照電圧Ｖ_ＲＥＦから予め定められた下方オフセット電圧を減じた下方基準電圧Ｖ_ｒｅｆ１以上の値を維持している場合に電圧低下補償負荷部４２をオン状態に保持し、出力電圧Ｖ_ＯＵＴが下方基準電圧Ｖ_ｒｅｆ１未満となった場合に電圧低下補償負荷部４２をオフとする。本実施形態において、電圧低下補償制御部４６は、出力電圧Ｖ_ＯＵＴが下方基準電圧Ｖ_ｒｅｆ１以上の場合に第１スイッチ６４をオンとし、出力電圧Ｖ_ＯＵＴが下方基準電圧Ｖ_ｒｅｆ１未満となった場合に第１スイッチ６４をオフとする第１負荷制御信号Ｓ_Ｌを出力する。

電圧超過抑制制御部４８は、電流出力部３０の出力電圧Ｖ_ＯＵＴが、低域通過部３８が出力する参照電圧Ｖ_ＲＥＦに予め定められた上方オフセット電圧を加えた上方基準電圧Ｖ_ｒｅｆ２未満の値を維持している場合に電圧超過抑制負荷部４４をオフ状態に保持し、出力電圧Ｖ_ＯＵＴが上方基準電圧Ｖ_ｒｅｆ２以上となった場合に電圧超過抑制負荷部４４をオンとする。本実施形態において、電圧超過抑制制御部４８は、出力電圧Ｖ_ＯＵＴが上方基準電圧Ｖ_ｒｅｆ２未満の場合に第２スイッチ６８をオフとし、出力電圧Ｖ_ＯＵＴが上方基準電圧Ｖ_ｒｅｆ２以上の場合に第２スイッチ６８をオンとする第２負荷制御信号Ｓ_Ｈを出力する。

図３（Ａ）は、電流出力部３０から出力される電源電流（Ｉ_ＰＤＳ）および電子デバイス１００の電源入力端子に供給される出力電流Ｉ_ＤＤの一例を示す。図３（Ｂ）は、電圧低下補償負荷部４２に流れる第１負荷電流Ｉ_ＤＬの一例を示す。図３（Ｃ）は、電圧超過抑制負荷部４４に流れる第２負荷電流Ｉ_ＤＨの一例を示す。図３（Ｄ）は、電子デバイス１００の電源入力端子に印加される出力電圧Ｖ_ＯＵＴの一例を示す。図３（Ｅ）は、低域通過部３８のカットオフ周波数を切り替えるカットオフ制御信号Ｓ_１の一例を示す。図３（Ｆ）は、低域通過部３８により出力される参照電圧Ｖ_ＲＥＦの一例を示す。なお、図３（Ｄ）における、期間Ｔ_５およびＴ_６において示した点線は、電源装置１６が電圧超過抑制負荷部４４および電圧超過抑制制御部４８を備えなかったとした場合における、出力電圧Ｖ_ＯＵＴの一例を示す。

電源装置１６の動作が開始されると、電流出力部３０は、電圧の出力を開始し、カットオフ周波数制御部４０は、低域通過部３８のカットオフ周波数を試験時よりも高く設定する。電源装置１６の動作が開始された直後の期間Ｔ_１において、デバイス側コンデンサ３４および電源側コンデンサ３６は、電流出力部３０から出力された出力電流Ｉ_ＤＰＳをチャージする。従って、期間Ｔ_１において、出力電圧Ｖ_ＯＵＴは、直線的に上昇する。また、電源電流Ｉ_ＤＤは、出力電圧Ｖ_ＯＵＴの上昇に応じて直線的に上昇する。

また、出力電圧Ｖ_ＯＵＴが上昇している間、出力電圧Ｖ_ＯＵＴが参照電圧Ｖ_ＲＥＦよりも高くなるので（すなわち、出力電圧Ｖ_ＯＵＴが下方基準電圧Ｖ_ｒｅｆ１以上の値を維持するので）、期間Ｔ_１において、電圧低下補償制御部４６は、電圧低下補償負荷部４２をオンとする。従って、期間Ｔ_１において、電圧低下補償電流Ｉ_ＤＬは、出力電圧Ｖ_ＯＵＴに比例して上昇する。また、出力電圧Ｖ_ＯＵＴが上昇して出力電圧Ｖ_ＯＵＴが参照電圧Ｖ_ＲＥＦを超える場合であっても、動作開始時においては、出力電圧Ｖ_ＯＵＴの上昇率が比較的に遅いことから、出力電圧Ｖ_ＯＵＴは、上方オフセット電圧以上とはならない。従って、電圧低下補償制御部４６は、電圧超過抑制負荷部４４をオフとして、電圧超過抑制負荷部４４による電圧超過抑制電流Ｉ_ＤＨの消費を停止する。なお、電圧超過抑制制御部４８は、電流出力部３０から出力する電圧を所定電圧に変更する場合において、出力電圧Ｖ_ＯＵＴが所定電圧に達するまでの間、電圧超過抑制負荷部４４を強制的にオフしてもよい。以上の結果、期間Ｔ_１において、出力電流Ｉ_ＤＰＳは、直線的に上昇する。

デバイス側コンデンサ３４および電源側コンデンサ３６に対するチャージが完了された後の時刻Ｔ_２において、出力電圧Ｖ_ＯＵＴ、電圧低下補償電流Ｉ_ＤＬ、電圧超過抑制電流Ｉ_ＤＨおよび電源電流Ｉ_ＤＤは一定の値で安定している。低域通過部３８は、出力電圧Ｖ_ＯＵＴよりも遅延した参照電圧Ｖ_ＲＥＦを出力する。従って、参照電圧Ｖ_ＲＥＦは、デバイス側コンデンサ３４および電源側コンデンサ３６に対するチャージが完了したタイミングよりも、遅延して一定の値に安定する。そして、デバイス側コンデンサ３４および電源側コンデンサ３６に対するチャージが完了され、且つ、参照電圧Ｖ_ＲＥＦが所定値に安定すると、試験装置１０は、電子デバイス１００の試験をすることができる（期間Ｔ_３以降）。

ここで、カットオフ周波数制御部４０は、参照電圧Ｖ_ＲＥＦが所定値に安定した後、低域通過部３８のカットオフ周波数を低く設定する。これにより、カットオフ周波数制御部４０は、試験時において、出力電圧Ｖ_ＯＵＴの変動が速くても安定した参照電圧Ｖ_ＲＥＦを出力できるとともに、開始前において、参照電圧Ｖ_ＲＥＦをより早く立ち上げることができるので試験を開始できるまでの期間を短くすることができる。なお、カットオフ周波数制御部４０は、電流出力部３０により発生された電圧の変動が開始してから所定時間経過の後に、カットオフ周波数を低く切り替えてもよいし、参照電圧Ｖ_ＲＥＦを検出して所定値に達したか否かに応じてカットオフ周波数を低く切り替えてもよい。

試験中において、電子デバイス１００に供給される電源電流Ｉ_ＤＤが安定している場合（期間Ｔ_３）、出力電圧Ｖ_ＯＵＴは、一定の値で安定する。期間Ｔ_３において、出力電圧Ｖ_ＯＵＴと参照電圧Ｖ_ＲＥＦとは略一致するので（すなわち、出力電圧Ｖ_ＯＵＴが下方基準電圧Ｖ_ｒｅｆ１以上の値を維持するので）、電圧低下補償制御部４６は、電圧低下補償負荷部４２をオンとする。従って、期間Ｔ_３において、電圧低下補償負荷部４２は、電圧低下補償電流Ｉ_ＤＬを消費する。また、期間Ｔ_３において、出力電圧Ｖ_ＯＵＴが上方基準電圧Ｖ_ｒｅｆ２未満の値を維持するので電圧超過抑制制御部４８は、電圧超過抑制負荷部４４をオフとする。従って、期間Ｔ_３において、電圧超過抑制負荷部４４は、電圧超過抑制電流Ｉ_ＤＨを消費しない。

また、試験中において、電子デバイス１００に供給される電源電流Ｉ_ＤＤが増加した場合（期間Ｔ_４、期間Ｔ_７、期間Ｔ_８）、電流出力部３０による出力電流Ｉ_ＤＰＳの供給が遅れるので、出力電圧Ｖ_ＯＵＴは、下降する。出力電圧Ｖ_ＯＵＴが高速に下降した場合、出力電圧Ｖ_ＯＵＴが参照電圧Ｖ_ＲＥＦよりも下方オフセット電圧以上低くなるので（すなわち、出力電圧Ｖ_ＯＵＴが下方基準電圧Ｖ_ｒｅｆ１未満の値となるので）、電圧低下補償制御部４６は、電圧低下補償負荷部４２をオフとする。電圧低下補償負荷部４２がオフとなると、当該電圧低下補償負荷部４２により消費されていた電圧低下補償電流Ｉ_ＤＬが出力電流Ｉ_ＤＰＳに加わって電子デバイス１００に供給されるので、出力電圧Ｖ_ＯＵＴは、上昇する。出力電圧Ｖ_ＯＵＴが上昇すると、出力電圧Ｖ_ＯＵＴが下方基準電圧Ｖ_ｒｅｆ１以上の値となるので、電圧低下補償制御部４６は、電圧低下補償負荷部４２をオンとする。電圧低下補償負荷部４２がオンとなった後、未だ、電流出力部３０による出力電流Ｉ_ＤＰＳの供給が遅れている場合、出力電圧Ｖ_ＯＵＴが下方基準電圧Ｖ_ｒｅｆ１未満の値となるので、電圧低下補償制御部４６は、電圧低下補償負荷部４２をオフとする。

そして、電圧低下補償制御部４６は、電源電流Ｉ_ＤＤの増加分を増加した出力電流Ｉ_ＤＰＳを電流出力部３０が出力するまで電圧低下補償負荷部４２のオン／オフを繰り返して、出力電圧Ｖ_ＯＵＴを上昇および下降させる。これにより、電源装置１６は、電子デバイス１００に供給される電源電流Ｉ_ＤＤが増加した場合（期間Ｔ_４、期間Ｔ_７、期間Ｔ_８）であっても、出力電圧Ｖ_ＯＵＴを略一定の値に保持することができる。

また、試験中において、電子デバイス１００に供給される電源電流Ｉ_ＤＤが減少した場合（期間Ｔ_５、期間Ｔ_６）、電流出力部３０による出力電流Ｉ_ＤＰＳの供給（吸い込み）が遅れるので、出力電圧Ｖ_ＯＵＴは、上昇する。出力電圧Ｖ_ＯＵＴが高速に上昇した場合、出力電圧Ｖ_ＯＵＴが参照電圧Ｖ_ＲＥＦよりも上方オフセット電圧以上高くなるので（すなわち、出力電圧Ｖ_ＯＵＴが上方基準電圧Ｖ_ｒｅｆ２以上の値となるので）、電圧超過抑制制御部４８は、電圧超過抑制負荷部４４をオンとする。電圧超過抑制負荷部４４がオンとなると、当該電圧超過抑制負荷部４４により消費された電圧超過抑制電流Ｉ_ＤＨが出力電流Ｉ_ＤＰＳから除かれて電子デバイス１００に供給されるので、出力電圧Ｖ_ＯＵＴは、下降する。出力電圧Ｖ_ＯＵＴが下降すると、出力電圧Ｖ_ＯＵＴが上方基準電圧Ｖ_ｒｅｆ２未満の値となるので、電圧超過抑制制御部４８は、電圧超過抑制負荷部４４をオフとする。電圧超過抑制負荷部４４がオフとなった後、未だ、電流出力部３０による出力電流Ｉ_ＤＰＳの吸い込みが遅れている場合、出力電圧Ｖ_ＯＵＴが上方基準電圧Ｖ_ｒｅｆ２以上の値となるので、電圧超過抑制制御部４８は、電圧超過抑制負荷部４４をオンとする。

そして、電圧低下補償制御部４６は、電源電流Ｉ_ＤＤの減少分を減少した出力電流Ｉ_ＤＰＳを電流出力部３０が出力するまで電圧超過抑制負荷部４４のオフ／オンを繰り返して、出力電圧Ｖ_ＯＵＴを下降および上昇させる。これにより、電源装置１６は、電子デバイス１００に供給される電源電流Ｉ_ＤＤが上昇した場合（期間Ｔ_５、期間Ｔ_６）であっても、出力電圧Ｖ_ＯＵＴを略一定の値に保持することができる。

以上のように電源装置１６によれば、電子デバイス１００に供給する電源電流Ｉ_ＤＤが下降した場合であっても、出力電圧Ｖ_ＯＵＴを上昇させず、且つ、電子デバイス１００に供給する電源電流Ｉ_ＤＤが上昇した場合であっても、出力電圧Ｖ_ＯＵＴを下降させず、安定した出力電圧Ｖ_ＯＵＴを電子デバイス１００に供給することができる。よって、このような電源装置１６を備える電源装置１６によれば、電子デバイス１００を精度よく試験することができる。

図４は、基準電圧にヒステリシスを設定した場合の第１負荷制御信号Ｓ_Ｌの切り替えタイミングの一例を示す。電圧低下補償制御部４６は、電圧低下補償負荷部４２をオフとした場合において、出力電圧Ｖ_ＯＵＴが低域通過部３８が出力する参照電圧Ｖ_ＲＥＦから下方オフセット電圧より小さい予め定められた第３オフセット電圧を減じた第３基準電圧Ｖ_ｒｅｆ３以上となるまで電圧低下補償負荷部４２をオフ状態とし、出力電圧Ｖ_ＯＵＴが第３基準電圧Ｖ_ｒｅｆ３以上となった場合に電圧低下補償負荷部４２を再びオン状態としてよい。

一例として、図４の時刻ｔ_１１、時刻ｔ_１３に示すように、電圧低下補償負荷部４２をオンにしている状態から出力電圧Ｖ_ＯＵＴが下降して、出力電圧Ｖ_ＯＵＴが下方基準電圧Ｖ_ｒｅｆ１未満の値となった場合、電圧低下補償制御部４６は、電圧低下補償負荷部４２をオンからオフに切り替える。また、図４の時刻ｔ_１２、時刻ｔ_１４に示すように、電圧低下補償負荷部４２をオフにしている状態から出力電圧Ｖ_ＯＵＴが上昇して、出力電圧Ｖ_ＯＵＴが下方基準電圧Ｖ_ｒｅｆ１より大きい第３基準電圧Ｖ_ｒｅｆ３以上の値となった場合、電圧低下補償制御部４６は、電圧低下補償負荷部４２をオフからオンに切り替える。

これにより、電圧低下補償制御部４６によれば、閾値にヒステリシスが与えることができるので、電圧低下補償負荷部４２のオン／オフを切り替えるスイッチング期間をヒステリシスが与えられない場合よりも長くすることができる。この結果、電圧低下補償制御部４６によれば、スイッチングの頻度を低減することができるので、電圧低下補償負荷部４２をスイッチングすることにより発生するノイズ等を少なくすることができる。

図５は、基準電圧にヒステリシスを設定した場合の第２負荷制御信号Ｓ_Ｈの切り替えタイミングの一例を示す。電圧超過抑制制御部４８は、電圧超過抑制負荷部４４をオンとした場合において、出力電圧Ｖ_ＯＵＴが低域通過部３８が出力する参照電圧Ｖ_ＲＥＦに上方オフセット電圧より小さい予め定められた第４オフセット電圧を加えた第４基準電圧Ｖ_ｒｅｆ４未満となるまで電圧超過抑制負荷部４４をオン状態とし、出力電圧Ｖ_ＯＵＴが第４基準電圧Ｖ_ｒｅｆ４未満となった場合に電圧超過抑制負荷部４４を再びオフ状態としてよい。

一例として、図５の時刻ｔ_２１、時刻ｔ_２３に示すように、電圧超過抑制負荷部４４をオフにしている状態から出力電圧Ｖ_ＯＵＴが上昇して、出力電圧Ｖ_ＯＵＴが上方基準電圧Ｖ_ｒｅｆ２以上の値となった場合、電圧超過抑制制御部４８は、電圧超過抑制負荷部４４をオフからオンに切り替える。また、図５の時刻ｔ_２２、時刻ｔ_２４に示すように、電圧超過抑制負荷部４４をオンにしている状態から出力電圧Ｖ_ＯＵＴが下降して、出力電圧Ｖ_ＯＵＴが上方基準電圧Ｖ_ｒｅｆ２より小さい第４基準電圧Ｖ_ｒｅｆ４未満の値となった場合、電圧超過抑制制御部４８は、電圧超過抑制負荷部４４をオンからオフに切り替える。

これにより、電圧超過抑制制御部４８によれば、閾値にヒステリシスが与えることができるので、電圧超過抑制負荷部４４のオフ／オンを切り替えるスイッチング期間をヒステリシスが与えられない場合よりも長くすることができる。この結果、電圧超過抑制制御部４８によれば、スイッチングの頻度を低減することができるので、電圧超過抑制負荷部４４をスイッチングすることにより発生するノイズ等を少なくすることができる。

図６は、本実施形態に係る低域通過部３８の構成の一例を示す。低域通過部３８は、一例として、フィルタ用第１抵抗１１１と、フィルタ用第２抵抗１１２と、フィルタ用コンデンサ１１３と、フィルタ用スイッチ１１４と、フィルタ用演算増幅器１１５と、フィルタ用電圧源１１６と、フィルタ用第３抵抗１１７と、フィルタ用第４抵抗１１８とを含んでよい。

フィルタ用第１抵抗１１１及びフィルタ用第２抵抗１１２は、接点５２とフィルタ用演算増幅器１１５の非反転入力端子との間に、直列接続されて設けられる。フィルタ用コンデンサ１１３は、フィルタ用演算増幅器１１５の非反転入力端子とグランドとの間に設けられる。フィルタ用スイッチ１１４は、カットオフ周波数制御部４０により出力されたカットオフ制御信号Ｓ_１に応じて、フィルタ用第１抵抗１１１の両端間を短絡するか、開放するかを切り替える。

フィルタ用電圧源１１６は、マイナス側端子がグランドに接続される。フィルタ用第３抵抗１１７は、フィルタ用演算増幅器１１５の反転入力端子とフィルタ用電圧源１１６のプラス側端子との間に設けられる。フィルタ用第４抵抗１１８は、フィルタ用演算増幅器１１５の出力端子と反転入力端子との間に設けられる。

このような構成の低域通過部３８によれば、接点５２に発生された出力電圧Ｖ_ＯＵＴの低周波成分を通過した（高周波成分を除去した）参照電圧Ｖ_ＲＥＦを発生することができる。さらに、低域通過部３８によれば、カットオフ制御信号Ｓ_１に応じてフィルタ時定数が切り替えられる。より具体的には、低域通過部３８は、フィルタ用スイッチ１１４が短絡した場合には、カットオフ周波数が高くなり、フィルタ用スイッチ１１４が開放した場合にはカットオフ周波数が低くなる。

また、低域通過部３８によれば、オフセット電圧を加えた参照電圧Ｖ_ＲＥＦを出力することができる。より具体的には、フィルタ用電圧源１１６により発生される電圧をＶ_Ｐとし、フィルタ用第３抵抗１１７の抵抗値をＲ_１１、フィルタ用第４抵抗１１８の抵抗値をＲ_１２とした場合、低域通過部３８は、下記式（１）に示す参照電圧Ｖ_ＲＥＦを出力することができる。

Ｖ_ＲＥＦ＝（（（Ｒ_１１+Ｒ_１２）／Ｒ_１１）×Ｖ_ＯＵＴ）−（（Ｒ_１２／Ｒ_１１）×Ｖ_Ｐ） …（１）
ただし、Ｖ_Ｐ＞Ｖ_ＯＵＴ

図７は、本実施形態に係る電圧低下補償制御部４６の構成の一例を示す。図４に示すような閾値にヒステリシスを持たせた電圧低下補償制御部４６は、一例として、負側制御用比較器１２１と、負側制御用第１抵抗１２２と、負側制御用第２抵抗１２３と、負側制御用第３抵抗１２４と、負側制御用第４抵抗１２５と、負側制御用電源１２６と、負側制御用第５抵抗１２７と、反転回路１２８とを含んでよい。

負側制御用比較器１２１は、正側入力端子に入力された電圧が負側入力端子に入力された電圧より大きい場合、出力端子をオープンし、正側入力端子に入力された電圧が負側入力端子に入力された電圧以下の場合、出力端子を短絡する。負側制御用比較器１２１は、負側入力端子と接点５２が接続され、当該負側入力端子に出力電圧Ｖ_ＯＵＴが入力する。

負側制御用第１抵抗１２２は、低域通過部３８の出力端子と、負側制御用比較器１２１の正側入力端子との間に設けられる。負側制御用第２抵抗１２３および負側制御用第３抵抗１２４は、負側制御用比較器１２１の正側入力端子とグランドとの間に、直列接続されて設けられる。負側制御用第２抵抗１２３および負側制御用第３抵抗１２４は、負側制御用第２抵抗１２３が負側制御用比較器１２１側、負側制御用第３抵抗１２４がグランド側に設けられる。負側制御用第４抵抗１２５は、負側制御用比較器１２１の出力端子と、負側制御用第２抵抗１２３および負側制御用第３抵抗１２４の接続点との間に設けられる。

負側制御用電源１２６は、マイナス側端子がグランドに接続される。負側制御用第５抵抗１２７は、負側制御用比較器１２１の出力端子と負側制御用電源１２６のプラス側端子との間に設けられる。反転回路１２８は、負側制御用比較器１２１の出力端子の電圧を入力して、入力した電圧を論理反転して第１負荷制御信号Ｓ_Ｌとして出力する。

このような構成の電圧低下補償制御部４６によれば、第１負荷制御信号Ｓ_Ｌをハイ（電圧低下補償負荷部４２をオン）としている状態において、出力電圧Ｖ_ＯＵＴが下降して当該出力電圧Ｖ_ＯＵＴが下方基準電圧Ｖ_ｒｅｆ１未満の値となった場合、第１負荷制御信号Ｓ_Ｌをハイからローに切り替えることができる。また、電圧低下補償制御部４６によれば、電圧低下補償負荷部４２をロー（電圧低下補償負荷部４２をオフ）としている状態において、出力電圧Ｖ_ＯＵＴが上昇して出力電圧Ｖ_ＯＵＴが下方基準電圧Ｖ_ｒｅｆ１より大きい第３基準電圧Ｖ_ｒｅｆ３以上の値となった場合、第１負荷制御信号Ｓ_Ｌをローからハイに切り替えることができる。

より具体的に、負側制御用電源１２６により発生される電圧をＶ_Ｐとし、負側制御用第１抵抗１２２の抵抗値をＲ_２１、負側制御用第２抵抗１２３の抵抗値をＲ_２２、負側制御用第３抵抗１２４の抵抗値をＲ_２３、負側制御用第４抵抗１２５の抵抗値をＲ_２４、負側制御用第５抵抗１２７の抵抗値をＲ_２５とした場合、電圧低下補償制御部４６は、出力電圧Ｖ_ＯＵＴと、下記式（２）、（３）に示す下方基準電圧Ｖ_ｒｅｆ１および第３基準電圧Ｖ_ｒｅｆ３とを比較することができる。

Ｖ_ｒｅｆ１＝
｛（Ｒ_２２＋（（Ｒ_２３×Ｒ_２４）／（Ｒ_２３＋Ｒ_２４）））／
（Ｒ_２１＋Ｒ_２２＋（（Ｒ_２３×Ｒ_２４）／（Ｒ_２３＋Ｒ_２４）））｝×Ｖ_ＲＥＦ
…（２）

Ｖ_ｒｅｆ３＝
｛（Ｒ_２２＋（（Ｒ_２３×（Ｒ_２４＋Ｒ_２５））／（Ｒ_２３＋Ｒ_２４＋Ｒ_２５）））／
（Ｒ_２１＋Ｒ_２２＋（（Ｒ_２３×（Ｒ_２４＋Ｒ_２５））／（Ｒ_２３＋Ｒ_２４＋Ｒ_２５））｝×Ｖ_ＲＥＦ
＋｛（（（Ｒ_２１＋Ｒ_２２）×Ｒ_２３）／（Ｒ_２１＋Ｒ_２２＋Ｒ_２３））／（（（（（Ｒ_２１＋Ｒ_２２）×Ｒ_２３）／（Ｒ_２１＋Ｒ_２２＋Ｒ_２３））＋Ｒ_２４＋Ｒ_２５）×（Ｒ_２１／（Ｒ_２１＋Ｒ_２２））｝×Ｖ_Ｐ
…（３）

図８は、本実施形態に係る電圧超過抑制制御部４８の構成の一例を示す。図５に示すような閾値にヒステリシスを持たせた電圧超過抑制制御部４８は、一例として、ボルテージフォロア回路１３１と、正側制御用比較器１３２と、正側制御用第１抵抗１３３と、正側制御用第２抵抗１３４と、正側制御用第３抵抗１３５と、正側制御用負電源１３６と、正側制御用第４抵抗１３７と、正側制御用第５抵抗１３８と、正側制御用第６抵抗１３９と、正側制御用第７抵抗１４０と、正側制御用第８抵抗１４１と、正側制御用正電源１４２と、正側制御用第９抵抗１４３と、バッファ回路１４４とを含んでよい。

ボルテージフォロア回路１３１は、入力インピーダンスが高く且つ出力インピーダンスが低い回路であって、入力端子に入力された値の電圧を出力端子から出力する。ボルテージフォロア回路１３１は、入力端子が接点５２と接続され、当該入力端子に出力電圧Ｖ_ＯＵＴが入力する。

正側制御用比較器１３２は、正側入力端子に入力された電圧が負側入力端子に入力された電圧より大きい場合、出力端子をオープンし、正側入力端子に入力された電圧が負側入力端子に入力された電圧以下の場合、出力端子を短絡する。

正側制御用第１抵抗１３３は、ボルテージフォロア回路１３１の出力端子と、正側制御用比較器１３２の負側入力端子との間に設けられる。正側制御用第２抵抗１３４および正側制御用第３抵抗１３５は、正側制御用比較器１３２の負側入力端子とグランドとの間に、直列接続されて設けられる。正側制御用第２抵抗１３４および正側制御用第３抵抗１３５は、正側制御用第２抵抗１３４が正側制御用比較器１３２側、正側制御用第３抵抗１３５がグランド側に設けられる。正側制御用負電源１３６は、プラス側端子がグランドに接続される。正側制御用第４抵抗１３７は、正側制御用負電源１３６のマイナス側端子と正側制御用第２抵抗１３４および正側制御用第３抵抗１３５の接続点との間に設けられる。

正側制御用第５抵抗１３８は、低域通過部３８の出力端子と、正側制御用比較器１３２の正側入力端子との間に設けられる。正側制御用第６抵抗１３９および正側制御用第７抵抗１４０は、正側制御用比較器１３２の正側入力端子とグランドとの間に、直列接続されて設けられる。正側制御用第６抵抗１３９および正側制御用第７抵抗１４０は、正側制御用第６抵抗１３９が正側制御用比較器１３２側、正側制御用第７抵抗１４０がグランド側に設けられる。正側制御用第８抵抗１４１は、正側制御用比較器１３２の出力端子と、正側制御用第６抵抗１３９および正側制御用第７抵抗１４０の接続点との間に設けられる。

正側制御用正電源１４２は、マイナス側端子がグランドに接続される。正側制御用第９抵抗１４３は、正側制御用比較器１３２の出力端子と正側制御用正電源１４２のプラス側端子との間に設けられる。バッファ回路１４４は、正側制御用比較器１３２の出力端子の電圧を入力して、入力した電圧に従った論理の第２負荷制御信号Ｓ_Ｈとして出力する。

このような構成の電圧超過抑制制御部４８によれば、第２負荷制御信号Ｓ_Ｈをロー（電圧超過抑制負荷部４４をオフ）としている状態から出力電圧Ｖ_ＯＵＴが上昇して、当該出力電圧Ｖ_ＯＵＴが第３基準電圧Ｖ_ｒｅｆ３以上の値となった場合、第２負荷制御信号Ｓ_Ｈをハイに切り替えることができる。また、電圧超過抑制制御部４８によれば、電圧超過抑制負荷部４４をハイ（電圧超過抑制負荷部４４をオン）としている状態から出力電圧Ｖ_ＯＵＴが下降して、出力電圧Ｖ_ＯＵＴが上方基準電圧Ｖ_ｒｅｆ１より小さい第４基準電圧Ｖ_ｒｅｆ４未満の値となった場合、第２負荷制御信号Ｓ_Ｈをローに切り替えることができる。

より具体的に、正側制御用負電源１３６により発生される電圧を−Ｖ_Ｎとし、正側制御用正電源１４２により発生される電圧をＶ_Ｐとし、正側制御用第１抵抗１３３の抵抗値をＲ_３１、正側制御用第２抵抗１３４の抵抗値をＲ_３２、正側制御用第３抵抗１３５の抵抗値をＲ_２３、正側制御用第４抵抗１３７の抵抗値をＲ_３４、正側制御用第５抵抗１３８の抵抗値をＲ_３５、正側制御用第６抵抗１３９の抵抗値をＲ_３６、正側制御用第７抵抗１４０の抵抗値をＲ_３７、正側制御用第８抵抗１４１の抵抗値をＲ_３８、正側制御用第９抵抗１４３の抵抗値をＲ_３９とした場合、電圧超過抑制制御部４８は、出力電圧Ｖ_ＯＵＴと、下記式（５）、（６）に示す上方基準電圧Ｖ_ｒｅｆ２および第４基準電圧Ｖ_ｒｅｆ４とを比較することができる。

Ｖ_ｒｅｆ２＝
｛（Ｒ_３６＋（（Ｒ_３７×（Ｒ_３８＋Ｒ_３９））／（Ｒ_３７＋Ｒ_３８＋Ｒ_３９）））／
（Ｒ_３５＋Ｒ_３６＋（（Ｒ_３７×（Ｒ_３８＋Ｒ_３９））／（Ｒ_３７＋Ｒ_３８＋Ｒ_３９）））｝×Ｖ_ＲＥＦ
＋｛（（（Ｒ_３５＋Ｒ_３６）×Ｒ_３７）／（Ｒ_３５＋Ｒ_３６＋Ｒ_３７））／（（（（（Ｒ_３５＋Ｒ_３６）×Ｒ_３７）／（Ｒ_３５＋Ｒ_３６＋Ｒ_３７））＋Ｒ_３８＋Ｒ_３９）×（Ｒ_３５／（Ｒ_３５＋Ｒ_３６））｝×Ｖ_Ｐ
＋｛（（（Ｒ_３１＋Ｒ_３２）×Ｒ_３３）／（Ｒ_３４＋（（Ｒ_３１＋Ｒ_３２）×Ｒ_３３）））／（Ｒ_３１＋Ｒ_３２＋Ｒ_３３）｝×Ｖ_Ｎ
…（４）

Ｖ_ｒｅｆ４＝
｛（Ｒ_３６＋（（Ｒ_３７×Ｒ_３８）／（Ｒ_３７＋Ｒ_３８）））／
（Ｒ_３５＋Ｒ_３６＋（（Ｒ_３７×Ｒ_３８）／（Ｒ_３７＋Ｒ_３８）））｝×Ｖ_ＲＥＦ
＋｛（（（Ｒ_３１＋Ｒ_３２）×Ｒ_３３）／（Ｒ_３４＋（（Ｒ_３１＋Ｒ_３２）×Ｒ_３３）））／（Ｒ_３１＋Ｒ_３２＋Ｒ_３３）｝×Ｖ_Ｎ
…（５）

図９は、本実施形態の変形例に係る電源装置１６の構成を電子デバイス１００とともに示す。本変形例に係る電源装置１６は、図２に示した同一の符号の部材と略同一の構成及び機能を採るので、以下、相違点を除き説明を省略する。

本変形例に係る電源装置１６内の電圧低下補償負荷部４２は、負荷切断スイッチ９２を更に含む。また、本変形例に係る電源装置１６は、負荷切断制御部９４を更に有する。負荷切断スイッチ９２は、電流出力部３０とグランドとの間から、電圧低下補償負荷部４２を電気的に接続するか否かを切り替える。負荷切断制御部９４は、電流出力部３０から出力する出力電流の基準値が異なる第１の試験および第２の試験を順次実行する場合において、電流出力部３０とグランドの間から電圧低下補償負荷部４２を電気的に切断して出力電流の基準値を変更するように、負荷切断スイッチ９２を切り替え制御する。

これにより、電源装置１６によれば、第１試験から第２試験に切り替えられて電子デバイス１００の消費電流が増加する場合に、必要とする電源電流Ｉ_ＤＤをより早く電子デバイス１００に流すことができる。従って、試験装置１０によれば、第２試験を早く開始することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

上記説明から明らかなように、本発明によれば、安定した電源電圧を電子デバイスに供給することができる。

Claims (10)

1. 電子デバイスに電源電流を供給する電源装置であって、
   少なくとも一部に前記電源電流を含む出力電流を出力する電流出力部と、
   前記電流出力部の出力電圧を入力し、予め定められたカットオフ周波数より低い低周波数成分を通過させる低域通過部と、
   前記電流出力部とグランドの間に前記電子デバイスと並列に接続され、負荷のオンを指示された場合に前記電流出力部が出力する前記出力電流の少なくとも一部である電圧超過抑制電流を消費し、負荷のオフを指示された場合に前記電圧超過抑制電流を消費するのを停止する電圧超過抑制負荷部と、
   前記電流出力部の前記出力電圧が、前記低域通過部が出力する電圧に予め定められた上方オフセット電圧を加えた上方基準電圧未満の値を維持している場合に前記電圧超過抑制負荷部をオフ状態に保持し、前記出力電圧が前記上方基準電圧以上となった場合に前記電圧超過抑制負荷部をオンとする電圧超過抑制制御部と、
   前記電流出力部とグランドの間に前記電子デバイスおよび前記電圧超過抑制負荷部と並列に接続され、負荷のオンを指示された場合に前記電流出力部が出力する前記出力電流の少なくとも一部である電圧低下補償電流を消費し、負荷のオフを指示された場合に前記電圧低下補償電流を消費するのを停止する電圧低下補償負荷部と、
   前記電流出力部の前記出力電圧が、前記低域通過部が出力する電圧から予め定められた下方オフセット電圧を減じた下方基準電圧以上の値を維持している場合に前記電圧低下補償負荷部をオン状態に保持し、前記出力電圧が前記下方基準電圧未満となった場合に前記電圧低下補償負荷部をオフとする電圧低下補償制御部と
   を備える電源装置。
2. 前記電流出力部の出力と前記電子デバイスの電源入力端子に接続された当該電源装置の電源供給端子との間を接続する電源供給線と、
   前記電流出力部および前記電源供給端子との間に設けられた分岐点と、グランドとの間に接続された電源側コンデンサと
   を更に備え、
   前記電圧低下補償負荷部および前記電圧超過抑制負荷部は、前記分岐点および前記電源側コンデンサの間の配線とグランドの間に接続され、負荷のオンを指示された場合に前記電圧低下補償電流および前記電圧超過抑制電流をグランドに流す
   請求項１に記載の電源装置。
3. 前記電流出力部から出力する前記出力電流の基準値を変更する場合において、前記電流出力部の前記出力電流が新たな前記基準値となるまでの間、前記低域通過部の前記カットオフ周波数を前記出力電流が新たな前記基準値となった後と比較しより高い周波数に設定するカットオフ周波数制御部を更に備える請求項２に記載の電源装置。
4. 前記電流出力部から出力する前記出力電流の基準値を変更する場合において、前記電流出力部の前記出力電流が新たな前記基準値となるまでの間、前記電流出力部とグランドの間から前記電圧低下補償負荷部を電気的に切断する負荷切断制御部を更に備える請求項２または３に記載の電源装置。
5. 前記電圧低下補償制御部は、前記電圧低下補償負荷部をオフとした場合において、前記出力電圧が前記低域通過部が出力する電圧から前記下方オフセット電圧より小さい予め定められた第３オフセット電圧を減じた第３基準電圧以上となるまで前記電圧低下補償負荷部をオフ状態とし、前記出力電圧が前記第３基準電圧以上となった場合に前記電圧低下補償負荷部を再びオン状態とする請求項２から４の何れか１項に記載の電源装置。
6. 前記電圧超過抑制制御部は、前記電圧超過抑制負荷部をオンとした場合において、前記出力電圧が前記低域通過部が出力する電圧に前記上方オフセット電圧より小さい予め定められた第４オフセット電圧を加えた第４基準電圧未満となるまで前記電圧超過抑制負荷部をオン状態とし、前記出力電圧が前記第４基準電圧未満となった場合に前記電圧超過抑制負荷部を再びオフ状態とする請求項２から４の何れか１項に記載の電源装置。
7. 電子デバイスを試験する試験装置であって、
   少なくとも一部に前記電子デバイスに供給される電源電流を含む出力電流を出力する電流出力部と、
   前記電流出力部の出力電圧を入力し、予め定められたカットオフ周波数より低い低周波数成分を通過させる低域通過部と、
   前記電流出力部とグランドの間に前記電子デバイスと並列に接続され、負荷のオンを指示された場合に前記電流出力部が出力する前記出力電流の少なくとも一部である電圧超過抑制電流を消費し、負荷のオフを指示された場合に前記電圧超過抑制電流を消費するのを停止する電圧超過抑制負荷部と、
   前記電流出力部の前記出力電圧が、前記低域通過部が出力する電圧に予め定められた上方オフセット電圧を加えた上方基準電圧未満の値を維持している場合に前記電圧超過抑制負荷部をオフ状態に保持し、前記出力電圧が前記上方基準電圧以上となった場合に前記電圧超過抑制負荷部をオンとする電圧超過抑制制御部と、
   前記電子デバイスに供給される前記電源電流を測定する電流測定部と、
   前記電流測定部の測定結果に基づいて前記電子デバイスの良否を判定する判定部と、
   前記電流出力部とグランドの間に前記電子デバイスおよび前記電圧超過抑制負荷部と並列に接続され、負荷のオンを指示された場合に前記電流出力部が出力する前記出力電流の少なくとも一部である電圧低下補償電流を消費し、負荷のオフを指示された場合に前記電圧低下補償電流を消費するのを停止する電圧低下補償負荷部と、
   前記電流出力部の前記出力電圧が、前記低域通過部が出力する電圧から予め定められた下方オフセット電圧を減じた下方基準電圧以上の値を維持している場合に前記電圧低下補償負荷部をオン状態に保持し、前記出力電圧が前記下方基準電圧未満となった場合に前記電圧低下補償負荷部をオフとする電圧低下補償制御部と
   を備える試験装置。
8. 前記電流出力部の出力と前記電子デバイスの電源入力端子との間を接続する電源供給線と、
   前記電流出力部の出力および前記電源入力端子の間の接点とグランドとの間に前記電子デバイスと並列に接続されたデバイス側コンデンサと、
   前記デバイス側コンデンサと前記電源供給線との間の接点および前記電流出力部の出力の間の分岐点と、グランドとの間に接続された電源側コンデンサと
   を更に備え、
   前記電圧低下補償負荷部および前記電圧超過抑制負荷部は、前記分岐点および前記電源側コンデンサの間の配線とグランドの間に接続され、負荷のオンを指示された場合に前記電圧低下補償電流および前記電圧超過抑制電流をグランドに流す
   請求項７に記載の試験装置。
9. 前記電流出力部から出力する前記出力電流の基準値が異なる第１の試験および第２の試験を順次実行する場合において、前記電流出力部とグランドの間から前記電圧低下補償負荷部を電気的に切断して前記出力電流の基準値を変更する負荷切断制御部を更に備える請求項８に記載の試験装置。
10. 電子デバイスに供給する電源電流を出力電流として出力する電流出力装置に付加される安定化装置であって、
    前記電流出力装置の出力電圧を入力し、予め定められたカットオフ周波数より低い低周波数成分を通過させる低域通過部と、
    前記電流出力装置とグランドの間に前記電子デバイスと並列に接続され、負荷のオンを指示された場合に前記電流出力装置が出力する前記出力電流の少なくとも一部である電圧超過抑制電流を消費し、負荷のオフを指示された場合に前記電圧超過抑制電流を消費するのを停止する電圧超過抑制負荷部と、
    前記電流出力装置の前記出力電圧が、前記低域通過部が出力する電圧に予め定められた上方オフセット電圧を加えた上方基準電圧未満の値を維持している場合に前記電圧超過抑制負荷部をオフ状態に保持し、前記出力電圧が前記上方基準電圧以上となった場合に前記電圧超過抑制負荷部をオンとする電圧超過抑制制御部と、
    前記電流出力装置とグランドの間に前記電子デバイスおよび前記電圧超過抑制負荷部と並列に接続され、負荷のオンを指示された場合に前記電流出力装置が出力する前記出力電流の少なくとも一部である電圧低下補償電流を消費し、負荷のオフを指示された場合に前記電圧低下補償電流を消費するのを停止する電圧低下補償負荷部と、
    前記電流出力装置の前記出力電圧が、前記低域通過部が出力する電圧から予め定められた下方オフセット電圧を減じた下方基準電圧以上の値を維持している場合に前記電圧低下補償負荷部をオン状態に保持し、前記出力電圧が前記下方基準電圧未満となった場合に前記電圧低下補償負荷部をオフとする電圧低下補償制御部と
    を備える安定化装置。

Images