WO2006035654A1 - 電源装置及び試験装置 - Google Patents

電源装置及び試験装置 Download PDF

Info

Publication number
WO2006035654A1
WO2006035654A1 PCT/JP2005/017413 JP2005017413W WO2006035654A1 WO 2006035654 A1 WO2006035654 A1 WO 2006035654A1 JP 2005017413 W JP2005017413 W JP 2005017413W WO 2006035654 A1 WO2006035654 A1 WO 2006035654A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
output
voltage
unit
power supply
Prior art date
Application number
PCT/JP2005/017413
Other languages
English (en)
French (fr)
Inventor
Yoshihiro Hashimoto
Original Assignee
Advantest Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corporation filed Critical Advantest Corporation
Priority to DE112005002384T priority Critical patent/DE112005002384T5/de
Publication of WO2006035654A1 publication Critical patent/WO2006035654A1/ja
Priority to US11/693,693 priority patent/US20070241729A1/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
    • G01R31/2841—Signal generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver

Definitions

  • the present invention relates to a power supply apparatus and a test apparatus.
  • the present invention relates to a power supply apparatus and a test apparatus that stably supply a power supply current to an electronic device.
  • Patent Document 1 JP-A-7-333249 ( (Page 2-4, Figure 1-5)
  • an object of the present invention is to provide a power supply device and a test device that can solve the above-described problems. This object is achieved by a combination of features described in the independent claims. In addition, the dependent claims define further advantageous specific examples of the present invention.
  • a power supply device that supplies a power supply current to an electronic device, wherein a current output unit that outputs an output current including the power supply current at least in part, and the current output unit And electrically connecting the electronic device to the current output unit
  • the power supply current received from the electronic device has a connection resistance that supplies the electronic device and a cutoff frequency that is lower than a frequency at which the power supply current received by the electronic device changes, and a frequency component that is higher than the cutoff frequency is reduced.
  • a low-pass filter that passes the output voltage of the current output unit, and a current decrease signal that is connected in parallel with the connection resistor to the output terminal of the current output unit and instructs the decrease of the power supply current.
  • a partial current that is a part of the output current of the current output unit is consumed, and when the current increase signal instructing an increase in the power supply current is received, the partial current is received from the current output unit.
  • a difference detection unit that supplies the current reduction signal to the parallel load unit when the potential at the device side end is greater than the first reference voltage
  • the offset addition unit includes: Provided is a power supply device that increases the offset voltage when the first reference potential difference increases in accordance with a change in the output voltage of the low-pass filter, and decreases the offset voltage when the first reference potential difference decreases. To do.
  • the difference detection unit is configured to apply the current to the parallel load unit while the potential force at the device side end is larger than the second reference voltage obtained by subtracting the second reference potential difference.
  • a decrease signal is supplied, and the current increase signal is supplied to the parallel load unit when the potential at the device side end portion becomes smaller than the second reference voltage, and the offset adder unit includes the low pass filter.
  • the offset voltage may be increased when the second reference potential difference is increased in response to a change in the output voltage, and the offset voltage may be decreased when the second reference potential difference is decreased.
  • the difference detection unit divides the output voltage of the offset addition unit to output either the first reference voltage or the second reference voltage smaller than the first reference voltage.
  • the current reduction signal is output to the output signal line, and the potential at the device side end is A first comparator that outputs the current increase signal to the output signal line when the output voltage is lower than a reference voltage; and the potential at the device side end is based on the output of the first comparator and the first reference voltage is
  • the reference voltage output unit outputs the second reference voltage, and when the potential at the device side end becomes smaller than the second reference voltage, the reference voltage output unit outputs the second reference voltage.
  • a reference voltage setting unit that outputs a reference voltage of 1, the parallel load unit based on the current increase signal and the current decrease signal supplied from the output signal line of the first comparator, The partial current received from the current output unit during a period until the potential at the device side end becomes larger than the first reference voltage and then becomes smaller than the second reference voltage. To shed After the potential at the device side end becomes lower than the second reference voltage, the flow of the partial current through the parallel path is stopped until the potential becomes higher than the first reference voltage. May be.
  • the offset adding unit is not connected to a first resistor connected to a third reference voltage higher than an output voltage of the low-pass filter, and the third reference voltage in the first resistor
  • a second resistor connected between the end and the output of the offset adder; an output voltage of the low-pass filter; and a voltage of a contact of the first resistor and the second resistor;
  • the output voltage of the offset adding unit is decreased, and when the voltage at the contact is lower than the output voltage of the low-pass filter, the output voltage of the offset adding unit is reduced.
  • a second comparator for raising is not connected to a first resistor connected to a third reference voltage higher than an output voltage of the low-pass filter, and the third reference voltage in the first resistor
  • a second resistor connected between the end and the output of the offset adder; an output voltage of the low-pass filter; and a voltage of a contact of the first resistor and the second resistor;
  • the current decrease signal is supplied to the parallel load unit. You may further provide the delay part which delays the timing which starts more.
  • a power supply device that supplies a power supply current to an electronic device, wherein a current output unit that outputs an output current including the power supply current at least in part, and the current output unit
  • the power supply current received from the current output unit is lower than a connection resistance that supplies the electronic device and a frequency at which the power supply current received by the electronic device changes.
  • Has cut-off frequency A low-pass filter that reduces a frequency component higher than the cut-off frequency and passes the output voltage of the current output unit, and is connected in parallel with the connection resistor to the output terminal of the current output unit.
  • a parallel load unit that stops receiving the partial current from the current output unit, and a potential force at a device side end close to the electronic device in the connection resistance.
  • An output voltage force of the low filter is predetermined.
  • the current increasing signal is supplied to the parallel load unit, and the potential at the device side end becomes larger than the first reference voltage.
  • the delay unit also causes the difference detection unit force to decrease the current decrease.
  • a delay time from when a signal is supplied to when the current decrease signal is supplied to the parallel load unit is supplied, and after the current increase signal is supplied from the difference detection unit, the current increase signal is supplied to the parallel load unit. It may be longer than the delay time until.
  • the delay unit supplies the first base current when the current decrease signal is supplied from the difference detection unit, and the first base current when the current increase signal is supplied.
  • the base current supply unit that supplies the second base current, and the base current supplied from the current supply unit is input to the base and is saturated when the second base current is input. And supplying the current increase signal to the parallel load section in an ON period of the transistor including a period in which the second base current is input to the transistor and a period in which the transistor is saturated.
  • the first current is input to the transistor, and the transistor is not saturated.
  • the base current supply unit outputs an H level signal when the current increase signal is supplied from the difference detection unit, and outputs an L level signal when the current decrease signal is supplied.
  • the transistor may include a diode to which a base and an anode of the transistor are respectively connected.
  • a test apparatus for testing an electronic device, wherein at least a part of the current output unit outputs an output current including a power supply current to be received by the electronic device. And electrically connecting the current output unit and the electronic device, thereby connecting the power supply current received from the current output unit to the electronic device, and the electronic device receiving the electronic device.
  • a low-pass filter having a cut-off frequency lower than a frequency at which a power supply current is changed, higher than the cut-off frequency, and reducing a frequency component to pass the output voltage of the current output unit; and the current output unit A part of the output current of the current output unit is connected to the output terminal in parallel with the connection resistor and receives a current decrease signal instructing a decrease in the power supply current.
  • a parallel load section that stops receiving the partial current from the current output section when receiving a current increase signal instructing an increase in the power supply current, and an output voltage of the low-pass filter.
  • An offset adder that outputs a voltage with an offset voltage added to it, and a potential force at the end of the device near the electronic device at the connection resistance. An output voltage force of the offset adder.
  • the current increase signal is supplied to the parallel load unit while being smaller than the first reference voltage, and when the potential at the device side end becomes larger than the first reference voltage,
  • a difference detector for supplying the current decrease signal; a pattern generator for generating a test pattern to be input to the electronic device; and the electronic device for receiving the power supply current.
  • a signal input unit that supplies the test pattern; and a determination unit that determines the quality of the electronic device based on a signal output from the electronic device according to the test pattern.
  • the first reference voltage is changed in accordance with a change in the output voltage of the low-pass filter.
  • a test apparatus that increases the offset voltage when the potential difference increases and decreases the offset voltage when the first reference potential difference decreases.
  • a test apparatus for testing an electronic device, wherein the current output unit outputs an output current including at least a part of the power supply current, and the current output unit.
  • the power output current that receives the current output force is more than a connection resistance that supplies the power to the electronic device and a frequency at which the power current received by the electronic device changes.
  • a low-pass filter having a low cut-off frequency and reducing a frequency component higher than the cut-off frequency to pass the output voltage of the current output unit; and the connection to the output terminal of the current output unit
  • a partial current that is a part of the output current of the current output unit is consumed, and the power supply
  • a parallel load unit that stops receiving the partial current from the current output unit when receiving a current increase signal instructing an increase in current, and a device side end near the electronic device in the connection resistance.
  • a difference detection unit that supplies the current decrease signal to the parallel load unit when the voltage becomes greater than the first reference voltage; and the difference detection unit starts supplying the current increase signal to When the period until the start of the supply of the decrease signal is longer, the delay unit delays the timing for starting the supply of the current decrease signal to the parallel load unit, and the test parameter to be input to the electronic device.
  • a pattern generation unit that generates a pattern, a signal input unit that supplies the test pattern to the electronic device that receives the power supply current, and a signal output from the electronic device according to the test pattern.
  • a test apparatus including a determination unit for determining pass / fail.
  • a power supply apparatus that supplies a stable power supply voltage to an electronic device, and Therefore, it is possible to provide a test apparatus for testing an electronic device with high accuracy using the power supply apparatus.
  • FIG. 1 shows a configuration of a test apparatus 100 according to an embodiment of the present invention.
  • FIG. 2 shows a configuration of a power supply unit 106 according to the embodiment of the present invention.
  • FIG. 3 shows a configuration of a current consumption unit 306 according to an embodiment of the present invention.
  • FIG. 4 shows an example of the operation of the current consumption unit 306 according to the embodiment of the present invention.
  • FIG. 5 shows an example of detailed operation of the current consumption unit 306 according to the embodiment of the present invention.
  • FIG. 6 shows a configuration of an offset addition unit 450 according to the embodiment of the present invention.
  • FIG. 7 shows an example of the reference potential difference in the test apparatus 100 that does not have the offset addition unit 450.
  • FIG. 8 shows an example of a reference potential difference in the test apparatus 100 according to the embodiment of the present invention.
  • FIG. 9 shows a configuration of a delay unit 452 according to the embodiment of the present invention.
  • FIG. 10 shows an example of the operation of the delay unit 452 according to the embodiment of the present invention.
  • FIG. 11 shows the relationship between the operation of the test apparatus 100 and the output current of the current output unit 302 according to the embodiment of the present invention.
  • FIG. 12 shows an example of details of the operation of the test apparatus 100 by the delay unit 452 according to the embodiment of the present invention.
  • FIG. 1 shows a configuration of a test apparatus 100 according to this embodiment together with an electronic device 50.
  • the electronic device 50 is a device under test (DUT) such as an LSI.
  • the test apparatus 100 of this example is intended to test the electronic device 50 with high accuracy.
  • the test apparatus 100 includes a control unit 110, a power supply unit 106, a pattern generation unit 102, a signal input unit 104, and a determination unit 108.
  • the control unit 110 controls the power supply unit 106, the pattern generation unit 102, the signal input unit 104, and the determination unit 108.
  • the power supply unit 106 is a power supply device that supplies a power supply current to the electronic device 50.
  • the pattern generator 102 generates a test pattern to be input to the electronic device 50 and supplies it to the signal input unit 104.
  • the signal input unit 104 supplies the test pattern to the electronic device 50 that receives the power supply current from the power supply unit 106 at a preset timing by delaying the test pattern, for example, by a predetermined time.
  • the determination unit 108 determines pass / fail of the electronic device 50 based on a signal output from the electronic device 50 according to the test pattern.
  • FIG. 2 shows the configuration of the power supply unit 106 according to the present embodiment, along with the electronic device 50.
  • the power supply unit 106 includes a current output unit 302, a connection line 206, a plurality of capacitors (214, 216), and a resistor 212.
  • the electronic device 50 receives the terminal voltage Vo of the capacitor 216 as a power supply voltage.
  • the current consumption unit 306, the capacitor 214, the capacitor 216, and the resistor 212 Is provided on the user interface 150.
  • the user interface 150 is an example of a printed board on which wiring for electrically connecting the current output unit 302 and the electronic device 50 is formed.
  • the user interface 150 is a performance board on which the electronic device 50 is placed.
  • the test apparatus 100 may test the electronic device 50 in a wafer state, for example. In this case, the electronic device 50 is connected to the user interface 150 via, for example, a probe card.
  • the current output unit 302 is a device power source that supplies power to the electronic device 50.
  • the current output unit 302 outputs a voltage based on an instruction from the control unit 110 to supply the electronic device 50 with a power supply current iRl that is at least part of the output current via the connection line 206 and the resistor 212.
  • the power supply current iRl is at least a part of the power supply current Io that the electronic device 50 should receive.
  • the current consumption unit 306 flows and consumes a partial current IL, which is a part of the output current of the current output unit 302, through a path parallel to the electronic device 50.
  • the current output unit 302 and the current consumption unit 306 supply the current obtained by removing the partial current IL from the output current force as the power source current iRl to the electronic device 50.
  • the current consumption unit 306 detects a decrease in the terminal voltage Vo of the capacitor 216 based on the voltage generated in the resistor 212. Then, when it is detected that the terminal voltage Vo decreases, the current consumption unit 306 stops the consumption of the partial current IL. In this case, the current output unit 302 and the current consumption unit 306 increase the power supply current iRl and increase the terminal voltage Vo by supplying almost all of the output current to the electronic device 50 as the power supply current 1R1. Therefore, according to this example, the terminal voltage Vo of the capacitor 216 can be kept stable, and the electronic device 50 can be tested with high accuracy.
  • the connection line 206 is a coaxial cable, for example, and electrically connects the current output unit 302 and the user interface 150.
  • the capacitor 214 is an example of a smoothing capacitor, one end of which is connected to the current output unit 302 via the connection line 206 and the other end is grounded. The one end of the capacitor 214 is electrically connected to the resistor 212. As a result, the capacitor 214 can smooth the power supply current 1R1 output from the current output unit 302, thereby smoothing the power supply current Io of the electronic device 50 upstream of the resistor 212 in the current direction.
  • the capacitor 216 is an example of a device side capacitor, and has a smaller capacitance than the capacitor 214.
  • Capacitor 216 has one end connected to electronic device 50 and the other end grounded.
  • One end of the capacitor 216 is electrically connected to the capacitor 214 via the resistor 212.
  • the capacitor 216 smoothes the power supply current iRl downstream of the resistor 212 in the current direction.
  • the capacitor 216 may smooth the power supply current Io that the resistor 212 provides to the electronic device 50.
  • the resistor 212 is an example of a connection resistor, and is provided between the ungrounded ends of the capacitor 214 and the capacitor 216. Accordingly, the resistor 212 electrically connects the current output unit 302 and the electronic device 50, and supplies the power supply current 1R1 to the electronic device 50.
  • the resistor 212 supplies a voltage generated at both ends according to the power supply current iRl to the current consumption unit 306. At this time, the resistor 212 is used to detect a decrease in the terminal voltage Vo of the capacitor 216 that is not the absolute value of the flowing current. Therefore, the resistor 212 may be a pattern resistor formed on the user interface 150.
  • the electrical resistance of the resistor 212 can be, for example, about 5 m ⁇ .
  • the wiring resistance can be 35 ⁇ m
  • the pattern width is 10 mm
  • the pattern length is about 10 cm! /.
  • the capacitor 216 that smoothes the power supply current Io in the immediate vicinity of the electronic device 50 and the large power supply current iRl when performing a function test of the electronic device 50 are smoothed.
  • the capacitor 214 for example, when performing a function test, it is possible to reduce fluctuations in the power supply voltage according to fluctuations in the power supply current Io.
  • the power supply voltage of the electronic device 50 is 2 V, for example, if the allowable range of the power supply voltage fluctuation is 5%, the fluctuation of the power supply voltage is further considered in consideration of the margin of 0.5.
  • Is 50mV Must be less than or equal to
  • the function rate in the functional test is 10 ⁇ sec
  • the peak current is 1 A
  • the peak current flows for 4 nsec
  • the response time required for the current output unit 302 and the current consumption unit 306 to change the output current is 5 sec.
  • the capacitor 216 may have a capacitance of about one-tenth or less of the capacitor 214, for example.
  • FIG. 3 shows a configuration of the current consumption unit 306 according to the present embodiment.
  • the current consumption unit 306 includes a single pass filter 402, an offset addition unit 450, a difference detection unit 412, a delay unit 452, a load drive unit 410, and a parallel load unit 304.
  • the low-pass filter 402, the offset addition unit 450, the difference detection unit 412, the delay unit 452, the load driving unit 410, and the parallel load unit 304 may be provided on the user interface 150 (see FIG. 2).
  • the low-pass filter 402 includes a resistor and a capacitor. This resistor connects the power supply side end of the resistor 212 close to the connection line 206 and one end of the capacitor. The other end of this capacitor is grounded. As a result, the low-pass filter 402 receives the output voltage of the current output unit 302 (see FIG. 2), reduces the high frequency component, and supplies it to the difference detection unit 412 via the offset addition unit 450.
  • the low-pass filter 402 preferably has a cutoff frequency lower than the frequency at which the power source current ⁇ received by the electronic device 50 changes.
  • the low-pass filter 402 reduces the frequency component higher than the cut-off frequency and passes the output voltage of the current output unit 302.
  • the low-pass filter 402 receives the voltage Vi at the power supply side end of the resistor 212 as the output voltage of the current output unit 302, and converts the voltage Vref obtained by reducing the high-frequency component of the voltage Vi into the offset adding unit. It is given to the difference detection unit 41 2 via 450.
  • the arithmetic unit 450 adjusts the output voltage Vref of the low-pass filter 402 by outputting a voltage obtained by adding the offset voltage to the output voltage of the low-pass filter 402.
  • the power supply voltage and the difference detection are performed according to the change of the power supply voltage.
  • the difference from the comparison voltage of the part 412 changes. So off
  • the set addition unit 450 suppresses fluctuations in the difference between the power supply voltage and the comparison voltage of the difference detection unit 412 by adding an offset voltage corresponding to the change in the power supply voltage to the output voltage of the low-pass filter 402.
  • the difference detecting unit 412 outputs the output voltage of the offset adding unit 450, that is, the output voltage Vref of the low-pass filter 402 adjusted by the offset adding unit 450, and the potential at the device side end of the resistor 212 near the electronic device 50. Compare with Vo. Then, based on the comparison result, the force / power to consume at least a part of the output current of the current output unit 302 is controlled by the parallel load unit 304. More specifically, the difference detection unit 412 includes the parallel load unit 304 when the terminal voltage Vo is smaller than the first reference voltage VH obtained by subtracting a predetermined value from the output voltage Vref of the one-pass filter 402. A current increase signal is supplied to the parallel load section 304 when the terminal voltage Vo becomes higher than the first reference voltage VH. This current increase signal is a signal that instructs the parallel load unit 304 to increase the power supply current.
  • the difference detection unit 412 is connected in parallel when the terminal voltage Vo is larger than the second reference voltage VL obtained by subtracting a predetermined value from the output voltage Vref of the terminal voltage Vo force low-pass filter 402.
  • a current decrease signal is supplied to the load unit 304, and a current increase signal is supplied to the parallel load unit 304 when the terminal voltage Vo becomes smaller than the second reference voltage VL.
  • This current decrease signal is a signal that instructs the parallel load unit 304 to decrease the power supply current.
  • the second reference voltage VL is set to a smaller value than the first reference voltage VH.
  • the output of the low-pass filter 402 is connected to the difference detection unit 412.
  • the difference detection unit 412 includes a reference voltage output unit 406, a comparator 414, and a reference voltage setting unit 408.
  • the reference voltage output unit 406 includes a plurality of resistors 502, 504, and 506 connected in series between the output of the offset adding unit 450 and the ground potential.
  • the reference voltage output unit 406 outputs the potential of the node between the resistors 502 and 504 as a reference voltage to be supplied to the comparator 414.
  • the reference voltage output unit 406 outputs a reference voltage obtained by dividing the output voltage of the low-pass filter 402 based on the electrical resistance ratio of the plurality of resistors 502, 504, and 506.
  • the reference voltage output unit 406 receives the output of the reference voltage setting unit 408 at a node between the resistor 504 and the resistor 506.
  • the reference voltage output unit 406 outputs either the first reference voltage or the second reference voltage according to the output of the reference voltage setting unit 408.
  • the comparator 414 receives the reference voltage output from the reference voltage output unit 406 at the positive input, and receives the potential at the device side end of the resistor 212 close to the electronic device 50 at the negative input. Then, the comparator 414 compares the reference voltage with the potential at the device side end. By receiving the output voltage of the low-pass filter 402 via the offset addition unit 450 and the reference voltage output unit 406, the difference detection unit 412 receives the output voltage of the low-pass filter 402 adjusted by the offset addition unit 450 and the resistor 212. You may detect the potential difference from the potential at the device end. Then, the comparator 414 gives the comparison result to the reference voltage setting unit 408 by, for example, a collector open output. For example, the comparator 414 opens the output when the positive input potential is greater than the negative input potential, and grounds the output when the positive input potential is less than the negative input potential.
  • the device side end of the resistor 212 is connected to one end of the capacitor 216. Therefore, the potential at the device side end is equal to the terminal voltage Vo of the capacitor 216.
  • the comparator 414 may adopt a configuration that compares the output voltage of the low-pass filter 402 and the terminal voltage Vo.
  • the reference voltage setting unit 408 includes a constant voltage source 508 and a plurality of resistors 510 and 518.
  • the constant voltage source 508 outputs a predetermined voltage VCC1.
  • the resistor 510 connects the positive electrode of the constant voltage source 508 and the output terminal of the comparator 414.
  • the resistor 518 connects the output terminal of the comparator 414 and the upstream terminal of the resistor 506 in the reference voltage output unit 406.
  • the comparator 414 opens the output.
  • the reference voltage setting unit 408 supplies the output voltage VCC1 of the constant voltage source 508 to the upstream end of the resistor 506 via the plurality of resistors 510 and 518. Therefore, the reference voltage output unit 406 is determined based on the output of the offset calorie calculation unit 450, the electric resistance ratio of the plurality of resistors 502, 504, 506, 510, and 518, and the output voltage VCC1 of the constant voltage source 508.
  • 1 reference voltage VH is output to the positive input of comparator 414. In this case, if the voltage drop due to the resistor 502 is the first reference potential difference V (R11) H, the first reference voltage VH is The output voltage force of 50 is also a voltage obtained by subtracting the first reference potential difference V (Rl 1) H.
  • the comparator 414 grounds the output.
  • the reference voltage setting unit 408 grounds the upstream end of the resistor 506 via the resistor 518. Accordingly, since the potential at the upstream end of the resistor 506 decreases, the reference voltage output unit 406 is determined based on the output of the offset adding unit 450 and the electrical resistance ratio of the plurality of resistors 502, 504, 506, 518.
  • the second reference voltage VL smaller than the reference voltage VH is output to the positive input of the comparator 414. In this case, if the voltage drop due to the resistor 502 is the second reference potential difference V (R11) L, the second reference voltage VL is the output voltage force of the offset adder 450 and the second reference potential difference V (Rl 1) L The voltage is reduced.
  • the reference voltage setting unit 408 provides the second reference voltage to the reference voltage output unit 406 when the terminal voltage Vo of the capacitor 216 becomes larger than the first reference voltage VH. Output VL.
  • the reference voltage setting unit 408 causes the reference voltage output unit 406 to output the first reference voltage VH.
  • the reference voltage output unit 406 outputs a reference voltage that changes with hysteresis based on the output of the reference voltage setting unit 408.
  • the reference voltage setting unit 408 gives the potential Va of the node between the resistor 510 and the resistor 518 to the load driving unit 410 via the delay unit 452. Therefore, when the terminal voltage Vo of the capacitor 216 is smaller than the reference voltage output from the reference voltage output unit 406, the reference voltage setting unit 408 sends an H level signal to the load driving unit 410 according to the output of the comparator 414. give. As a result, the comparator 414 can output an H level current increase signal to the output signal line when the terminal voltage Vo is smaller than the reference voltage.
  • the reference voltage setting unit 408 gives an L level signal to the load driving unit 410.
  • the comparator 414 can output an L-level current decrease signal to the output signal line when the terminal voltage Vo is higher than the reference voltage.
  • the delay unit 452 prevents overshoot of the terminal voltage Vo by delaying at least a part of the signal supplied to the parallel load unit 304 via the load driving unit 410.
  • the delay unit 452 is not used, the output of the difference detection unit 412 is directly connected to the load driving unit 410. It's okay.
  • the load driving unit 410 is, for example, an inverting circuit, and inverts the output of the comparator 414 received via the reference voltage setting unit 408 and supplies the inverted output to the parallel load unit 304. As a result, the load driving unit 410 provides the parallel load unit 304 with a signal corresponding to the result of comparing the terminal voltage Vo of the capacitor 216 with the reference voltage. In this example, when the terminal voltage Vo is larger than the reference voltage, the load driving unit 410 outputs an H level current decrease signal obtained by inverting the current decrease signal of the comparator 414. When the terminal voltage Vo is smaller than the reference voltage, the load driving unit 410 outputs an L level current increase signal obtained by inverting the current increase signal of the comparator 414.
  • the difference detection unit 412 detects the potential difference between the output voltage of the low-pass filter 402 adjusted by the offset addition unit 450 and the terminal voltage Vo of the capacitor 216, and the detected result is a current increase signal or current Notify the parallel load unit 304 as a decrease signal
  • the parallel load unit 304 is connected in parallel with the resistor 212 to the output terminal of the current output unit 302. When the parallel load unit 304 receives a current decrease signal, the parallel load unit 304 generates a partial current that is part of the output current of the current output unit 302 When the current consumption signal is received, the reception of the partial current from the current output unit 302 is stopped.
  • the parallel load unit 304 includes a low speed switch 512, a resistor 514, and a high speed switch 516.
  • the low-speed switch 512 is a switch that opens and closes slower than the response speed of the current output unit 302, and is connected in parallel to the resistor 212 by connecting one end to the connection line 206.
  • the low speed switch 512 opens and closes according to an instruction from the control unit 110, for example. Thereby, the control unit 110 can switch the stable operation of the power supply voltage of the electronic device 50 on or off.
  • the response speed of the current output unit 302 is, for example, a speed at which the current output unit 302 changes the output current with respect to a change in the power supply current Io received by the electronic device 50.
  • the low-speed switch 512 may be a semiconductor switch such as a MOSFET, for example. In this case, the low speed switch 512 may receive the output SW of the control unit 110 via, for example, a resistor.
  • the resistor 514 is connected in series with the low speed switch 512 downstream of the low speed switch 512. Resistor 514 consumes current received from current output 302 via high-speed switch 516. To spend.
  • the high-speed switch 516 is an N-type MOSFET that is connected in series with the resistor 514 downstream of the resistor 514 and receives the output of the load driving unit 410 at the gate terminal.
  • the high speed switch 516 opens and closes according to the output of the difference detection unit 412.
  • the high speed switch 516 opens and closes faster than the response speed of the current output unit 302.
  • the terminal voltage Vo of the capacitor 216 is larger than the reference voltage
  • the high speed switch 516 is turned on in response to a current decrease signal.
  • the high-speed switch 516 receives the current increase signal and is turned off.
  • High speed switch 516 may be connected in parallel with resistor 212 and in series with low speed switch 512.
  • a partial current IL that is a part of the output current of the current output unit 302 flows through the resistor 514, and the parallel load unit 304 uses this partial current. Consume IL.
  • the current consumption unit 306 decreases the current flowing through the resistor 212 and decreases the terminal voltage Vo.
  • the parallel load unit 304 stops consuming the partial current IL.
  • the current consumption unit 306 increases the current flowing through the resistor 212 and increases the terminal voltage Vo. In this way, the test apparatus 100 can keep the power supply voltage of the electronic device 50 stable.
  • the terminal voltage Vo of the capacitor 216 changes in the power supply current Io of the electronic device 50. It may change greatly depending on. For example, when the power supply current Io temporarily increases, the terminal voltage Vo may temporarily decrease significantly due to undershoot. In addition, when the power supply current Io decreases temporarily, the terminal voltage Vo may increase temporarily due to overshoot. In this case, the power supply voltage of the electronic device 50 becomes unstable, making it difficult to perform an appropriate test. In addition, due to the development of miniaturization technology in recent years, for example, the gate breakdown voltage of a MOSFET has been reduced, and there is a possibility that the electronic device 50 may be destroyed due to overshoot of the power supply voltage.
  • the current flowing from the current output unit 302 to the capacitor 216 is appropriately adjusted according to the change in the power supply current Io of the electronic device 50. Can be changed. Thereby, the power supply voltage of the electronic device 50 can be kept stable.
  • connection lines 206 since the test apparatus requires a large number of connection lines 206, it may be difficult to increase the wiring width of the connection lines 206 due to, for example, mounting limitations. It may also be difficult to place the current output unit 302 in the immediate vicinity of the electronic device 50. In this case, for example, even if the output voltage of the current output unit 302 is corrected by feeding back the terminal voltage Vo of the capacitor 216, the response speed of the current output unit 302 has a limit based on, for example, the inductance of the connection line 206 . However, according to this example, the current received by the capacitor 216 can be changed appropriately and at high speed by switching the high-speed switch 516 on and off.
  • the power supply voltage of the electronic device 50 may differ depending on, for example, the test item or the type of the electronic device 50. In this case, it is necessary to change the reference voltage applied to the comparator 414 by following the power supply voltage of the electronic device 50.
  • this reference voltage is output to a device power supply other than the current output unit 302, for example, sufficient accuracy may not be obtained due to, for example, an error occurring between test apparatuses or between user interfaces.
  • a correction circuit for correcting this error is provided separately, the circuit scale increases.
  • the reference voltage output unit 406 generates the reference voltage based on the output voltage of the current output unit 302. Therefore, according to this example, the reference voltage can be appropriately generated even when the power supply voltage of the electronic device 50 is changed.
  • the difference detection unit 412 receives the output voltage of the current output unit 302 via the offset addition unit 450 and the low-pass filter 402.
  • the reference voltage can be stably generated even when the potential Vi at the power supply side end of the resistor 212 temporarily changes in accordance with, for example, a change in the power supply current Io.
  • the low-pass filter 402 has a cutoff frequency of about 2 kHz, for example, in order to reduce the output fluctuation to about lmV when the potential Vi at the power supply side end fluctuates about lOOmV
  • the low-pass filter 402 has a low-pass filter 402.
  • the filter 402 has a characteristic of about 40 db.
  • the RC-stage low-pass filter 402 as in this example is! /
  • the frequency becomes 20Hz, and the RC time constant is about 8ms.
  • the power supply current Io of the electronic device 50 is 1 A, and the capacitance of the capacitor 216 is 30.
  • the terminal voltage Vo of the capacitor 216 decreases, for example, by about 3 mV per 100 ⁇ sec.
  • an inexpensive general-purpose comparator or the like can be used as the comparator 414.
  • the parallel load unit 304 may include a plurality of resistors 514 that can be selected by a switch or the like, for example.
  • the control unit 110 may select one resistor 514 according to the type of the electronic device 50, and the low-speed switch 512 and the high-speed switch 516 may be connected to the selected resistor 514.
  • the parallel load unit 304 may use a constant current circuit, for example, instead of the resistor 514.
  • FIG. 4 is a timing chart showing an example of the operation of the current consumption unit 306 according to the present embodiment.
  • a power supply voltage to be supplied to the electronic device 50 is set in the current output unit 302.
  • the current output unit 302 starts operation at time T1 and starts outputting the power supply voltage.
  • the current consumption unit 306 starts the operation.
  • the control unit 110 switches the signal SW and turns on the low-speed switch 512 at time T2.
  • the parallel load unit 304 starts consuming the partial current IL.
  • the control unit 110 may turn on the low-speed switch 512 after the output voltage Vref of the low-pass filter 402 and the output voltage of the current output unit 302 become substantially equal.
  • the low-speed switch 512 may be gradually turned on as shown by a dotted line in the figure, for example, by receiving the signal SW via a resistor.
  • the parallel load unit 304 may gradually increase the partial current IL from time T2 to time T3.
  • the test for the electronic device 50 is started.
  • the terminal voltage Vo of the capacitor 216 changes according to the operation of the electronic device 50.
  • the difference detection unit 412 reduces the terminal voltage Vo.
  • a current increase signal and a current decrease signal to be set are output.
  • the high-speed switch 516 is turned on or off in accordance with a change in the terminal voltage Vo, and the parallel load unit 304 consumes a partial current IL corresponding thereto. In this way, the current consumption unit 306 stabilizes the power supply voltage of the electronic device 50.
  • the low-speed switch 512 is turned off from time T6 to time T7. Thereafter, the current output unit 302 reduces the output voltage to 0 after waiting for the stable switch time of the low speed switch 512 until time T8. In response to this, after the output voltage Vref of the low-pass filter 402 decreases, the current consumption unit 306 ends the operation at time T9. Note that the test apparatus 100 may once terminate the operation of the current consumption unit 306 and then wait for the stabilization time of the low-pass filter 402 to start the next test. According to this example, the power supply voltage Vo of the electronic device 50 can be kept stable.
  • FIG. 5 is a timing chart showing an example of detailed operation of the current consumption unit 306 from time T4 to time T5. During this period, the terminal voltage Vo of the capacitor 216 repeatedly increases and decreases according to the operation of the electronic device 50.
  • the reference voltage output unit 406 outputs the first reference voltage VH or the second reference voltage VL in accordance with the output Va of the comparator 414. For example, while the terminal voltage Vo is higher than the second reference voltage VL as from time T4 to T41, the comparator 414 supplies an L-level current decrease signal to the parallel load unit 304. Since the parallel load unit 304 receives the current decrease signal and consumes the partial current IL, the terminal voltage Vo gradually decreases.
  • the comparator 414 inverts the output Va to the H level and supplies a current increase signal. Then, at time T42 slightly delayed from time T41, the parallel load unit 304 stops consuming the partial current IL in accordance with the output of the load driving unit 410.
  • the parallel load unit 304 stops flowing the partial current IL through the path in parallel with the resistor 212 until the voltage becomes higher than the first reference voltage VH. Good.
  • the parallel load unit 304 stops receiving the partial current IL from the current output unit 302 when the potential difference detected by the difference detection unit 412 becomes larger than a predetermined value.
  • the comparator 414 sends an H-level current increase signal to the parallel load unit 304. Supply. In this case, the current flowing from the current output unit 302 to the capacitor 216 increases, and the terminal voltage Vo of the capacitor 216 increases.
  • the comparator 414 inverts the output Va to the L level and supplies a current decrease signal.
  • the parallel load unit 304 receives the current decrease signal delayed by the delay unit 452 at time T44 later than the time T43, and starts consuming the partial current IL. In this case, the current flowing from the current output unit 302 to the capacitor 216 decreases, and the terminal voltage Vo of the capacitor 216 drops.
  • the parallel load unit 304 becomes smaller than the second reference voltage VL after the terminal voltage Vo of the capacitor 216 becomes larger than the first reference voltage VH. Until that time, the partial current IL may be consumed by flowing it in a path parallel to the resistor 212.
  • the parallel load unit 304 may consume the partial current IL when the potential difference detected by the difference detection unit 412 is smaller than a predetermined value.
  • the current consumption unit 306 stabilizes the terminal voltage Vo of the capacitor 216 within an appropriate range. Therefore, according to this example, the power supply voltage of the electronic device 50 can be kept stable.
  • parallel load unit 304 After the test is completed at time T5, parallel load unit 304 also starts to consume partial current IL when terminal voltage Vo of capacitor 216 increases as shown at time T51. This can prevent the terminal voltage Vo from rising excessively.
  • FIG. 6 shows a configuration of the offset addition unit 450 according to the present embodiment.
  • Offset addition unit 450 includes a constant voltage source 550, a resistor 552, a resistor 554, and an operational amplifier 558.
  • the constant voltage source 550 is a constant voltage source that supplies a third reference voltage VCC2 that is higher than the output voltage Vref of the low-pass filter 402.
  • Resistor 552 is connected to a third reference voltage VCC2.
  • the resistor 554 is connected between the end of the resistor 552 where the third reference voltage VCC2 is not connected and the output end of the operational amplifier 558 that is the output of the offset adder 450.
  • the operational amplifier 558 is an example of a second comparator according to the present invention. Input the output voltage Vref of 2 as a positive input and the voltage at the contact of resistors 552 and 554 as a negative input. The operational amplifier 558 reduces the output voltage of the offset adder 450 when the voltage at the contact is higher than the output voltage Vre; f of the low-pass filter 402. Further, when the voltage at the contact is smaller than the output voltage of the low-pass filter 402, the output voltage of the offset adding unit 450 is increased.
  • the output voltage VR of the offset adding unit 450 is the voltage force of the contact of the resistor 552 and the resistor 554 input to the negative input of the operational amplifier 558.
  • the output of the low-pass filter 402 input to the positive input of the operational amplifier 558 Stable when it matches the voltage Vref.
  • the third reference voltage VCC2 is higher than the output voltage Vref of the low-pass filter 402
  • the voltage drop due to the resistor 552 decreases as the output voltage Vref of the low-pass filter 402 increases.
  • the arithmetic unit 450 outputs a voltage VR obtained by subtracting a smaller voltage drop from the output voltage Vref (ie, accounting for a negative offset voltage closer to 0). To do.
  • a voltage VR is output by subtracting a larger voltage drop from the output voltage Vref (that is, farther from 0, plus a negative offset voltage). To do.
  • FIG. 7 shows an example in which the reference potential difference in the test apparatus 100 that does not have the offset adding unit 450 is obtained by calculation.
  • the output voltage Vref of the low-pass filter 402 is directly input to the reference voltage output unit 406.
  • the output voltage Vre ⁇ of the low-pass filter 402 and the comparator 414 for each of the case where the output of the comparator 414 is at the H level and the case of the L level.
  • the difference voltage with respect to the reference voltage input that is, the voltage drop due to the resistor 502 is shown.
  • this difference voltage which is a value obtained by subtracting the reference voltage of the comparator 414 from the input voltage of the reference voltage output unit 406, is referred to as a reference potential difference.
  • ZH R12 + (R13 X (R14 + R15) / (R13 + R14 + R15) (1) where R12 is the resistance value of resistor 504, R13 is the resistance value of resistor 506, R14 is the resistance value of resistor 518, R15 is the resistance value of the resistor 510.
  • Vref ⁇ Vin is the voltage drop V (R11) H due to the resistor 502, that is, the following equation (3) equal to the first reference potential difference.
  • V (R11) H VRH X R11 / (ZH + Rl 1)
  • the first reference potential difference V (Rl l) H is positive, the first term is larger than the second term.
  • the second term takes a constant value even when the output voltage Vref of the low-pass filter 402 changes. Therefore, when the output voltage Vref of the low-pass filter 402 changes, the first term changes, and as a result, the first reference potential difference V (R11) H changes.
  • Vref-Vin is the voltage drop V (R11) L due to the resistor 502, that is, the following equation (6) which is equal to the second reference potential difference.
  • V (R11) L VRL X R11 / (ZL + Rl 1)
  • the first reference potential difference V (Rl l) L is positive
  • the first term is larger than the second term.
  • the second term takes a constant value even when the output voltage Vref of the low-pass filter 402 changes. Therefore, when the output voltage Vref of the low-pass filter 402 changes, the first term changes, and as a result, the first reference potential difference V (R11) L changes.
  • the difference Vth between the first reference potential difference V (Rl 1) H and the second reference potential difference V (Rl 1) L. Is a force that is almost constant regardless of the output voltage Vref of the low-pass filter 402.
  • Each value varies greatly according to the output voltage Vref of the low-pass filter 402. For this reason, in a test or the like for changing the power supply voltage Vo, the stability of the power supply voltage changes according to the change in the power supply voltage supplied to the electronic device 50, making it difficult to perform an accurate test.
  • FIG. 8 shows an example in which the reference potential difference in the test apparatus 100 according to the present embodiment is obtained by calculation.
  • the difference detection unit 412 of FIG. 3 and the offset addition unit 450 of FIG. 6 the low-pass filter 402 of each of the cases where the output of the comparator 414 is at the H level and at the L level, respectively.
  • the difference voltage between the output voltage Vref and the reference voltage input to the comparator 414 is shown.
  • the output voltage VR of the offset addition unit 450 is input to the reference voltage output unit 406 instead of the output voltage Vref of the low-pass filter 402.
  • the equivalent voltage VRH between the resistor 502 and the offset adding unit 450 is obtained by replacing Vref in Equation (2) with VR. Therefore, when changing the output of the comparator 414 from the H level to the L level, the difference voltage Vref (H) between the output voltage Vref of the low-pass filter 402 and the reference voltage input to the comparator 414 is expressed by the following equation: (8)
  • VreKH Vref-VR + V (R11) H
  • VreKH V (R11) H-(VR— Vrel) (9)
  • the calculating unit 450 adds a negative offset voltage (VR ⁇ Vref) to the output voltage Vref of the low-pass filter 402, and outputs the result as the output voltage VR of the offset adding unit 450.
  • the difference voltage Vref (H) is a value obtained by subtracting the offset voltage of the first reference potential difference V (R11) H force offset adding unit 450. Therefore, the offset adding unit 450 increases the offset voltage when the first reference potential difference increases in accordance with the change in the output voltage of the low-pass filter 402, and decreases the offset voltage when the first reference potential difference decreases. By doing so, fluctuations in the differential voltage Vref (H) can be suppressed.
  • the offset adder 450 preferably adjusts the offset voltage so that the fluctuation amount of the first reference potential difference and the fluctuation amount of the offset voltage are substantially the same.
  • Equation (8) the second and third terms take a constant value even when the output voltage Vref of the low-pass filter 402 changes. Therefore, in order to keep Vref (H) constant regardless of the change in the output voltage Vref of the low-pass filter 402, the first term may be set to zero.
  • each resistance value may be set so that (2nd term 1st 3rd term) is positive.
  • the output voltage VR of the offset addition unit 450 is input to the reference voltage output unit 406 instead of the output voltage Vref of the low-pass filter 402 as described above.
  • the equivalent voltage VRL between the resistor 502 and the offset adding unit 450 is obtained by replacing Vref in Equation (5) with VR. Therefore, when the output of the comparator 414 is changed from L level to H level, the difference voltage Vref (L) between the output voltage Vref of the low-pass filter 402 and the reference voltage input to the comparator 414 is as follows: Equation (10) is obtained.
  • VreKL Vref-VR + V (R11) L
  • the first expression of the expression (10) can be transformed into the following expression (11).
  • VreKL V (R11) L-(VR-Vrel) (11)
  • the difference voltage Vref (H) is a value obtained by subtracting the offset voltage of the offset adding unit 450 from the second reference potential difference V (R11) L force. Therefore, the offset adding unit 450 increases the offset voltage when the second reference potential difference increases in accordance with the change in the output voltage of the low-pass filter 402, and decreases the offset voltage when the second reference potential difference decreases. By doing so, fluctuations in the differential voltage Vref (L) can be suppressed.
  • the second adder 450 adjusts the offset voltage so that the amount of fluctuation of the second reference potential difference and the amount of fluctuation of the offset voltage are substantially the same.
  • Equation (11) the second and third terms take a constant value even when the output voltage Vref of the low-pass filter 402 changes. Therefore, in order to keep Vref (L) constant regardless of changes in the output voltage Vref of the low-pass filter 402, the first term may be set to zero.
  • each resistance value may be set so that (2nd term 1st 3rd term) is positive.
  • ZH does not include R15 as a parameter
  • ZL does not include R15 as a parameter. Therefore, as long as R15 is not 0, both fluctuations of Vref (H) and Vref (L) according to the output voltage Vref of the low-pass filter 402 cannot be made 0. Therefore, the resistance values of the resistors 552 and 554 in the offset adding unit 450 may be set so as to minimize the fluctuation range of Vref (H) and Vref (L) according to the output voltage Vref. Further, the resistance value R15 of the resistor 502 may be set smaller than the resistance value R14 of the resistor 518. In addition, by using a voltage output type comparator as the comparator 414 and eliminating the resistor 510 and the constant voltage source 508, Vref (H) and Vref (L ) Can be both zero.
  • the relationship between Vref (H) and Vref (L) is shown.
  • the test apparatus 100 uses the offset adding unit 450 to change the first reference voltage V (Rl 1) H and the second reference voltage according to the change in the output voltage Vref of the low-pass filter 402. Even when the voltage V (Rl 1) L changes, fluctuations in the differential voltage between the output voltage Vref of the low-pass filter 402 and the first reference voltage VRH and the second reference voltage VRL can be suppressed.
  • Conditions C-1 to C-3 in Fig. 8 show the relationship between the output voltage Vref and Vref (H) and Vref (L) when a voltage output type comparator is used as the comparator 414.
  • the test apparatus 100 uses a voltage output type comparator as the comparator 414.
  • the first reference voltage V (Rl 1) H and the second reference voltage V (Rl 1) L change according to the change of the output voltage Vref of the low-pass filter 402 by removing the effect of the resistor 510
  • both the fluctuations in the difference voltage between the output voltage Vref of the low-pass filter 402 and the first reference voltage VRH and the second reference voltage VRL can be made substantially zero.
  • the test apparatus 100 even when the output voltage Vref of the low-pass filter 402 changes, the difference voltage Vref between the output voltage Vref and the first reference voltage VH. (H) and the difference voltage Vref between the output voltage Vref and the second reference voltage VL (fluctuation of the voltage can be suppressed to almost 0.
  • FIG. 9 shows a configuration of the delay unit 452 according to this embodiment.
  • the delay unit 452 determines the timing of starting the supply of the current decrease signal to the parallel load unit 304 according to the period from when the difference detection unit 412 starts supplying the current increase signal to when the difference current detection unit 412 starts supplying the force current decrease signal. Change. More specifically, the delay unit 452 further delays the timing when the period is longer.
  • Delay unit 452 includes NOT gate 950, base current supply unit 951, transistor 956, resistor 960, and NAND gate 962.
  • the NOT gate 950 inverts the logical values of the current increase signal and the current decrease signal supplied from the output signal line of the differential detection signal. As a result, the NOT gate 950 outputs an L level current increase signal and an H level current decrease signal.
  • the base current supply unit 951 supplies the first base current to the transistor 956 when the current decrease signal is supplied from the difference detection unit 412 and the current increase signal is supplied! A second base current greater than the first base current is supplied to transistor 956.
  • the base current supply unit 951 includes a NOT gate 952, a resistor 954, and a diode 964.
  • NOT gate 952 is an example of the first gate according to the present invention.
  • a current increase signal is supplied from difference detection unit 412
  • a H level signal is output and a current decrease signal is supplied.
  • an L level signal is output.
  • the NOT gate 952 prevents the current on the base side of the transistor 956 from flowing back to the output signal line of the NOT gate 950.
  • the NOT gate 952 according to the embodiment inverts the logical values of the current increase signal and the current decrease signal output from the NOT gate 950.
  • the resistor 954 is provided between the output of the NOT gate 952 and the base of the transistor 956, and supplies the base current based on the output voltage of the NOT gate 952 and the base voltage of the transistor 956 to the base of the transistor 956. .
  • the resistor 954 supplies the first base current, which is a negative base current, to reduce the base voltage.
  • the resistor 954 supplies a second base current larger than the first base current to the transistor 956 to increase the base voltage.
  • the diode 964 is provided in parallel with the resistor 954, and the output and force sword of the first gate are connected to the base and anode of the transistor 956, respectively.
  • the diode 964 reduces the delay time required for the transistor 956 to turn off due to the parasitic capacitance of the transistor 956 when the output of the NOT gate 952 changes from the H level to the L level.
  • Diode 964 is preferably a Schottky diode with a small forward voltage and operating at high speed.
  • the base is connected to the output of the diode 964, the collector is connected to the contact point between the resistor 960 and the NAND gate 962, and the emitter is grounded.
  • the transistor 956 inputs the base current supplied from the base current supply unit 951 to the base, and saturates when the second base current is input. That is, when the second base current is input, the collector current (IC) Z base current (IB) is sufficiently smaller than the current amplification factor hfe of the transistor 956 so that it operates in the saturation region.
  • the resistance values of resistor 954 and resistor 960 are determined. As a result, the transistor 956 has a longer delay time until the base current is switched to the first base current and the force is turned off as the second base current is input and the on-time for operating in the saturation region becomes longer. .
  • One end of the resistor 960 is connected to the constant voltage source VCC3, and the other end is connected to the collector of the transistor 956 and one input of the NAND gate 962.
  • the resistor 960 causes the transistor 956 to pass a collector current Ic determined based on the voltage VCC3 and the resistance value of the resistor 960 when the transistor 956 is on. In this case, the potential on the collector side of the transistor 956 is L level. When the transistor 956 is off, the resistor 960 sets the collector-side potential of the transistor 956 to the H level.
  • NAND gate 962 is an example of a current control signal output unit according to the present invention.
  • the NAND gate 962 takes a negative logical sum of the output of NOT gate 950 and the potential of the collector of transistor 956 and outputs the result to load drive unit 410. .
  • the NAND gate 962 applies the H level current increase signal in parallel during the ON period of the transistor 956, which includes the period when the second base current is input to the transistor 956 and the period when the transistor 956 is saturated.
  • Supply to part 304 when the first current is input to the transistor 956 and the transistor 956 is saturated, an L-level current decrease signal is supplied to the parallel load unit 304 in the off period.
  • FIG. 10 is a timing chart showing an example of the operation of the delay unit 452 according to this embodiment.
  • the NOT gate 950 outputs a signal obtained by inverting the output of the difference detection unit 412 to the point A.
  • NOT gate 952 outputs the inverted signal of NOT gate 950 to point B again
  • the transistor 956 receives the second base current from the transistor 956. It turns off after the delay time tdoff corresponding to the period ton.
  • the transistor 956 is saturated during the delay time tdoff even after receiving the current decrease signal. Therefore, during the period when the transistor 956 is saturated up to the time T3, the point C is maintained at the L level, and the NAND gate 962 continues to output the H level current increase signal.
  • the point A and the point C become the H level, and the NAND gate 962 reduces the current of the L level. Output a signal.
  • the output of the difference detection unit 412 changes to an H-level current increase signal.
  • the output of NOT gate 950 is inverted, and point A becomes L level. Therefore, the NAND gate 962 outputs an H-level current increase signal after a short delay determined by the logical delay of the NOT gate 950 and the NAND gate 962 from time T4.
  • the difference detection unit 412 when the period from when the difference detection unit 412 starts supplying the current increase signal to when the force also starts supplying the current decrease signal is longer, the difference detection unit 412 The delay time from when the current decrease signal is supplied from 412 to when the current decrease signal is supplied to the parallel load unit 304, the current increase signal is supplied from the difference detection unit 412 to the parallel load unit 304. Make it longer than the delay time until supply to 304. As a result, the delay unit 452 delays the timing of switching the output of the H level current increase signal power to the L level current decrease signal, and outputs a period of time for outputting the current increase signal to the output from the difference detection unit 412. Can be long.
  • FIG. 11 shows the relationship between the operation of the test apparatus 100 according to the present embodiment and the output current of the current output unit 302.
  • the test apparatus 100 controls the terminal voltage Vo of the capacitor 216 so as to be between the first reference voltage VH and the second reference voltage VL.
  • the test apparatus 100 sets the first reference voltage VH and the second reference voltage VL lower than the power supply voltage of the electronic device 50 for the purpose of stable operation. Therefore, the output voltage of the current output unit 302 fluctuates at a voltage lower than the power supply voltage of the electronic device 50.
  • the current output unit 302 achieves high accuracy by negatively feeding back the output voltage to the comparator. Since the output voltage of the current output unit 302 is also lower than the power supply voltage of the electronic device 50 and fluctuates with the voltage, the current output unit 302 gradually changes until the output voltage becomes the power supply voltage of the electronic device 50. Has a characteristic of increasing the output current.
  • FIG. 11 (a) is a timing chart showing the relationship between the operation of the test apparatus 100 that does not have the delay unit 452 and the output current of the current output unit 302.
  • FIG. 11 (a) is a timing chart showing the relationship between the operation of the test apparatus 100 that does not have the delay unit 452 and the output current of the current output unit 302.
  • the delay unit 452 is not provided, immediately after the terminal voltage Vo of the capacitor 216 becomes larger than the first reference voltage VH, the current decrease signal output from the difference detection unit 412 force S is supplied to the parallel load unit 304, and the partial current Consumption starts. Therefore, the current output unit 302 gradually increases the output current IDPS because the average value of the output voltage Vo2 is lower than the power supply voltage of the electronic device 50 that is the target voltage. . As a result, the output current IDPS supplied by the current output unit 302 is increased as the period during which the power supply current Io flows through the electronic device 50 becomes longer.
  • FIG. 11 (b) is a timing chart showing the relationship between the operation of the test apparatus 100 having the delay unit 452 and the output current of the current output unit 302.
  • the delay unit 452 sends the current reduction signal to the parallel load unit 304 after the delay time corresponding to the OFF period of the high-speed switch 516 has elapsed since the terminal voltage Vo of the capacitor 216 has become larger than the first reference voltage VH. Supply. For this reason, when the terminal voltage Vo of the capacitor 216 becomes sufficiently higher than the first reference voltage VH, consumption of a partial current is started. Therefore, since the average value of the output voltage Vo2 approaches the power supply voltage of the electronic device 50 that is the target voltage, the current output unit 302 reduces the increase amount of the output current IDPS. As a result, even if the period during which the power supply current Io flows through the electronic device 50 becomes longer, the increase in the output current IDPS supplied by the current output unit 302 is smaller than the case where the delay unit 452 is not provided.
  • the output current IDPS can be absorbed by the parallel load unit 304, and the overshoot Vp of the output voltage Vo2 can be reduced.
  • FIG. 12 shows an example of details of the operation of the test apparatus 100 by the delay unit 452 according to the present embodiment.
  • the high speed switch 516 in the parallel load unit 304 is turned off. Due to the delay of the current increase signal due to this delay time td, the power supply voltage Vo starts to increase after further decreasing VLx [V] from the second reference voltage VL.
  • the difference detection unit 412 switches the output to the current decrease signal.
  • VHd the difference between Vo2 and the first reference voltage VH is denoted as VHd [V].
  • the high speed switch 516 in the parallel load unit 304 is turned on. Due to the delay of the current reduction signal due to this delay time tdoff, the power supply voltage Vo starts to decrease after VHx [V] further increases from the first reference voltage VH.
  • Vth is the difference voltage between VL and VH.
  • VHx, VLx, and Vth are determined from equation (14), the value of tdoff according to t2 can be calculated. Accordingly, by determining the resistance values of the resistor 954 and the resistor 960 that satisfy tdoff that satisfies or approximates this relationship, the delay unit 452 delays the current reduction signal at an appropriate timing, and overloads. Shoot Vp can be reduced
  • the minimum value of the total capacitance CL of the capacitor 214 and the capacitor 216 is the power supply current Idd of the electronic device 50, the delay time td of the operation of the parallel load unit 304, and the voltage drop below the first reference voltage. Allowable amount Determined based on VLx. More specifically, the minimum value of CL can be obtained based on the following equation (15).

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Logic Circuits (AREA)

Abstract

　電子デバイスの電源電流を電子デバイスに供給する接続抵抗と、電流出力部の出力電圧を通過させるローパスフィルタと、電流減少信号を受けた場合に出力電流の一部の部分電流を消費し、電流増加信号を受けた場合に部分電流を受け取るのを停止する並列負荷部と、ローパスフィルタの出力電圧にオフセット電圧を加えた電圧を出力するオフセット加算部と、接続抵抗のデバイス側端部の電位が、オフセット加算部の出力電圧から基準電位差を減じた基準電圧よりも小さい間に並列負荷部に電流増加信号を供給し、基準電圧よりも大きくなった場合に並列負荷部に電流減少信号を供給する差分検出部とを備え、オフセット加算部は、ローパスフィルタの出力電圧の変化に応じて第１の基準電位差が変化した場合にオフセット電圧を調整する電源装置を提供する。

Description

明 細 書
電源装置及び試験装置
技術分野
[0001] 本発明は、電源装置及び試験装置に関する。特に本発明は、電子デバイスに電源 電流を安定して供給する電源装置及び試験装置に関する。
本出願は、下記の日本出願に関連する。文献の参照による組み込みが認められる 指定国については、下記の出願に記載された内容を参照により本出願に組み込み、 本出願の一部とする。
1.特願 2004— 288930 出願日 2004年 09月 30日
背景技術
[0002] CMOS半導体等の電子デバイスにおいては、内部回路が動作した場合に、電源 電流が大きく変化する。また、従来、電子デバイスの動作特性試験時に負荷に与え る電圧の変動が小さい電圧発生回路が知られている（例えば、特許文献 1参照。 ) o 特許文献 1：特開平 7— 333249号公報 (第 2— 4頁、第 1— 5図）
発明の開示
発明が解決しょうとする課題
[0003] 近年の微細化技術の向上により、電子デバイスの高速化、低電圧化が進み、電子 デバイスの電源電圧変動の許容幅が小さくなつている。そのため、電子デバイスを試 験する試験装置にぉ 、ては、更に高 、精度の電源装置が必要とされて 、る。
[0004] そこで本発明は、上記の課題を解決することのできる電源装置及び試験装置を提 供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組 み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する 課題を解決するための手段
[0005] 本発明の第 1の形態によると、電子デバイスに電源電流を供給する電源装置であつ て、少なくとも一部に前記電源電流を含む出力電流を出力する電流出力部と、前記 電流出力部と前記電子デバイスとを電気的に接続することにより、前記電流出力部 から受け取る前記電源電流を、前記電子デバイスに供給する接続抵抗と、前記電子 デバイスが受け取る前記電源電流が変化する周波数よりも低いカットオフ周波数を有 し、前記カットオフ周波数よりも高い周波数成分を低減させて、前記電流出力部の出 力電圧を通過させるローパスフィルタと、前記電流出力部の出力端に対して前記接 続抵抗と並列に接続され、前記電源電流の減少を指示する電流減少信号を受けた 場合に前記電流出力部の前記出力電流の一部である部分電流を消費し、前記電源 電流の増加を指示する電流増加信号を受けた場合に前記電流出力部から前記部分 電流を受け取るのを停止する並列負荷部と、前記ローパスフィルタの出力電圧にォ フセット電圧を加えた電圧を出力するオフセット加算部と、前記接続抵抗における前 記電子デバイスに近いデバイス側端部の電位が、前記オフセット加算部の出力電圧 力も第 1の基準電位差を減じた第 1の基準電圧よりも小さい間に前記並列負荷部に 前記電流増加信号を供給し、前記デバイス側端部の電位が前記第 1の基準電圧より も大きくなつた場合に前記並列負荷部に前記電流減少信号を供給する差分検出部 とを備え、前記オフセット加算部は、前記ローパスフィルタの出力電圧の変化に応じ て前記第 1の基準電位差が増加した場合に前記オフセット電圧を増加させ、前記第 1の基準電位差が減少した場合に前記オフセット電圧を減少させる電源装置を提供 する。
[0006] 前記差分検出部は、前記デバイス側端部の電位力 前記オフセット加算部の出力 電圧力も第 2の基準電位差を減じた第 2の基準電圧よりも大きい間に前記並列負荷 部に前記電流減少信号を供給し、前記デバイス側端部の電位がが前記第 2の基準 電圧よりも小さくなつた場合に前記並列負荷部に前記電流増加信号を供給し、前記 オフセット加算部は、前記ローパスフィルタの出力電圧の変化に応じて前記第 2の基 準電位差が増加した場合に前記オフセット電圧を増加させ、前記第 2の基準電位差 が減少した場合に前記オフセット電圧を減少させてもよい。
[0007] 前記差分検出部は、前記オフセット加算部の出力電圧を分圧して、前記第 1の基 準電圧、又は前記第 1の基準電圧よりも小さな前記第 2の基準電圧のいずれかを出 力する基準電圧出力部と、前記デバイス側端部の電位が前記基準電圧より大きい場 合に出力信号線に前記電流減少信号を出力し、前記デバイス側端部の電位が前記 基準電圧より小さい場合に前記出力信号線に前記電流増加信号を出力する第 1の 比較器と、前記第 1の比較器の出力に基づき、前記デバイス側端部の電位が前記第 1の基準電圧より大きくなつた場合、前記基準電圧出力部に前記第 2の基準電圧を 出力させ、前記デバイス側端部の電位が前記第 2の基準電圧より小さくなつた場合、 前記基準電圧出力部に前記第 1の基準電圧を出力させる基準電圧設定部とを有し、 前記並列負荷部は、前記第 1の比較器の前記出力信号線から供給される前記電流 増加信号及び前記電流減少信号に基づき、前記デバイス側端部の電位が前記第 1 の基準電圧より大きくなつた後、前記第 2の基準電圧より小さくなるまでの期間、前記 電流出力部から受け取る前記部分電流を、前記接続抵抗と並列な経路に流すことに より消費し、前記デバイス側端部の電位が前記第 2の基準電圧より小さくなつた後、 前記第 1の基準電圧より大きくなるまでの期間、前記並列な経路に前記部分電流を 流すのを停止してもよい。
[0008] 前記オフセット加算部は、前記ローパスフィルタの出力電圧より高い第 3の基準電 圧に接続された第 1の抵抗と、前記第 1の抵抗における前記第 3の基準電圧が接続 されていない端部と前記オフセット加算部の出力との間に接続された第 2の抵抗と、 前記ローパスフィルタの出力電圧と前記第 1の抵抗及び前記第 2の抵抗の接点の電 圧とを入力し、前記接点の電圧が前記ローノ スフィルタの出力電圧より大きい場合に 前記オフセット加算部の出力電圧を低下させ、前記接点の電圧が前記ローパスフィ ルタの出力電圧より小さい場合に前記オフセット加算部の出力電圧を上昇させる第 2 の比較器とを有してもよい。
[0009] 前記差分検出部が前記電流増加信号の供給を開始してから前記電流減少信号の 供給を開始するまでの期間がより長い場合に、前記並列負荷部へ前記電流減少信 号の供給を開始するタイミングをより遅らせる遅延部を更に備えてもよい。
[0010] 本発明の第 2の形態によると、電子デバイスに電源電流を供給する電源装置であつ て、少なくとも一部に前記電源電流を含む出力電流を出力する電流出力部と、前記 電流出力部と前記電子デバイスとを電気的に接続することにより、前記電流出力部 から受け取る前記電源電流を、前記電子デバイスに供給する接続抵抗と、前記電子 デバイスが受け取る前記電源電流が変化する周波数よりも低いカットオフ周波数を有 し、前記カットオフ周波数よりも高い周波数成分を低減させて、前記電流出力部の出 力電圧を通過させるローパスフィルタと、前記電流出力部の出力端に対して前記接 続抵抗と並列に接続され、前記電源電流の減少を指示する電流減少信号を受けた 場合に前記電流出力部の前記出力電流の一部である部分電流を消費し、前記電源 電流の増加を指示する電流増加信号を受けた場合に前記電流出力部から前記部分 電流を受け取るのを停止する並列負荷部と、前記接続抵抗における前記電子デバィ スに近いデバイス側端部の電位力 前記ローノ スフィルタの出力電圧力 予め定め られた値を減じた第 1の基準電圧よりも小さい場合に前記並列負荷部に前記電流増 加信号を供給し、前記デバイス側端部の電位が前記第 1の基準電圧よりも大きくなつ た場合に前記並列負荷部に前記電流減少信号を供給する差分検出部と、前記差分 検出部が前記電流増加信号の供給を開始して力 前記電流減少信号の供給を開始 するまでの期間がより長い場合に、前記並列負荷部へ前記電流減少信号の供給を 開始するタイミングをより遅らせる遅延部とを備える電源装置を提供する。
[0011] 前記遅延部は、前記差分検出部が前記電流増加信号の供給を開始してから前記 電流減少信号の供給を開始するまでの期間がより長い場合に、前記差分検出部力も 前記電流減少信号が供給されてから当該電流減少信号を前記並列負荷部へ供給 するまでの遅延時間を、前記差分検出部から前記電流増加信号が供給されてから 当該電流増加信号を前記並列負荷部へ供給するまでの遅延時間と比較してより長し てもよい。
[0012] 前記遅延部は、前記差分検出部から前記電流減少信号が供給されている場合に 第 1のベース電流を供給し、前記電流増加信号が供給されている場合に前記第 1の ベース電流より大き!/、第 2のベース電流を供給するベース電流供給部と、前記電流 供給部から供給される前記ベース電流をベースに入力し、前記第 2のベース電流が 入力されている場合に飽和するトランジスタと、前記トランジスタに前記第 2のベース 電流が入力されている期間及び前記トランジスタが飽和している期間からなる前記ト ランジスタのオン期間において前記電流増加信号を前記並列負荷部へ供給し、前 記トランジスタに前記第 1の電流が入力されており前記トランジスタが飽和していない オフ期間において前記電流減少信号を前記並列負荷部へ供給する電流制御信号 出力部とを有してもよい。
[0013] 前記ベース電流供給部は、前記差分検出部から前記電流増加信号が供給された 場合に Hレベルの信号を出力し、前記電流減少信号が供給された場合に Lレベルの 信号を出力する第 1ゲートと、前記第 1ゲートの出力と前記トランジスタのベースとの 間に設けられた第 3の抵抗と、前記第 3の抵抗と並列に設けられ、前記第 1ゲートの 出力及び力ソードと前記トランジスタのベース及びアノードとがそれぞれ接続されたダ ィオードとを含んでもよい。
[0014] 本発明の第 3の形態によると、電子デバイスを試験する試験装置であって、少なくと も一部に前記前記電子デバイスが受け取るべき電源電流を含む出力電流を出力す る電流出力部と、前記電流出力部と前記電子デバイスとを電気的に接続することによ り、前記電流出力部から受け取る前記電源電流を、前記電子デバイスに供給する接 続抵抗と、前記電子デバイスが受け取る前記電源電流が変化する周波数よりも低い カットオフ周波数を有し、前記カットオフ周波数よりも高 、周波数成分を低減させて、 前記電流出力部の出力電圧を通過させるローパスフィルタと、前記電流出力部の出 力端に対して前記接続抵抗と並列に接続され、前記電源電流の減少を指示する電 流減少信号を受けた場合に前記電流出力部の前記出力電流の一部である部分電 流を消費し、前記電源電流の増加を指示する電流増加信号を受けた場合に前記電 流出力部から前記部分電流を受け取るのを停止する並列負荷部と、前記ローバスフ ィルタの出力電圧にオフセット電圧をカ卩えた電圧を出力するオフセット加算部と、前 記接続抵抗における前記電子デバイスに近 、デバイス側端部の電位力 前記オフ セット加算部の出力電圧力 第 1の基準電位差を減じた第 1の基準電圧よりも小さい 間に前記並列負荷部に前記電流増加信号を供給し、前記デバイス側端部の電位が 前記第 1の基準電圧よりも大きくなつた場合に前記並列負荷部に前記電流減少信号 を供給する差分検出部と、前記電子デバイスに入力されるべき試験パターンを生成 するパターン発生部と、前記電源電流を受け取る前記電子デバイスに前記試験バタ ーンを供給する信号入力部と、前記試験パターンに応じて前記電子デバイスが出力 する信号に基づき、前記電子デバイスの良否を判定する判定部とを備え、前記オフ セット加算部は、前記ローパスフィルタの出力電圧の変化に応じて前記第 1の基準電 位差が増カロした場合に前記オフセット電圧を増加させ、前記第 1の基準電位差が減 少した場合に前記オフセット電圧を減少させる試験装置を提供する。
[0015] 本発明の第 4の形態によると、電子デバイスを試験する試験装置であって、少なくと も一部に前記電源電流を含む出力電流を出力する電流出力部と、前記電流出力部 と前記電子デバイスとを電気的に接続することにより、前記電流出力部力 受け取る 前記電源電流を、前記電子デバイスに供給する接続抵抗と、前記電子デバイスが受 け取る前記電源電流が変化する周波数よりも低 、カットオフ周波数を有し、前記カツ トオフ周波数よりも高い周波数成分を低減させて、前記電流出力部の出力電圧を通 過させるローパスフィルタと、前記電流出力部の出力端に対して前記接続抵抗と並 列に接続され、前記電源電流の減少を指示する電流減少信号を受けた場合に前記 電流出力部の前記出力電流の一部である部分電流を消費し、前記電源電流の増加 を指示する電流増加信号を受けた場合に前記電流出力部から前記部分電流を受け 取るのを停止する並列負荷部と、前記接続抵抗における前記電子デバイスに近 ヽデ バイス側端部の電位力 前記ローノ スフィルタの出力電圧力 予め定められた値を 減じた第 1の基準電圧よりも小さい場合に前記並列負荷部に前記電流増加信号を供 給し、前記デバイス側端部の電位が前記第 1の基準電圧よりも大きくなつた場合に前 記並列負荷部に前記電流減少信号を供給する差分検出部と、前記差分検出部が前 記電流増加信号の供給を開始して力 前記電流減少信号の供給を開始するまでの 期間がより長い場合に、前記並列負荷部へ前記電流減少信号の供給を開始するタ イミングをより遅らせる遅延部と、前記電子デバイスに入力されるべき試験パターンを 生成するパターン発生部と、前記電源電流を受け取る前記電子デバイスに前記試験 パターンを供給する信号入力部と、前記試験パターンに応じて前記電子デバイスが 出力する信号に基づき、前記電子デバイスの良否を判定する判定部とを備える試験 装置を提供する。
[0016] なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなぐ これらの特徴群のサブコンビネーションもまた、発明となりうる。
発明の効果
[0017] 本発明によれば、電子デバイスに安定した電源電圧を供給する電源装置、および 、当該電源装置を用いて電子デバイスを高 ヽ精度で試験する試験装置を提供するこ とがでさる。
図面の簡単な説明
[0018] [図 1]本発明の実施形態に係る試験装置 100の構成を示す。
[図 2]本発明の実施形態に係る電源部 106の構成を示す。
[図 3]本発明の実施形態に係る電流消費部 306の構成を示す。
[図 4]本発明の実施形態に係る電流消費部 306の動作の一例を示す。
[図 5]本発明の実施形態に係る電流消費部 306の詳細な動作の一例を示す。
[図 6]本発明の実施形態に係るオフセット加算部 450の構成を示す。
[図 7]オフセット加算部 450を有しない試験装置 100における基準電位差の一例を示 す。
[図 8]本発明の実施形態に係る試験装置 100における基準電位差の一例を示す。
[図 9]本発明の実施形態に係る遅延部 452の構成を示す。
[図 10]本発明の実施形態に係る遅延部 452の動作の一例を示す。
[図 11]本発明の実施形態に係る試験装置 100の動作と電流出力部 302の出力電流 の関係を示す。
[図 12]本発明の実施形態に係る遅延部 452による試験装置 100の動作の詳細の一 例を示す。
符号の説明
[0019] 50 電子デバイス
100 試験装置
102 パターン発生部
104 信号入力部
106 電源部
108 判定部
110 制御部
150 ユーザインターフェース
206 接続線 212 抵抗
214 コンデンサ
216 コンデンサ
302 電流出力部
304 並列負荷部
306 電流消費部
402 ローノ スフイノレタ
406 基準電圧出力部
408 基準電圧設定部
410 負荷駆動部
412 差分検出部
414 比較器
450 オフセット加算部
452 遅延部
502 抵抗
504 抵抗
506 抵抗
508 定電圧源
510 抵抗
512 低速スィッチ
514 抵抗
516 高速スィッチ
518 抵抗
550 定電圧源
552 抵抗
554 抵抗
558 演算増幅器
950 NOTゲート 951 ベース電流供給部
952 NOTゲート
954 抵抗
956 トランジスタ
960 抵抗
962 NANDゲート
964 ダイオード
発明を実施するための最良の形態
[0020] 以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の 範隨こかかる発明を限定するものではなぐまた実施形態の中で説明されている特 徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
[0021] 図 1は、本実施形態に係る試験装置 100の構成を電子デバイス 50と共に示す。電 子デバイス 50は、例えば LSI等の試験対象デバイス (DUT)である。本例の試験装 置 100は、電子デバイス 50の試験を高い精度で行うことを目的とする。試験装置 100 は、制御部 110、電源部 106、パターン発生部 102、信号入力部 104、及び判定部 108を備える。制御部 110は、電源部 106、パターン発生部 102、信号入力部 104、 及び判定部 108を制御する。
[0022] 電源部 106は、電子デバイス 50に電源電流を供給する電源装置である。パターン 発生部 102は、電子デバイス 50に入力されるべき試験パターンを生成して、信号入 力部 104に供給する。信号入力部 104は、電源部 106から電源電流を受け取る電子 デバイス 50に、試験パターンを、例えば所定の時間遅延させることにより、予め設定 されたタイミングで供給する。判定部 108は、試験パターンに応じて電子デバイス 50 が出力する信号に基づき、電子デバイス 50の良否を判定する。
[0023] 図 2は、本実施形態に係る電源部 106の構成を電子デバイス 50と共に示す。電源 部 106は、電流出力部 302、接続線 206、複数のコンデンサ（214、 216)、及び抵 抗 212を有する。また、本例において、電子デバイス 50は、コンデンサ 216の端子電 圧 Voを、電源電圧として受け取る。
[0024] 本例において、電流消費部 306、コンデンサ 214、コンデンサ 216、及び抵抗 212 は、ユーザインターフェース 150上に設けられる。ユーザインターフェース 150は、電 流出力部 302と電子デバイス 50とを電気的に接続する配線が形成されたプリント基 板の一例であり、例えば、電子デバイス 50を載置するパフォーマンスボードである。 尚、試験装置 100は、例えば、ウェハ状態の電子デバイス 50を試験してもよい。この 場合、電子デバイス 50は、ユーザインターフェース 150と、例えばプローブカードを 介して接続される。
[0025] 電流出力部 302は、電子デバイス 50に電力を供給するデバイス電源である。電流 出力部 302は、例えば制御部 110の指示に基づく電圧を出力することにより、接続線 206及び抵抗 212を介して出力電流の少なくとも一部である電源電流 iRlを電子デ バイス 50に与える。本例において、電源電流 iRlは、電子デバイス 50が受け取るベ き電源電流 Ioの少なくとも一部となる。
[0026] 電流消費部 306は、制御部 110から動作を指示された場合に、電流出力部 302の 出力電流の一部である部分電流 ILを、電子デバイス 50と並列な経路に流して消費 する。この場合、電流出力部 302及び電流消費部 306は、出力電流力も部分電流 IL を除 、た電流を、電源電流 iRlとして電子デバイス 50に供給する。
[0027] また、電流消費部 306は、抵抗 212に生じる電圧に基づき、コンデンサ 216の端子 電圧 Voが低下するのを検出する。そして、端子電圧 Voが低下するのを検出した場 合、電流消費部 306は、部分電流 ILの消費を停止する。この場合、電流出力部 302 及び電流消費部 306は、出力電流のほぼ全部を電源電流 1R1として電子デバイス 5 0に供給することにより電源電流 iRlを増加させ、端子電圧 Voを上昇させる。そのた め、本例によれば、コンデンサ 216の端子電圧 Voを安定に保ち、電子デバイス 50を 高 、精度で試験することができる。
[0028] 接続線 206は、例えば同軸ケーブルであり、電流出力部 302とユーザインターフエ ース 150とを電気的に接続する。コンデンサ 214は、平滑コンデンサの一例であり、 一端が接続線 206を介して電流出力部 302と接続され、他端が接地される。また、コ ンデンサ 214のこの一端は、抵抗 212と電気的に接続される。これにより、コンデンサ 214は、電流出力部 302が出力する電源電流 1R1を平滑ィ匕することで、電子デバイ ス 50の電源電流 Ioを抵抗 212よりも電流方向の上流において平滑化することができ る。
[0029] コンデンサ 216は、デバイス側コンデンサの一例であり、コンデンサ 214よりも小さな 静電容量を有する。また、コンデンサ 216は、一端が電子デバイス 50と接続され、他 端が接地される。また、コンデンサ 216の一端は、抵抗 212を介して、コンデンサ 214 と電気的に接続される。これにより、コンデンサ 216は、抵抗 212よりも電流方向の下 流において、電源電流 iRlを平滑化する。コンデンサ 216は、抵抗 212が電子デバィ ス 50に与える電源電流 Ioを、平滑化してよい。
[0030] 抵抗 212は、接続抵抗の一例であり、コンデンサ 214及びコンデンサ 216の接地さ れていない端部の間に設けられる。これにより、抵抗 212は、電流出力部 302と電子 デバイス 50とを電気的に接続し、電源電流 1R1を電子デバイス 50に供給する。
[0031] また、抵抗 212は、電源電流 iRlに応じて両端に生じる電圧を電流消費部 306に 与える。この際、抵抗 212は、流れる電流の絶対値ではなぐコンデンサ 216の端子 電圧 Voの低下を検知するために用いられる。そのため、抵抗 212は、ユーザインタ 一フェース 150上に形成されたパターン抵抗であってよい。抵抗 212の電気抵抗は 例えば 5m Ω程度であってよぐ例えば配線の銅の厚さが 35 μ m、パターン幅が 10 mm、パターン長が 10cm程度のパターン抵抗であってよ!/、。
[0032] なお、電源電流 Ioを平滑化するコンデンサとして、コンデンサ 214及びコンデンサ 2 16に代えて例えば 1個のコンデンサを用いるとすれば、コンデンサの容量が小さい場 合には電源電流 Ioの変化に伴うコンデンサの端子電圧の変動が大きくなり、電子デ バイス 50の電源電圧が不安定になる。また、コンデンサの容量が大きい場合には、コ ンデンサの端子電圧が変化した場合の回復に時間がかかり、電子デバイス 50の電 源電圧を適切に保つことが困難になる。
[0033] し力し、本例によれば、電子デバイス 50の直近で電源電流 Ioを平滑化するコンデ ンサ 216と、電子デバイス 50の機能試験等を行う場合の大きな電源電流 iRlを平滑 化するコンデンサ 214とを設けることにより、例えば機能試験を行う場合に、電源電流 Ioの変動に応じた電源電圧の変動を低減できる。
[0034] ここで、電子デバイス 50の電源電圧を、例えば 2Vとした場合、電源電圧の変動の 許容範囲を 5%とすれば、 0. 5の裕度を更に考慮して、電源電圧の変動は、 50mV 程度以下である必要がある。この場合、例えば機能試験におけるファンクションレート を 10η秒、ピーク電流を 1A、ピーク電流が流れる期間を 4n秒、電流出力部 302及び 電流消費部 306が出力電流を変化させるのに要する応答時間を 5 秒とすれば、コ ンデンサ 214の静電容量は、例えば、（0. 4AX 5 秒） Ζ50πιν=40 /ζ Ρであって よい。また、コンデンサ 216は、例えば、コンデンサ 214の 10分の 1程度以下の静電 容量を有してよい。
[0035] 図 3は、本実施形態に係る電流消費部 306の構成を示す。電流消費部 306は、口 一パスフィルタ 402、オフセット加算部 450、差分検出部 412、遅延部 452、負荷駆 動部 410、及び並列負荷部 304を有する。ローパスフィルタ 402、オフセット加算部 4 50、差分検出部 412、遅延部 452、負荷駆動部 410、及び並列負荷部 304は、ユー ザインターフェース 150 (図 2参照）上に設けられてよい。
[0036] ローパスフィルタ 402は、抵抗及びコンデンサを含む。この抵抗は、抵抗 212にお ける接続線 206に近い電源側端部と、このコンデンサの一端とを接続する。また、こ のコンデンサの他端は接地される。これにより、ローパスフィルタ 402は、電流出力部 302 (図 2参照）の出力電圧を受け取り高周波成分を低減させて、オフセット加算部 4 50を介して差分検出部 412に供給する。
[0037] ここで、ローパスフィルタ 402は、電子デバイス 50が受け取る電源電流 Ιοが変化す る周波数よりも低いカットオフ周波数を有するのが好ましい。この場合、ローパスフィ ルタ 402は、このカットオフ周波数よりも高い周波数成分を低減させて、電流出力部 3 02の出力電圧を通過させる。また、本例において、ローパスフィルタ 402は、電流出 力部 302の出力電圧として、抵抗 212の電源側端部の電圧 Viを受け取り、電圧 Viの 高周波成分を低減させた電圧 Vrefを、オフセット加算部 450を介して差分検出部 41 2に与える。
[0038] オフセット力！]算部 450は、ローパスフィルタ 402の出力電圧にオフセット電圧をカロえ た電圧を出力することにより、ローパスフィルタ 402の出力電圧 Vrefを調整する。ここ で、電子デバイス 50の電源電圧を変化させる試験を行う場合、又は、電源電圧の仕 様が異なる電子デバイス 50を試験する場合等においては、電源電圧の変化に応じ て、電源電圧と差分検出部 412の比較電圧との差分が変化してしまう。そこで、オフ セット加算部 450は、ローパスフィルタ 402の出力電圧に電源電圧の変化に応じたォ フセット電圧を加えることにより、電源電圧と差分検出部 412の比較電圧との差分の 変動を抑える。
[0039] 差分検出部 412は、オフセット加算部 450の出力電圧、すなわちオフセット加算部 450により調整されたローパスフィルタ 402の出力電圧 Vrefと、抵抗 212における電 子デバイス 50に近いデバイス側端部の電位 Voとを比較する。そして、比較結果に基 づいて、並列負荷部 304により電流出力部 302の出力電流の少なくとも一部を消費 させる力否力を制御する。より具体的には、差分検出部 412は、端子電圧 Voが、口 一パスフィルタ 402の出力電圧 Vrefから予め定められた値を減じた第 1の基準電圧 VHよりも小さい場合に並列負荷部 304に電流増加信号を供給し、端子電圧 Voが第 1の基準電圧 VHよりも大きくなつた場合に並列負荷部 304に電流減少信号を供給 する。この電流増加信号は、電源電流の増加を並列負荷部 304に対して指示する信 号である。
[0040] また、差分検出部 412は、端子電圧 Voが、端子電圧 Vo力 ローパスフィルタ 402 の出力電圧 Vrefカゝら予め定められた値を減じた第 2の基準電圧 VLよりも大きい場合 に並列負荷部 304に電流減少信号を供給し、端子電圧 Voが第 2の基準電圧 VLより も小さくなつた場合に並列負荷部 304に電流増加信号を供給する。この電流減少信 号は、電源電流の減少を並列負荷部 304に対して指示する信号である。ここで、ヒス テリシスを設ける場合、第 2の基準電圧 VLは、第 1の基準電圧 VHと比較し小さい値 に設定される。なお、オフセット加算部 450を用いない構成においては、ローパスフィ ルタ 402の出力が差分検出部 412に接続される。
[0041] 差分検出部 412は、基準電圧出力部 406、比較器 414、及び基準電圧設定部 40 8を含む。
[0042] 基準電圧出力部 406は、オフセット加算部 450の出力と、接地電位との間に直列に 接続された複数の抵抗 502、 504、 506を有する。基準電圧出力部 406は、抵抗 50 2と抵抗 504との間のノードの電位を、比較器 414に与える基準電圧として出力する 。これにより、基準電圧出力部 406は、複数の抵抗 502、 504、 506の電気抵抗比に 基づいて、ローパスフィルタ 402の出力電圧を分圧した基準電圧を出力する。 [0043] また、基準電圧出力部 406は、基準電圧設定部 408の出力を、抵抗 504と抵抗 50 6との間のノードに受け取る。これにより、基準電圧出力部 406は、基準電圧設定部 4 08の出力に応じて、第 1の基準電圧、又は第 2の基準電圧のいずれかを出力する。
[0044] 比較器 414は、基準電圧出力部 406が出力する基準電圧を正入力に受け取り、抵 抗 212における電子デバイス 50に近いデバイス側端部の電位を負入力に受け取る。 そして、比較器 414は、当該基準電圧と、デバイス側端部の電位とを比較する。オフ セット加算部 450及び基準電圧出力部 406を介してローパスフィルタ 402の出力電 圧を受け取ることにより、差分検出部 412は、オフセット加算部 450により調整された ローパスフィルタ 402の出力電圧と、抵抗 212のデバイス側端部の電位との電位差を 検出してよい。そして、比較器 414は、これらを比較した結果を、例えばコレクタォー プン出力により、基準電圧設定部 408に与える。例えば、比較器 414は、正入力の 電位が負入力の電位より大きい場合、出力をオープンにし、正入力の電位が負入力 の電位より小さい場合、出力を接地する。
[0045] 尚、本例において、抵抗 212のデバイス側端部は、コンデンサ 216の一端と接続さ れている。そのため、デバイス側端部の電位は、コンデンサ 216の端子電圧 Voと等し い。ヒステリシスの幅の変動を抑える機能を用いない場合、比較器 414は、ローパス フィルタ 402の出力電圧と、端子電圧 Voとを比較する構成を採ってもよい。
[0046] 基準電圧設定部 408は、定電圧源 508、及び複数の抵抗 510、 518を有する。定 電圧源 508は、予め定められた電圧 VCC1を出力する。抵抗 510は、定電圧源 508 の正極と、比較器 414の出力端とを接続する。抵抗 518は、比較器 414の出力端と、 基準電圧出力部 406における抵抗 506の上流端とを接続する。
[0047] 基準電圧よりも端子電圧 Voが小さい場合、比較器 414は、出力をオープンにする 。この場合、基準電圧設定部 408は、複数の抵抗 510、 518を介して、抵抗 506の上 流端に定電圧源 508の出力電圧 VCC1を与える。したがって、基準電圧出力部 406 は、オフセットカロ算部 450の出力、複数の抵抗 502、 504、 506、 510、 518の電気 抵抗比、及び定電圧源 508の出力電圧 VCC1に基づ 、て定まる第 1の基準電圧 V Hを比較器 414の正入力へ出力する。この場合において、抵抗 502による電圧降下 を第 1の基準電位差 V(R11) Hとすると、第 1の基準電圧 VHは、オフセット加算部 4 50の出力電圧力も第 1の基準電位差 V (Rl 1) Hを減じた電圧となる。
[0048] また、基準電圧よりも端子電圧 Voが大きい場合、比較器 414は、出力を接地する。
この場合、基準電圧設定部 408は、抵抗 506の上流端を、抵抗 518を介して接地す る。したがって、基準電圧出力部 406は、抵抗 506の上流端の電位が低下するため 、オフセット加算部 450の出力、及び複数の抵抗 502、 504、 506、 518の電気抵抗 比に基づいて定まる、第 1の基準電圧 VHよりも小さな第 2の基準電圧 VLを比較器 4 14の正入力へ出力する。この場合において、抵抗 502による電圧降下を第 2の基準 電位差 V (R11) Lとすると、第 2の基準電圧 VLは、オフセット加算部 450の出力電圧 力 第 2の基準電位差 V (Rl 1) Lを減じた電圧となる。
[0049] したがって、基準電圧設定部 408は、比較器 414の出力に基づき、コンデンサ 216 の端子電圧 Voが第 1の基準電圧 VHより大きくなつた場合、基準電圧出力部 406に 第 2の基準電圧 VLを出力させる。また、端子電圧 Voが第 2の基準電圧 VLより小さく なった場合、基準電圧設定部 408は、基準電圧出力部 406に第 1の基準電圧 VHを 出力させる。これにより、基準電圧出力部 406は、基準電圧設定部 408の出力に基 づき、ヒステリシスを有して変化する基準電圧を出力する。
[0050] また、基準電圧設定部 408は、抵抗 510と抵抗 518との間のノードの電位 Vaを、遅 延部 452を介して負荷駆動部 410に与える。そのため、基準電圧出力部 406が出力 する基準電圧よりもコンデンサ 216の端子電圧 Voが小さい場合、比較器 414の出力 に応じて、基準電圧設定部 408は、 Hレベルの信号を負荷駆動部 410に与える。こ の結果、比較器 414は、端子電圧 Voが基準電圧より小さい場合に、出力信号線に H レベルの電流増加信号を出力することができる。
[0051] 一方、基準電圧よりも端子電圧 Voが大きい場合、基準電圧設定部 408は、 Lレべ ルの信号を負荷駆動部 410に与える。この結果、比較器 414は、端子電圧 Voが基 準電圧より大きい場合に、出力信号線に Lレベルの電流減少信号を出力することが できる。
[0052] 遅延部 452は、負荷駆動部 410を介して並列負荷部 304に供給する信号の少なく とも一部を遅延させることにより、端子電圧 Voのオーバーシュートを防止する。遅延 部 452を用いない場合、差分検出部 412の出力は負荷駆動部 410へ直接接続され てよい。
[0053] 負荷駆動部 410は、例えば反転回路であり、基準電圧設定部 408を介して受け取 る比較器 414の出力を反転して、並列負荷部 304に与える。これにより、負荷駆動部 410は、コンデンサ 216の端子電圧 Voと、基準電圧とを比較した結果に応じた信号 を、並列負荷部 304に与える。本例において、端子電圧 Voが基準電圧よりも大きい 場合、負荷駆動部 410は、比較器 414の電流減少信号を反転した、 Hレベルの電流 減少信号を出力する。また、端子電圧 Voが基準電圧よりも小さい場合、負荷駆動部 410は、比較器 414の電流増加信号を反転した、 Lレベルの電流増加信号を出力す る。このようにして、差分検出部 412は、オフセット加算部 450により調整されたロー パスフィルタ 402の出力電圧と、コンデンサ 216の端子電圧 Voとの電位差を検出し、 検出した結果を電流増加信号又は電流減少信号として並列負荷部 304に通知する
[0054] 並列負荷部 304は、電流出力部 302の出力端に対して抵抗 212と並列に接続され 、電流減少信号を受けた場合に電流出力部 302の出力電流の一部である部分電流 を消費し、電流増加信号を受けた場合に電流出力部 302から部分電流を受け取る のを停止する。並列負荷部 304は、低速スィッチ 512、抵抗 514、及び高速スィッチ 516を含む。
[0055] 低速スィッチ 512は、電流出力部 302の応答速度よりも低速に開閉するスィッチで あり、一端が接続線 206と接続されることにより、抵抗 212と並列に接続される。低速 スィッチ 512は、例えば、制御部 110の指示に応じて開閉する。これにより、制御部 1 10は、電子デバイス 50の電源電圧の安定ィ匕動作をオン又はオフに切り替えることが できる。
[0056] ここで、電流出力部 302の応答速度とは、例えば、電子デバイス 50が受け取る電源 電流 Ioの変化に対して電流出力部 302が出力電流を変化させる速度である。低速ス イッチ 512は、例えば、 MOSFET等の半導体スィッチであってよい。この場合、低速 スィッチ 512は、制御部 110の出力 SWを、例えば抵抗を介して受け取ってよい。
[0057] 抵抗 514は、低速スィッチ 512の下流に、低速スィッチ 512と直列に接続される。そ して、抵抗 514は、高速スィッチ 516を介して電流出力部 302から受け取る電流を消 費する。
[0058] 高速スィッチ 516は、抵抗 514の下流に抵抗 514と直列に接続され、ゲート端子に 負荷駆動部 410の出力を受け取る N型 MOSFETである。そして、高速スィッチ 516 は、差分検出部 412の出力に応じて開閉する。ここで、高速スィッチ 516は、電流出 力部 302の応答速度よりも高速に開閉する。高速スィッチ 516は、コンデンサ 216の 端子電圧 Voが基準電圧よりも大きい場合、電流減少信号を受けてオンになる。また 、端子電圧 Voが基準電圧よりも小さい場合、高速スィッチ 516は、電流増加信号を 受けてオフになる。高速スィッチ 516は、抵抗 212と並列、かつ低速スィッチ 512と直 列に接続されてよい。
[0059] ここで、低速スィッチ 512及び高速スィッチ 516がオンの場合、抵抗 514には、電流 出力部 302の出力電流の一部である部分電流 ILが流れ、並列負荷部 304は、この 部分電流 ILを消費する。この結果、端子電圧 Voが上昇した場合、電流消費部 306 は、抵抗 212に流れる電流を減少させ、端子電圧 Voを低下させる。また、高速スイツ チ 516がオフになった場合、並列負荷部 304は、部分電流 ILの消費を停止する。こ の結果、端子電圧 Voが低下した場合、電流消費部 306は、抵抗 212に流れる電流 を増大させ、端子電圧 Voを上昇させる。このようにして、試験装置 100は、電子デバ イス 50の電源電圧を安定に保つことができる。
[0060] なお、例えば電流消費部 306を用いずに電流出力部 302の出力電流を電子デバ イス 50に供給するとすれば、コンデンサ 216の端子電圧 Voは、電子デバイス 50の電 源電流 Ioの変化に応じて大きく変化する場合がある。例えば、電源電流 Ioが一時的 に増大した場合、端子電圧 Voは、アンダーシュートにより一時的に大きく低下する場 合がある。また、電源電流 Ioが一時的に減少した場合、端子電圧 Voは、オーバーシ ユートにより一時的に大きく増大する場合がある。この場合、電子デバイス 50の電源 電圧が不安定となり、適切な試験を行うのが困難となる。また、近年の微細化技術の 発達により、例えば MOSFETのゲート耐圧は低下しており、電源電圧のオーバーシ ユートにより電子デバイス 50が破壊される可能性もある。
[0061] しかし、本例によれば、電流消費部 306を用いることにより、電子デバイス 50の電源 電流 Ioの変化に応じて、電流出力部 302からコンデンサ 216に流れる電流を適切に 変化させることができる。これにより、電子デバイス 50の電源電圧を安定に保つことが できる。
[0062] また、試験装置においては、多数の接続線 206を必要とするため、例えば実装上 の限界から、接続線 206の配線幅を大きくするのも困難な場合もある。また、電流出 力部 302を電子デバイス 50の直近に配置することも、困難な場合がある。この場合、 例えばコンデンサ 216の端子電圧 Voを帰還させることにより電流出力部 302の出力 電圧を補正するとしても、電流出力部 302の応答速度には、例えば接続線 206のィ ンダクタンスに基づく限界がある。しかし、本例によれば、高速スィッチ 516のオンと オフとを切り換えることにより、適切かつ高速に、コンデンサ 216が受け取る電流を変 ィ匕させることができる。
[0063] また、電子デバイス 50の電源電圧は、例えば試験項目や、電子デバイス 50の品種 毎に異なる場合がある。この場合、比較器 414に与える基準電圧を、電子デバイス 5 0の電源電圧に追従させて変化させる必要がある。ここで、この基準電圧を、例えば 電流出力部 302以外のデバイス電源に出力させるとすれば、例えば試験装置間や ユーザインターフェース間に生じる誤差により、十分な精度が得られない場合がある 。また、この誤差を補正する補正回路を別途設けるとすれば、回路規模が増大するこ ととなる。
[0064] しかし、本例によれば、基準電圧出力部 406は、電流出力部 302の出力電圧に基 づき、基準電圧を生成する。そのため、本例によれば、電子デバイス 50の電源電圧 を変化させた場合にも、基準電圧を適切に生成できる。
[0065] また、本例において、差分検出部 412は、電流出力部 302の出力電圧を、オフセッ ト加算部 450及びローパスフィルタ 402を介して受け取る。この場合、抵抗 212の電 源側端部の電位 Viが例えば電源電流 Ioの変化に応じて一時的に変化した場合であ つても、安定して基準電圧を生成できる。ここで、ローパスフィルタ 402が例えば 2kH z程度のカットオフ周波数を有する場合にぉ 、て、電源側端部の電位 Viが lOOmV 程度変動した場合に出力の変動を lmV程度とするためには、ローパスフィルタ 402 は、例えば— 40db程度の特性を有すればょ 、。
[0066] この場合、本例のような RC—段構成のローパスフィルタ 402にお!/、ては、一 3dbと なる周波数は 20Hzとなり、 RCの時定数ては 8m秒程度となる。この場合、例えば電 子デバイス 50に与える電源電圧が変更された場合、基準電圧を 0. 1%程度の精度 で安定させるまでのセットリング時間は、例えば、 6. 9 X τ = 55m秒程度となるため、 試験時間に与える影響は小さい。
[0067] また、電子デバイス 50の電源電流 Ioが 1 Aであり、コンデンサ 216の静電容量が 30
/z Fである場合、コンデンサ 216の端子電圧 Voは、例えば、 100η秒あたり 3mV程度 低下する。この場合、比較器 414として、安価な汎用のコンパレータ等を用いることが できる。
[0068] また、他の例にぉ 、て、並列負荷部 304は、例えばスィッチ等で選択可能な複数の 抵抗 514を含んでよい。この場合、制御部 110は、電子デバイス 50の品種等に応じ て一の抵抗 514を選択し、低速スィッチ 512及び高速スィッチ 516は選択された抵抗 514と接続されてよい。また、並列負荷部 304は、抵抗 514に代えて、例えば定電流 回路を用いてもよい。
[0069] 図 4は、本実施形態に係る電流消費部 306の動作の一例を示すタイミングチャート である。本例において、電流出力部 302には、電子デバイス 50に供給すべき電源電 圧が設定される。そして、電流出力部 302は、時刻 T1において動作を開始し、当該 電源電圧の出力を開始する。電流消費部 306は、これに応じて動作を開始する。そ して、ローパスフィルタ 402の出力電圧 Vpが安定した後、制御部 110は、時刻 T2に おいて、信号 SWを切り替えて低速スィッチ 512をオンにする。これを受けて、並列負 荷部 304は、部分電流 ILの消費を開始する。制御部 110は、ローパスフィルタ 402の 出力電圧 Vrefと、電流出力部 302の出力電圧とが略等しくなつた後に、低速スィッチ 512をオンとしてよい。
[0070] なお、低速スィッチ 512は、例えば抵抗を介して信号 SWを受け取ることにより、図 中に点線で示すように、徐々にオンになってよい。並列負荷部 304は、時刻 T2から T 3にかけて、徐々に部分電流 ILを増大させてよい。
[0071] そして、時刻 T4まで待って低速スィッチ 512を安定ィ匕させた後、電子デバイス 50に 対する試験が開始される。この試験中、コンデンサ 216の端子電圧 Voは、電子デバ イス 50の動作に応じて変化する。これに伴い、差分検出部 412は、端子電圧 Voを安 定ィ匕させるベく電流増加信号及び電流減少信号を出力する。これらの信号に基づ 、 て、高速スィッチ 516は、端子電圧 Voの変化に応じてオン又はオフとなり、並列負荷 部 304は、これに応じた部分電流 ILを消費する。このようにして、電流消費部 306は 、電子デバイス 50の電源電圧を安定させる。
[0072] そして、時刻 T5に電子デバイス 50の試験が終了した後、時刻 T6から時刻 T7にか けて、低速スィッチ 512はオフになる。その後、低速スィッチ 512の安定ィ匕時間を時 刻 T8まで待って、電流出力部 302は、出力電圧を 0に低下させる。そして、これに応 じて、ローパスフィルタ 402の出力電圧 Vrefが低下した後、時刻 T9に、電流消費部 306は動作を終了する。なお、試験装置 100は、電流消費部 306の動作を一旦終了 させた後、ローパスフィルタ 402の安定ィ匕時間を待って次の試験を開始してよい。本 例によれば、電子デバイス 50の電源電圧 Voを、安定に保つことができる。
[0073] 図 5は、時刻 T4から T5における、電流消費部 306の詳細な動作の一例を示すタイ ミングチャートである。この期間において、コンデンサ 216の端子電圧 Voは、電子デ バイス 50の動作に応じて、増加'減少を繰り返す。
[0074] ここで、基準電圧出力部 406は、比較器 414の出力 Vaに応じて、第 1の基準電圧 VH、又は第 2の基準電圧 VLを出力する。例えば時刻 T4から T41までの間のよう〖こ 、端子電圧 Voが第 2の基準電圧 VLよりも大きい間、比較器 414は、 Lレベルの電流 減少信号を並列負荷部 304に供給する。並列負荷部 304は、電流減少信号を受け て部分電流 ILを消費するため、端子電圧 Voが徐々に低下する。
[0075] そして、例えば時刻 T41のように、端子電圧 Voが第 2の基準電圧 VLよりも小さくな つた場合、比較器 414は、出力 Vaを Hレベルに反転させ、電流増加信号を供給する 。そして、時刻 T41よりわずかに遅れた時刻 T42において、並列負荷部 304は、負 荷駆動部 410の出力に応じて、部分電流 ILの消費を停止する。
[0076] この場合、例えば、端子電圧 V。が第 2の基準電圧 VLより小さくなつた後、第 1の基 準電圧 VHより大きくなるまでの期間、並列負荷部 304は、抵抗 212と並列な経路に 部分電流 ILを流すのを停止してよい。並列負荷部 304は、差分検出部 412が検出 する電位差が予め定められた値よりも大きくなつた場合、電流出力部 302から部分電 流 ILを受け取るのを停止してょ 、。 [0077] 次に、時刻 T42から T43までの間のように、端子電圧 Vo力 第 1の基準電圧 VHよ りも小さい間、比較器 414は、 Hレベルの電流増加信号を並列負荷部 304に供給す る。この場合、電流出力部 302からコンデンサ 216に流れる電流は増大し、コンデン サ 216の端子電圧 Voは上昇する。
[0078] そして、例えば時刻 T43のように、端子電圧 Voが第 1の基準電圧 VHよりも大きくな つた場合、比較器 414は、出力 Vaを Lレベルに反転させ、電流減少信号を供給する 。並列負荷部 304は、時刻 T43より遅れた時刻 T44において、遅延部 452により遅 延された電流減少信号を受けて、部分電流 ILの消費を開始する。この場合、電流出 力部 302からコンデンサ 216に流れる電流は減少し、コンデンサ 216の端子電圧 Vo は降下する。
[0079] この場合、並列負荷部 304は、比較器 414の出力に基づき、コンデンサ 216の端 子電圧 Voが第 1の基準電圧 VHより大きくなつた後、第 2の基準電圧 VLより小さくな るまでの期間、部分電流 ILを、抵抗 212と並列な経路に流すことにより消費してよい 。並列負荷部 304は、差分検出部 412が検出する電位差が予め定められた値よりも 小さい場合、部分電流 ILを消費してよい。
[0080] これにより、電流消費部 306は、コンデンサ 216の端子電圧 Voを、適切な範囲内に 安定させる。そのため、本例によれば、電子デバイス 50の電源電圧を、安定に保つ ことができる。
[0081] なお、時刻 T5において試験が終了した後、時刻 T51のようにコンデンサ 216の端 子電圧 Voが上昇した場合にも、並列負荷部 304は、部分電流 ILの消費を開始する 。これにより、端子電圧 Voが過度に上昇するのを防止できる。
[0082] 図 6は、本実施形態に係るオフセット加算部 450の構成を示す。オフセット加算部 4 50は、定電圧源 550と、抵抗 552と、抵抗 554と、演算増幅器 558とを含む。定電圧 源 550は、ローパスフィルタ 402の出力電圧 Vrefより高い第 3の基準電圧 VCC2を 供給する定電圧源である。抵抗 552は、第 3の基準電圧 VCC2に接続される。抵抗 5 54は、抵抗 552における第 3の基準電圧 VCC2が接続されていない端部と、オフセ ット加算部 450の出力である演算増幅器 558の出力端との間に接続される。
[0083] 演算増幅器 558は、本発明に係る第 2の比較器の一例であり、ローパスフィルタ 40 2の出力電圧 Vrefを正入力として、抵抗 552及び抵抗 554の接点の電圧を負入力と して入力する。演算増幅器 558は、当該接点の電圧がローパスフィルタ 402の出力 電圧 Vre;fより大きい場合にオフセット加算部 450の出力電圧を低下させる。また、当 該接点の電圧がローノ スフィルタ 402の出力電圧より小さい場合にオフセット加算部 450の出力電圧を上昇させる。
[0084] オフセット加算部 450の出力電圧 VRは、演算増幅器 558の負入力に入力される抵 抗 552及び抵抗 554の接点の電圧力 演算増幅器 558の正入力に入力されるロー パスフィルタ 402の出力電圧 Vrefと一致した場合に安定する。ここで、第 3の基準電 圧 VCC2はローパスフィルタ 402の出力電圧 Vrefより高いため、ローパスフィルタ 40 2の出力電圧 Vrefが高くなるほど抵抗 552による電圧降下が減少する。この結果、抵 抗 554の電圧降下は抵抗 552及び抵抗 554の抵抗比により定まることから、ローパス フィルタ 402の出力電圧 Vrefが高くなるほど抵抗 554による電圧降下が減少する。し たがって、オフセット力！]算部 450は、ローパスフィルタ 402の出力電圧 Vrefがより高い 場合に、出力電圧 Vrefからより小さな電圧降下を減じた (すなわちより 0に近いマイナ スのオフセット電圧をカ卩えた）電圧 VRを出力する。逆に、ローパスフィルタ 402の出 力電圧 Vrefがより低い場合に、出力電圧 Vrefからより大きな電圧降下を減じた (すな わちより 0から遠 、マイナスのオフセット電圧を加えた)電圧 VRを出力する。演算増 幅器 558を用いることで、オフセット加算部 450と基準電圧出力部 406の間にボルテ 一ジフォロアを別途設けなくても出力電圧 VRを安定させることができる。
[0085] 図 7は、オフセット加算部 450を有しない試験装置 100における基準電位差を計算 により求めた例を示す。オフセット加算部 450を有しない試験装置 100においては、 ローパスフィルタ 402の出力電圧 Vrefが基準電圧出力部 406に直接入力される。以 下、図 3の差分検出部 412の回路を参照しつつ、比較器 414の出力が Hレベルの場 合、及び Lレベルの場合のそれぞれについて、ローパスフィルタ 402の出力電圧 Vre ίと比較器 414に入力される基準電圧との差電圧、すなわち抵抗 502による電圧降下 を示す。なお、本実施形態においては、基準電圧出力部 406の入力電圧から比較 器 414の基準電圧を減じた値であるこの差電圧を基準電位差と呼ぶ。
[0086] (1)比較器 414の出力が Ηレベル (電流増加信号)の場合 定電圧源 508の出力電圧 VCClを OVとした場合における、抵抗 502から見た接地 点までの等価インピーダンス ZHは、以下の式（1)となる。
(数 1)
ZH = R12 + (R13 X (R14 + R15) / (R13 + R14 + R15) (1) ここで、 R12は抵抗 504の抵抗値、 R13は抵抗 506の抵抗値、 R14は抵抗 518の 抵抗値、 R15は抵抗 510の抵抗値である。
[0087] 定電圧源 508に起因して抵抗 506の両端に生じる電位差を除いた場合における、 抵抗 502及びオフセット加算部 450の間の等価電圧 VRHは、以下の式（2)となる。 (数 2)
VRH = Vref— (VCC1 X R13 / (R13 + R14 + R15》 （2) [0088] 比較器 414の出力を Hレベルから Lレベルへ変化させる場合の抵抗 502の差電圧
(Vref-Vin)は、抵抗 502による電圧降下 V (R11) H、すなわち第 1の基準電位差 と等しぐ以下の式（3)となる。
(数 3)
V(R11)H = VRH X R11 / (ZH + Rl 1)
= (Vref - (VCC1 X R13 I (R13 + R14 + R15))) X R11 I (ZH + Rll) = VrefX [Rll I (ZH + Rll)]
- VCC1 X [(R13/(R13 + R14 + R15》X R11 I (ZH + Rll)] (3)
[0089] ここで、第 1の基準電位差 V (Rl l) Hは正となることから、第 1項は第 2項より大きい 。また、第 2項はローパスフィルタ 402の出力電圧 Vrefが変化しても一定の値をとる。 したがって、ローパスフィルタ 402の出力電圧 Vrefが変化すると第 1項が変化する結 果、第 1の基準電位差 V (R11) Hは変動してしまう。
[0090] (2)比較器 414の出力が Lレベル (電流減少信号)の場合
比較器 414の出力を Lレベル (電圧 VOL)とした場合における、抵抗 502から見た 接地点までの等価インピーダンス ZLは、以下の式 (4)となる。
(数 4)
ZL = R12 + (R13 X R14) / (R13 + R14) (4)
[0091] 比較器 414の出力電圧 VOLに起因して抵抗 506の両端に生じる電位差を除いた 場合における、抵抗 502及びオフセット加算部 450の間の等価電圧 VRLは、以下の 式（5)となる。
(数 5)
VRL = Vref - (VOL X R13 / (R13 + R14)) (5)
[0092] 比較器 414の出力を Lレベル力も Hレベルへ変化させる場合の抵抗 502の差電圧
(Vref-Vin)は、抵抗 502による電圧降下 V (R11) L、すなわち第 2の基準電位差と 等しぐ以下の式 (6)となる。
(数 6)
V(R11)L = VRL X R11 / (ZL + Rl 1)
= (Vref - (VOL X R13 I (R13 + R14)) X R11 I (ZL + Rll) = VrefX [Rll I (ZH + Rll)]
- VOL X [(R13/(R13 + R14)) X R11 / (ZL + Rl 1)] (6)
[0093] ここで、第 1の基準電位差 V (Rl l) Lは正となることから、第 1項は第 2項より大きい 。また、第 2項はローパスフィルタ 402の出力電圧 Vrefが変化しても一定の値をとる。 したがって、ローパスフィルタ 402の出力電圧 Vrefが変化すると第 1項が変化する結 果、第 1の基準電位差 V (R11) Lは変動してしまう。
[0094] 図 7に示したように、オフセット加算部 450を有しない試験装置 100においては、第 1の基準電位差 V (Rl 1) H及び第 2の基準電位差 V (Rl 1) Lの差 Vthはローパスフィ ルタ 402の出力電圧 Vrefによらずほぼ一定である力 それぞれの値はローパスフィ ルタ 402の出力電圧 Vrefに応じて大きく変化してしまう。このため、電源電圧 Voを変 化させる試験等においては、電子デバイス 50に供給する電源電圧の変化に応じて 電源電圧の安定性が変化してしまい、正確な試験が困難となる。
[0095] 図 8は、本実施形態に係る試験装置 100における基準電位差を計算により求めた 例を示す。以下、図 3の差分検出部 412及び図 6のオフセット加算部 450の回路を参 照しつつ、比較器 414の出力が Hレベルの場合、及び Lレベルの場合のそれぞれに ついて、ローパスフィルタ 402の出力電圧 Vrefと比較器 414に入力される基準電圧 との差電圧を示す。
[0096] (1)比較器 414の出力が Hレベル (電流増加信号)の場合 オフセット加算部 450の出力電圧 VRは、安定状態において抵抗 552及び抵抗 55 4の接続点の電圧が Vrefとなることから、以下の式（7)となる。
(数 7)
VR = Vref - (VCC2 - Vrel) X (R21 / R26) ( 7)
[0097] オフセット加算部 450を有する試験装置 100においては、ローパスフィルタ 402の 出力電圧 Vrefに代えてオフセット加算部 450の出力電圧 VRが基準電圧出力部 40 6へ入力される。この場合における抵抗 502及びオフセット加算部 450の間の等価電 圧 VRHは、式（2)の Vrefを VRに置換したものとなる。したがって、比較器 414の出 力を Hレベルから Lレベルへ変化させる場合における、ローパスフィルタ 402の出力 電圧 Vrefと比較器 414に入力される基準電圧との差電圧 Vref (H)は、以下の式 (8 )となる。
(数 8)
VreKH) = Vref - VR + V(R11)H
= VrefX ((Rll I (ZH + Rll) - (R21 I R26) X (ZH I (ZH + Rll)))
+VCC2 X (R21 I R26) X (ZH I (ZH + Rll))
- VCC1 X (R13 I (R13 + R14 + R15)) X (R11 I (ZH + Rll)) (8)
[0098] 式 (8)の第 1式は、以下の式（9)に変形できる。
(数 9)
VreKH) = V(R11)H - (VR— Vrel) (9)
[0099] ここで、オフセット力！]算部 450は、ローパスフィルタ 402の出力電圧 Vrefに負のオフ セット電圧 (VR— Vref)を加え、オフセット加算部 450の出力電圧 VRとして出力する 。このことから、差電圧 Vref (H)は、第 1の基準電位差 V (R11) H力 オフセット加算 部 450のオフセット電圧を減じた値であることがわかる。したがって、オフセット加算部 450は、ローパスフィルタ 402の出力電圧の変化に応じて第 1の基準電位差が増加 した場合にオフセット電圧を増加させ、第 1の基準電位差が減少した場合にオフセッ ト電圧を減少させることにより、差電圧 Vref (H)の変動を抑えることができる。オフセ ット加算部 450は、第 1の基準電位差の変動量とオフセット電圧の変動量とを略同一 とするようにオフセット電圧を調整することが好ま 、。 [0100] 次に、差電圧 Vref (H)の変動を 0とするための条件を示す。式 (8)において、第 2 項及び第 3項は、ローパスフィルタ 402の出力電圧 Vrefが変化しても一定の値をとる 。したがって、ローパスフィルタ 402の出力電圧 Vrefの変化によらず Vref (H)を一定 に保っためには、第 1項を 0とすればよい。これを実現するため、オフセット加算部 45 0内の抵抗 552及び抵抗 554は、 R2lZR26=Rl lZZHとなるように抵抗値を定め られてよい。また、各抵抗値は、（第 2項一第 3項）が正となるような値に設定されてよ い。
[0101] (2)比較器 414の出力が Lレベル (電流減少信号)の場合
オフセット加算部 450を有する試験装置 100においては、上述したように、ローパス フィルタ 402の出力電圧 Vrefに代えてオフセット加算部 450の出力電圧 VRが基準 電圧出力部 406へ入力される。この場合における抵抗 502及びオフセット加算部 45 0の間の等価電圧 VRLは、式（5)の Vrefを VRに置換したものとなる。したがって、比 較器 414の出力を Lレベルから Hレベルへ変化させる場合における、ローパスフィル タ 402の出力電圧 Vrefと比較器 414に入力される基準電圧との差電圧 Vref (L)は、 以下の式（10)となる。
(数 10)
VreKL) = Vref - VR + V(R11)L
= VrefX ((Rll I (ZL + Rll) - (R21 I R26) X (ZL I (ZL + Rll)))
+VCC2 X (R21 I R26) X (ZL I (ZL + Rll))
- VOL X (R13 I (R13 + R14)) X (R11 I (ZL + Rll)) (10)
[0102] 上記（1)の場合と同様に、式（10)の第 1式は、以下の式（11)に変形できる。
(数 11)
VreKL) = V(R11)L - (VR-Vrel) (11)
[0103] 式（11)から、差電圧 Vref (H)は、第 2の基準電位差 V (R11) L力もオフセット加算 部 450のオフセット電圧を減じた値であることがわかる。したがって、オフセット加算部 450は、ローパスフィルタ 402の出力電圧の変化に応じて第 2の基準電位差が増加 した場合にオフセット電圧を増加させ、第 2の基準電位差が減少した場合にオフセッ ト電圧を減少させることにより、差電圧 Vref (L)の変動を抑えることができる。オフセッ ト加算部 450は、第 2の基準電位差の変動量とオフセット電圧の変動量とを略同一と するようにオフセット電圧を調整することが好ま U、。
[0104] 次に、差電圧 Vref (L)の変動を 0とするための条件を示す。式（11)において、第 2 項及び第 3項は、ローパスフィルタ 402の出力電圧 Vrefが変化しても一定の値をとる 。したがって、ローパスフィルタ 402の出力電圧 Vrefの変化によらず Vref (L)を一定 に保っためには、第 1項を 0とすればよい。これを実現するため、オフセット加算部 45 0内の抵抗 552及び抵抗 554は、 R2lZR26=Rl lZZLとなるように抵抗値を定め られてよい。また、各抵抗値は、（第 2項一第 3項）が正となるような値に設定されてよ い。
[0105] 以上において、 ZHは R15をパラメータとして含み、 ZLは R15をパラメータとして含 まない。したがって、 R15が 0でない限り、ローパスフィルタ 402の出力電圧 Vrefに応 じた Vref (H)及び Vref (L)の変動を共に 0とすることができない。そこで、オフセット 加算部 450内の抵抗 552及び抵抗 554は、出力電圧 Vrefに応じた Vref (H)及び V ref (L)の変動幅を最小化するように抵抗値を設定されてよい。また、抵抗 502の抵 抗値 R15は、抵抗 518の抵抗値 R14と比較し小さい値に設定されてもよい。また、比 較器 414として電圧出力型のコンパレータを用い、抵抗 510及び定電圧源 508を不 要とすることにより、ローパスフィルタ 402の出力電圧 Vrefの変化に伴う Vref (H)及 び Vref (L)の変動幅を共に 0とすることもできる。
[0106] 図 8の条件 B— 1から B— 3は、 R2lZR26=Rl lZZHとしてローパスフィルタ 402 の出力電圧 Vrefの変化に伴う Vref (H)の変動幅を 0とした場合における、出力電圧 Vrefと Vref (H)及び Vref (L)の関係を示す。図 8に示したように、試験装置 100は、 オフセット加算部 450を用いることで、ローパスフィルタ 402の出力電圧 Vrefの変化 に応じて第 1の基準電圧 V (Rl 1) H及び第 2の基準電圧 V (Rl 1) Lが変化した場合 においても、ローパスフィルタ 402の出力電圧 Vrefと第 1の基準電圧 VRH及び第 2 の基準電圧 VRLの差電圧の変動を抑えることができる。
[0107] また、図 8の条件 C— 1から C— 3は、比較器 414として電圧出力型のコンパレータ を用いた場合における、出力電圧 Vrefと Vref (H)及び Vref (L)の関係を示す。図 8 に示したように、試験装置 100は、比較器 414として電圧出力型のコンパレータを用 いて抵抗 510の影響を取り除くことにより、ローパスフィルタ 402の出力電圧 Vrefの 変化に応じて第 1の基準電圧 V (Rl 1) H及び第 2の基準電圧 V (Rl 1) Lが変化した 場合においても、ローパスフィルタ 402の出力電圧 Vrefと第 1の基準電圧 VRH及び 第 2の基準電圧 VRLの差電圧の変動を共に実質的に 0とすることができる。
[0108] 以上に示した通り、本実施形態に係る試験装置 100によれば、ローパスフィルタ 40 2の出力電圧 Vrefが変化した場合においても、出力電圧 Vrefと第 1の基準電圧 VH の差電圧 Vref (H)、及び、出力電圧 Vrefと第 2の基準電圧 VLの差電圧 Vref (ひの 変動をほぼ 0に抑えることができる。これにより試験装置 100は、電子デバイス 50の 電源電圧を変化させる場合においても、安定した電源電圧を供給することができる。
[0109] 図 9は、本実施形態に係る遅延部 452の構成を示す。遅延部 452は、差分検出部 412が電流増加信号の供給を開始して力 電流減少信号の供給を開始するまでの 期間に応じて、並列負荷部 304へ電流減少信号の供給を開始するタイミングを変化 させる。より具体的には、遅延部 452は、当該期間がより長い場合に、当該タイミング をより遅らせる。
[0110] 遅延部 452は、 NOTゲート 950と、ベース電流供給部 951と、トランジスタ 956と、 抵抗 960と、 NANDゲート 962とを含む。 NOTゲート 950は、差分検出咅 の出 力信号線から供給される電流増加信号及び電流減少信号の論理値を反転させる。 この結果、 NOTゲート 950は、 Lレベルの電流増加信号及び Hレベルの電流減少信 号を出力する。
[0111] ベース電流供給部 951は、差分検出部 412から電流減少信号が供給されている場 合に第 1のベース電流をトランジスタ 956へ供給し、電流増加信号が供給されて!、る 場合に第 1のベース電流より大きい第 2のベース電流をトランジスタ 956へ供給する。 ベース電流供給部 951は、 NOTゲート 952と、抵抗 954と、ダイオード 964とを含む
[0112] NOTゲート 952は、本発明に係る第 1ゲートの一例であり、差分検出部 412から電 流増加信号が供給された場合に Hレベルの信号を出力し、電流減少信号が供給さ れた場合に Lレベルの信号を出力する。これにより、 NOTゲート 952は、トランジスタ 956のベース側の電流が NOTゲート 950の出力信号線に逆流するのを防ぐ。本実 施形態に係る NOTゲート 952は、 NOTゲート 950が出力する電流増加信号及び電 流減少信号の論理値を反転させる。
[0113] 抵抗 954は、 NOTゲート 952の出力とトランジスタ 956のベースとの間に設けられ、 NOTゲート 952の出力電圧及びトランジスタ 956のベースの電圧に基づくベース電 流をトランジスタ 956のベースへ供給する。 NOTゲート 952力 レベルの電流減少信 号を出力した場合に、抵抗 954は、負のベース電流である第 1のベース電流を供給 してベース電圧を低下させる。 NOTゲート 952が Hレベルの電流増加信号を出力し た場合に、抵抗 954は、第 1のベース電流より大きい第 2のベース電流をトランジスタ 956へ供給してベース電圧を上昇させる。
[0114] ダイオード 964は、抵抗 954と並列に設けられ、第 1ゲートの出力及び力ソードとトラ ンジスタ 956のベース及びアノードとがそれぞれ接続される。ダイオード 964は、 NO Tゲート 952の出力が Hレベルから Lレベルへ変化した場合に、トランジスタ 956の寄 生容量によりトランジスタ 956がオフとなるまでに要する遅延時間を低減する。ダイォ ード 964は、順方向電圧が小さく高速で動作するショットキーダイオードであることが 好ましい。
[0115] トランジスタ 956は、ベースがダイオード 964の出力に接続され、コレクタが抵抗 96 0と NANDゲート 962の間の接点に接続され、ェミッタが接地される。トランジスタ 95 6は、ベース電流供給部 951から供給されるベース電流をベースに入力し、第 2のべ ース電流が入力されている場合に飽和する。すなわち、第 2のベース電流が入力さ れて 、る場合にぉ 、て、コレクタ電流 (IC) Zベース電流（IB)力トランジスタ 956の電 流増幅率 hfeより十分小さ ヽ飽和領域で動作するように抵抗 954及び抵抗 960の抵 抗値が定められる。これにより、トランジスタ 956は、第 2のベース電流が入力されて 飽和領域で動作するオン時間が長くなるにつれて、ベース電流が第 1のベース電流 に切り替わって力もオフになるまでの遅延時間が長くなる。
[0116] 抵抗 960は、一端が定電圧源 VCC3に接続され、他端がトランジスタ 956のコレク タ及び NANDゲート 962の 1つの入力に接続される。抵抗 960は、トランジスタ 956 がオンの状態にぉ 、て、電圧 VCC3及び抵抗 960の抵抗値に基づき定まるコレクタ 電流 Icをトランジスタ 956に流す。この場合、トランジスタ 956のコレクタ側の電位は、 Lレベルとなる。また、トランジスタ 956がオフの状態において、抵抗 960は、トランジ スタ 956のコレクタ側の電位を Hレベルにする。
[0117] NANDゲート 962は、本発明に係る電流制御信号出力部の一例であり、 NOTゲ ート 950の出力とトランジスタ 956のコレクタの電位の否定論理和をとり、負荷駆動部 410へ出力する。これにより、 NANDゲート 962は、トランジスタ 956に第 2のベース 電流が入力されている期間及びトランジスタ 956が飽和している期間からなるトランジ スタ 956のオン期間において、 Hレベルの電流増加信号を並列負荷部 304へ供給 する。また、トランジスタ 956に第 1の電流が入力されておりトランジスタ 956が飽和し て ヽな 、オフ期間にお 、て、 Lレベルの電流減少信号を並列負荷部 304へ供給する
[0118] 図 10は、本実施形態に係る遅延部 452の動作の一例を示すタイミングチャートで ある。 NOTゲート 950は、差分検出部 412の出力を反転した信号を A点に出力する 。 NOTゲート 952は、 NOTゲート 950の出力を再び反転した信号を B点に出力する
[0119] 時刻 T1から T2の間において、差分検出部 412から Hレベルの電流増加信号を受 けると、 B点の電位は Hレベルとなり、トランジスタ 956には第 2のベース電流が供給さ れる。これにより、トランジスタ 956はオンとなり、飽和する。この結果 C点が Lレベルと なり、 NANDゲート 962は、 Hレベルの電流増加信号を出力する。
[0120] 時刻 T2において、差分検出部 412の出力が Hレベルの電流増加信号力も Lレべ ルの電流減少信号に変化すると、トランジスタ 956は、トランジスタ 956に第 2のべ一 ス電流が入力されている期間 tonに応じた遅延時間 tdoffの後にオフとなる。ここで、 トランジスタ 956は、電流減少信号を受けた後においても、遅延時間 tdoffの間は飽 和状態となっている。したがって、時刻 T3までの、トランジスタ 956が飽和している期 間においては、 C点が Lレベルのまま維持され、 NANDゲート 962は Hレベルの電流 増加信号を出力し続ける。そして、時刻 T3以降の、トランジスタ 956に第 1の電流が 入力されておりトランジスタ 956が飽和していない期間においては、 A点及び C点が Hレベルとなり、 NANDゲート 962は、 Lレベルの電流減少信号を出力する。
[0121] 時刻 T4において、差分検出部 412の出力が Hレベルの電流増加信号に変化する と、 NOTゲート 950の出力が反転し、 A点は Lレベルとなる。このため、 NANDゲート 962は、時刻 T4から NOTゲート 950及び NANDゲート 962の論理遅延等により定 まる短い遅延の後、 Hレベルの電流増加信号を出力する。
[0122] 以上に示した遅延部 452によれば、差分検出部 412が電流増加信号の供給を開 始して力も電流減少信号の供給を開始するまでの期間がより長い場合に、差分検出 部 412から電流減少信号が供給されて力も当該電流減少信号を並列負荷部 304へ 供給するまでの遅延時間を、差分検出部 412から電流増加信号が供給されてから当 該電流増加信号を並列負荷部 304へ供給するまでの遅延時間と比較してより長くす る。これにより、遅延部 452は、 Hレベルの電流増加信号力も Lレベルの電流減少信 号に出力を切り替えるタイミングを遅延させて、差分検出部 412からの出力に対し電 流増加信号を出力する期間を長くすることができる。
[0123] 図 11は、本実施形態に係る試験装置 100の動作と電流出力部 302の出力電流の 関係を示す。電子デバイス 50の電源電流 Ioが流れると、試験装置 100は、コンデン サ 216の端子電圧 Voを、第 1の基準電圧 VH及び第 2の基準電圧 VLの間となるよう に制御する。試験装置 100は、動作の安定ィ匕を目的として、第 1の基準電圧 VH及び 第 2の基準電圧 VLを、電子デバイス 50の電源電圧より低く設定する。したがって、電 流出力部 302の出力電圧は、電子デバイス 50の電源電圧より低い電圧で変動する
[0124] ここで、電流出力部 302は、出力電圧をコンパレータに負帰還することにより、高精 度を実現する。そして、電流出力部 302は、電流出力部 302の出力電圧も電子デバ イス 50の電源電圧より低 、電圧で変動して 、ることから、出力電圧が電子デバイス 5 0の電源電圧となるまで徐々に出力電流を増加させていく特性を有する。
[0125] 図 11 (a)は、遅延部 452を有しない試験装置 100の動作と電流出力部 302の出力 電流の関係を示すタイミングチャートである。遅延部 452を有しない場合、コンデンサ 216の端子電圧 Voが第 1の基準電圧 VHより大きくなつた直後に、差分検出部 412 力 S出力する電流減少信号が並列負荷部 304に供給され、部分電流の消費が開始さ れる。このため、電流出力部 302は、出力電圧 Vo2の平均値が目標電圧である電子 デバイス 50の電源電圧に対し低いことから、出力電流 IDPSを徐々に増加させていく 。この結果、電子デバイス 50に電源電流 Ioが流れる期間が長くなるにつれて電流出 力部 302が供給する出力電流 IDPSを増加させて 、く。
[0126] その後、電子デバイス 50の電源電流 Ioが急激に減少すると、電流出力部 302は、 レスポンスよく出力電流 IDPSを低下させることができず、並列負荷部 304によっても 出力電流 IDPSの全てを吸収できないことから、電流出力部 302の出力電圧 Vo2に 大きなオーバーシュート Vpが発生する。
[0127] 図 11 (b)は、遅延部 452を有する試験装置 100の動作と電流出力部 302の出力電 流の関係を示すタイミングチャートである。遅延部 452は、コンデンサ 216の端子電 圧 Voが第 1の基準電圧 VHより大きくなつてから、高速スィッチ 516のオフ期間に応 じた遅延時間の経過後に、電流減少信号を並列負荷部 304へ供給する。このため、 コンデンサ 216の端子電圧 Voが第 1の基準電圧 VHより十分大きくなつた時点で、部 分電流の消費が開始される。したがって、出力電圧 Vo2の平均値が目標電圧である 電子デバイス 50の電源電圧に近づくことから、電流出力部 302は、出力電流 IDPS の増加量を低くする。この結果、電子デバイス 50に電源電流 Ioが流れる期間が長く なっても、電流出力部 302が供給する出力電流 IDPSの増加は、遅延部 452を有し な 、場合と比較して少なくなる。
[0128] したがって、電子デバイス 50の電源電流 Ioが急激に減少しても、並列負荷部 304 によって出力電流 IDPSを吸収することが可能となり、出力電圧 Vo2のオーバーシュ ート Vpを低減できる。
[0129] 図 12は、本実施形態に係る遅延部 452による試験装置 100の動作の詳細の一例 を示す。まず、電子デバイス 50が電源電流 Ioを消費していない状態においては、電 流出力部 302の出力電流 IDPSの全てが部分電流 ILとして並列負荷部 304に消費 される。
[0130] 次に、電子デバイス 50が電源電流 Ioとして Idd[A]を消費し始めると、コンデンサ 2 14及びコンデンサ 216から Idd[A]の電流が流出し始め、コンデンサ 214及びコンデ ンサ 216の容量の合計値 CL[F]と Iddとの値に応じて定まる速度で端子電圧 Voが 低下していく。端子電圧 Voが第 2の基準電圧 VLより小さくなると、差分検出部 412は 、出力を電流増加信号に切り替える。以下、電子デバイス 50に供給すべき電源電圧 Vo2と第 2の基準電圧 VLとの差を VLd[V]と示す。
[0131] 差分検出部 412が出力を電流増加信号に切り替えて力も遅延時間 tdの後、並列 負荷部 304内の高速スィッチ 516がオフとなる。この遅延時間 tdによる電流増加信 号の遅延により、電源電圧 Voは、第 2の基準電圧 VLから更に VLx[V]低下した後 に上昇を開始する。
[0132] 高速スィッチ 516がオフの状態においては、コンデンサ 214及びコンデンサ 216に
(IL-Idd) [A]の電流が流入し、コンデンサ 214及びコンデンサ 216の容量の合計 値 CLと (IL Idd)との値に応じて定まる速度で端子電圧 Voが上昇していく。端子電 圧 Voが第 1の基準電圧 VHより大きくなると、差分検出部 412は、出力を電流減少信 号に切り替える。以下、 Vo2と第 1の基準電圧 VHとの差を VHd[V]と示す。
[0133] 差分検出部 412が出力を電流減少信号に切り替えて力も遅延時間 tdoffの後、並 列負荷部 304内の高速スィッチ 516がオンとなる。この遅延時間 tdoffによる電流減 少信号の遅延により、電源電圧 Voは、第 1の基準電圧 VHカゝら更に VHx[V]上昇し た後に低下を開始する。
[0134] 図 12 (a)に示したように、（2 X Idd)が ILより小さい場合、 Iddく（IL Idd)となるか ら、端子電圧 Voの低下速度より上昇速度が速くなる。このため、遅延部 452による遅 延量 tdoffを 0としても、電流出力部 302の出力電圧は電子デバイス 50に供給すべき 電源電圧に達する。このため、電流出力部 302が供給する出力電流 IDPSの増加は zj、さく、オーバーシュート Vpは少ない。
[0135] 一方、図 12 (b)に示したように、 Idd<IL< (2 X Idd)の場合、 Idd> (IL— Idd)とな るから、端子電圧 Voの低下速度より上昇速度が遅くなる。このため、遅延部 452によ る遅延が無ければ電流出力部 302の出力電圧は電子デバイス 50に供給すべき電 源電圧に達しない。そこで、遅延部 452は、電流減少信号を遅延時間 tdoff遅延さ せて電流出力部 302の出力電圧が電子デバイス 50に供給すべき電源電圧に達する ようにする。これにより、電流出力部 302が供給する出力電流 IDPSの増加を抑え、 オーバーシュート Vpを低減することができる。
[0136] 端子電圧 Voが上昇を開始して力 第 1の基準電圧 VHに達するまでの時間 t2は、 以下の式（12)により求めることができる。 (数 12)
t2 = CL X (VLx + Vth) I (IL - Idd) ( 12)
ただし、 Vthは、 VLと VHの差電圧である。
[0137] 端子電圧 Voが第 1の基準電圧 VHに達した後更に VHx上昇させるための遅延時 間 tdoffは、以下の式（13)により求めることができる。
(数 13)
tdoff = CL X VHx I (IL - Idd) ( 13)
[0138] 式（12)及び（13)から、以下の式（14)が得られる。
(数 14)
tdoff / t2 = VHx I (VLx + Vth) (14)
[0139] 式（14)から、 VHx、 VLx、及び Vthが定まれば、 t2に応じた tdoffの値を算出する ことができる。したがって、この関係を満たすか、又はこの関係に近似する tdoffを実 現する抵抗 954及び抵抗 960の抵抗値を定めることにより、遅延部 452は、電流減 少信号を適切なタイミングに遅延させ、オーバーシュート Vpを低減させることができる
[0140] なお、コンデンサ 214及びコンデンサ 216の合計容量 CLの最小値は、電子デバィ ス 50の電源電流 Idd、並列負荷部 304の動作の遅延時間 td、及び第 1の基準電圧 以下の電圧降下の許容量 VLxに基づいて定められる。より具体的には、 CLの最小 値は、以下の式（15)に基づき求めることができる。
(数 15)
CL = Idd X td / VLx (15)
[0141] 例えば、 Iddが 1A、 td力 S300ns、 VLxが lOmVの場合、 CLは 30 μ F以上となる。
[0142] 以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実 施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または 改良を加えることが可能であることが当業者に明らかである。その様な変更または改 良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から 明らかである。
産業上の利用可能性 本発明によれば、電子デバイスに安定した電源電圧を供給する電源装置、および 、当該電源装置を用いて電子デバイスを高 ヽ精度で試験する試験装置を提供するこ とがでさる。

Claims

請求の範囲
[1] 電子デバイスに電源電流を供給する電源装置であって、
少なくとも一部に前記電源電流を含む出力電流を出力する電流出力部と、 前記電流出力部と前記電子デバイスとを電気的に接続することにより、前記電流出 力部から受け取る前記電源電流を、前記電子デバイスに供給する接続抵抗と、 前記電子デバイスが受け取る前記電源電流が変化する周波数よりも低いカットオフ 周波数を有し、前記カットオフ周波数よりも高い周波数成分を低減させて、前記電流 出力部の出力電圧を通過させるローパスフィルタと、
前記電流出力部の出力端に対して前記接続抵抗と並列に接続され、前記電源電 流の減少を指示する電流減少信号を受けた場合に前記電流出力部の前記出力電 流の一部である部分電流を消費し、前記電源電流の増加を指示する電流増加信号 を受けた場合に前記電流出力部力 前記部分電流を受け取るのを停止する並列負 荷部と、
前記ローパスフィルタの出力電圧にオフセット電圧をカ卩えた電圧を出力するオフセ ット加算部と、
前記接続抵抗における前記電子デバイスに近 、デバイス側端部の電位力 前記ォ フセット加算部の出力電圧力 第 1の基準電位差を減じた第 1の基準電圧よりも小さ V、間に前記並列負荷部に前記電流増加信号を供給し、前記デバイス側端部の電位 が前記第 1の基準電圧よりも大きくなつた場合に前記並列負荷部に前記電流減少信 号を供給する差分検出部と
を備え、
前記オフセット加算部は、前記ローパスフィルタの出力電圧の変化に応じて前記第
1の基準電位差が増カロした場合に前記オフセット電圧を増カロさせ、前記第 1の基準 電位差が減少した場合に前記オフセット電圧を減少させる
電源装置。
[2] 前記差分検出部は、前記デバイス側端部の電位が、前記オフセット加算部の出力 電圧力も第 2の基準電位差を減じた第 2の基準電圧よりも大きい間に前記並列負荷 部に前記電流減少信号を供給し、前記デバイス側端部の電位がが前記第 2の基準 電圧よりも小さくなつた場合に前記並列負荷部に前記電流増加信号を供給し、 前記オフセット加算部は、前記ローパスフィルタの出力電圧の変化に応じて前記第
2の基準電位差が増カロした場合に前記オフセット電圧を増カロさせ、前記第 2の基準 電位差が減少した場合に前記オフセット電圧を減少させる
請求項 1記載の電源装置。
[3] 前記差分検出部は、
前記オフセット加算部の出力電圧を分圧して、前記第 1の基準電圧、又は前記第 1 の基準電圧よりも小さな前記第 2の基準電圧のいずれかを出力する基準電圧出力部 と、
前記デバイス側端部の電位が前記基準電圧より大きい場合に出力信号線に前記 電流減少信号を出力し、前記デバイス側端部の電位が前記基準電圧より小さ!、場合 に前記出力信号線に前記電流増加信号を出力する第 1の比較器と、
前記第 1の比較器の出力に基づき、前記デバイス側端部の電位が前記第 1の基準 電圧より大きくなつた場合、前記基準電圧出力部に前記第 2の基準電圧を出力させ 、前記デバイス側端部の電位が前記第 2の基準電圧より小さくなつた場合、前記基準 電圧出力部に前記第 1の基準電圧を出力させる基準電圧設定部と
を有し、
前記並列負荷部は、前記第 1の比較器の前記出力信号線から供給される前記電 流増加信号及び前記電流減少信号に基づき、前記デバイス側端部の電位が前記第 1の基準電圧より大きくなつた後、前記第 2の基準電圧より小さくなるまでの期間、前 記電流出力部から受け取る前記部分電流を、前記接続抵抗と並列な経路に流すこと により消費し、前記デバイス側端部の電位が前記第 2の基準電圧より小さくなつた後 、前記第 1の基準電圧より大きくなるまでの期間、前記並列な経路に前記部分電流を 流すのを停止する
請求項 2記載の電源装置。
[4] 前記オフセット加算部は、
前記ローパスフィルタの出力電圧より高い第 3の基準電圧に接続された第 1の抵抗 と、 前記第 1の抵抗における前記第 3の基準電圧が接続されていない端部と前記オフ セット加算部の出力との間に接続された第 2の抵抗と、
前記ローパスフィルタの出力電圧と前記第 1の抵抗及び前記第 2の抵抗の接点の 電圧とを入力し、前記接点の電圧が前記ローパスフィルタの出力電圧より大きい場合 に前記オフセット加算部の出力電圧を低下させ、前記接点の電圧が前記ローバスフ ィルタの出力電圧より小さい場合に前記オフセット加算部の出力電圧を上昇させる第 2の比較器と
を有する請求項 3記載の電源装置。
[5] 前記差分検出部が前記電流増加信号の供給を開始してから前記電流減少信号の 供給を開始するまでの期間がより長い場合に、前記並列負荷部へ前記電流減少信 号の供給を開始するタイミングをより遅らせる遅延部を更に備える請求項 1記載の電 源装置。
[6] 電子デバイスに電源電流を供給する電源装置であって、
少なくとも一部に前記電源電流を含む出力電流を出力する電流出力部と、 前記電流出力部と前記電子デバイスとを電気的に接続することにより、前記電流出 力部から受け取る前記電源電流を、前記電子デバイスに供給する接続抵抗と、 前記電子デバイスが受け取る前記電源電流が変化する周波数よりも低いカットオフ 周波数を有し、前記カットオフ周波数よりも高い周波数成分を低減させて、前記電流 出力部の出力電圧を通過させるローパスフィルタと、
前記電流出力部の出力端に対して前記接続抵抗と並列に接続され、前記電源電 流の減少を指示する電流減少信号を受けた場合に前記電流出力部の前記出力電 流の一部である部分電流を消費し、前記電源電流の増加を指示する電流増加信号 を受けた場合に前記電流出力部力 前記部分電流を受け取るのを停止する並列負 荷部と、
前記接続抵抗における前記電子デバイスに近 、デバイス側端部の電位力 前記口 一パスフィルタの出力電圧力 予め定められた値を減じた第 1の基準電圧よりも小さ い場合に前記並列負荷部に前記電流増加信号を供給し、前記デバイス側端部の電 位が前記第 1の基準電圧よりも大きくなつた場合に前記並列負荷部に前記電流減少 信号を供給する差分検出部と、
前記差分検出部が前記電流増加信号の供給を開始してから前記電流減少信号の 供給を開始するまでの期間がより長い場合に、前記並列負荷部へ前記電流減少信 号の供給を開始するタイミングをより遅らせる遅延部と
を備える電源装置。
[7] 前記遅延部は、前記差分検出部が前記電流増加信号の供給を開始してから前記 電流減少信号の供給を開始するまでの期間がより長い場合に、前記差分検出部力も 前記電流減少信号が供給されてから当該電流減少信号を前記並列負荷部へ供給 するまでの遅延時間を、前記差分検出部から前記電流増加信号が供給されてから 当該電流増加信号を前記並列負荷部へ供給するまでの遅延時間と比較してより長く する請求項 6記載の電源装置。
[8] 前記遅延部は、
前記差分検出部力 前記電流減少信号が供給されている場合に第 1のベース電 流を供給し、前記電流増加信号が供給されて 、る場合に前記第 1のベース電流より 大き 、第 2のベース電流を供給するベース電流供給部と、
前記電流供給部から供給される前記ベース電流をベースに入力し、前記第 2のべ ース電流が入力されている場合に飽和するトランジスタと、
前記トランジスタに前記第 2のベース電流が入力されている期間及び前記トランジ スタが飽和して 、る期間からなる前記トランジスタのオン期間にお 、て前記電流増加 信号を前記並列負荷部へ供給し、前記トランジスタに前記第 1の電流が入力されて おり前記トランジスタが飽和して!/ヽな ヽオフ期間にお!ヽて前記電流減少信号を前記 並列負荷部へ供給する電流制御信号出力部と
を有する請求項 7記載の電源装置。
[9] 前記ベース電流供給部は、
前記差分検出部力 前記電流増加信号が供給された場合に Hレベルの信号を出 力し、前記電流減少信号が供給された場合に Lレベルの信号を出力する第 1ゲートと 前記第 1ゲートの出力と前記トランジスタのベースとの間に設けられた第 3の抵抗と 前記第 3の抵抗と並列に設けられ、前記第 1ゲートの出力及び力ソードと前記トラン ジスタのベース及びアノードとがそれぞれ接続されたダイオードと
を含む請求項 8記載の電源装置。
電子デバイスを試験する試験装置であって、
少なくとも一部に前記前記電子デバイスが受け取るべき電源電流を含む出力電流 を出力する電流出力部と、
前記電流出力部と前記電子デバイスとを電気的に接続することにより、前記電流出 力部から受け取る前記電源電流を、前記電子デバイスに供給する接続抵抗と、 前記電子デバイスが受け取る前記電源電流が変化する周波数よりも低いカットオフ 周波数を有し、前記カットオフ周波数よりも高い周波数成分を低減させて、前記電流 出力部の出力電圧を通過させるローパスフィルタと、
前記電流出力部の出力端に対して前記接続抵抗と並列に接続され、前記電源電 流の減少を指示する電流減少信号を受けた場合に前記電流出力部の前記出力電 流の一部である部分電流を消費し、前記電源電流の増加を指示する電流増加信号 を受けた場合に前記電流出力部力 前記部分電流を受け取るのを停止する並列負 荷部と、
前記ローパスフィルタの出力電圧にオフセット電圧をカ卩えた電圧を出力するオフセ ット加算部と、
前記接続抵抗における前記電子デバイスに近 、デバイス側端部の電位力 前記ォ フセット加算部の出力電圧力 第 1の基準電位差を減じた第 1の基準電圧よりも小さ V、間に前記並列負荷部に前記電流増加信号を供給し、前記デバイス側端部の電位 が前記第 1の基準電圧よりも大きくなつた場合に前記並列負荷部に前記電流減少信 号を供給する差分検出部と、
前記電子デバイスに入力されるべき試験パターンを生成するパターン発生部と、 前記電源電流を受け取る前記電子デバイスに前記試験パターンを供給する信号 入力部と、
前記試験パターンに応じて前記電子デバイスが出力する信号に基づき、前記電子 デバイスの良否を判定する判定部と
を備え、
前記オフセット加算部は、前記ローパスフィルタの出力電圧の変化に応じて前記第
1の基準電位差が増カロした場合に前記オフセット電圧を増カロさせ、前記第 1の基準 電位差が減少した場合に前記オフセット電圧を減少させる
試験装置。
電子デバイスを試験する試験装置であって、
少なくとも一部に前記電源電流を含む出力電流を出力する電流出力部と、 前記電流出力部と前記電子デバイスとを電気的に接続することにより、前記電流出 力部から受け取る前記電源電流を、前記電子デバイスに供給する接続抵抗と、 前記電子デバイスが受け取る前記電源電流が変化する周波数よりも低いカットオフ 周波数を有し、前記カットオフ周波数よりも高い周波数成分を低減させて、前記電流 出力部の出力電圧を通過させるローパスフィルタと、
前記電流出力部の出力端に対して前記接続抵抗と並列に接続され、前記電源電 流の減少を指示する電流減少信号を受けた場合に前記電流出力部の前記出力電 流の一部である部分電流を消費し、前記電源電流の増加を指示する電流増加信号 を受けた場合に前記電流出力部力 前記部分電流を受け取るのを停止する並列負 荷部と、
前記接続抵抗における前記電子デバイスに近 、デバイス側端部の電位力 前記口 一パスフィルタの出力電圧力 予め定められた値を減じた第 1の基準電圧よりも小さ い場合に前記並列負荷部に前記電流増加信号を供給し、前記デバイス側端部の電 位が前記第 1の基準電圧よりも大きくなつた場合に前記並列負荷部に前記電流減少 信号を供給する差分検出部と、
前記差分検出部が前記電流増加信号の供給を開始してから前記電流減少信号の 供給を開始するまでの期間がより長い場合に、前記並列負荷部へ前記電流減少信 号の供給を開始するタイミングをより遅らせる遅延部と、
前記電子デバイスに入力されるべき試験パターンを生成するパターン発生部と、 前記電源電流を受け取る前記電子デバイスに前記試験パターンを供給する信号 入力部と、
前記試験パターンに応じて前記電子デバイスが出力する信号に基づき、前記電子 デバイスの良否を判定する判定部と
を備える試験装置。
PCT/JP2005/017413 2004-09-30 2005-09-21 電源装置及び試験装置 WO2006035654A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE112005002384T DE112005002384T5 (de) 2004-09-30 2005-09-21 Leistungszuführungsvorrichtung und Prüfvorrichtung
US11/693,693 US20070241729A1 (en) 2004-09-30 2007-03-29 Power supply apparatus and test apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-288930 2004-09-30
JP2004288930A JP2006105620A (ja) 2004-09-30 2004-09-30 電源装置及び試験装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/693,693 Continuation US20070241729A1 (en) 2004-09-30 2007-03-29 Power supply apparatus and test apparatus

Publications (1)

Publication Number Publication Date
WO2006035654A1 true WO2006035654A1 (ja) 2006-04-06

Family

ID=36118802

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/017413 WO2006035654A1 (ja) 2004-09-30 2005-09-21 電源装置及び試験装置

Country Status (7)

Country Link
US (1) US20070241729A1 (ja)
JP (1) JP2006105620A (ja)
KR (1) KR20070065900A (ja)
CN (1) CN101031806A (ja)
DE (1) DE112005002384T5 (ja)
TW (1) TW200622256A (ja)
WO (1) WO2006035654A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101044706B1 (ko) * 2006-06-01 2011-06-28 가부시키가이샤 어드밴티스트 전원 장치, 시험 장치, 및 안정화 장치
JP4355345B2 (ja) 2007-02-23 2009-10-28 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路における電圧変動を抑制する回路
US7969124B2 (en) 2007-06-01 2011-06-28 Advantest Corporation Power supply apparatus, test apparatus, and electronic device
JP2012122879A (ja) * 2010-12-09 2012-06-28 Advantest Corp 電源装置、その制御方法ならびにそれらを用いた試験装置
CN102175962B (zh) * 2011-01-30 2013-03-13 深圳创维数字技术股份有限公司 一种测试方法及测试设备
CN112953506B (zh) * 2021-03-03 2022-07-08 烽火通信科技股份有限公司 一种单端输入、差分输出转换电路
CN113013866B (zh) * 2021-03-10 2023-06-23 杰华特微电子股份有限公司 电源系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10293154A (ja) * 1997-04-18 1998-11-04 Ando Electric Co Ltd 半導体試験装置用バイアス電源回路
JP2002350503A (ja) * 2001-05-28 2002-12-04 Hitachi Electronics Eng Co Ltd 半導体試験方法及び半導体試験装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57212825A (en) * 1981-06-24 1982-12-27 Nec Corp Protective device
US4819117A (en) * 1987-08-25 1989-04-04 Trw Inc. Method and apparatus for detecting excessive current draw in an electrical load
DE4412900C2 (de) * 1994-04-14 2000-04-27 Eberspaecher J Gmbh & Co Verfahren und Vorrichtung zum Feststellen des Einsetzens einer Überflutung eines Ultraschallzerstäubers
JPH11262248A (ja) * 1998-03-09 1999-09-24 Toyota Autom Loom Works Ltd Ｄｃ／ｄｃコンバ−タ
JP2001298368A (ja) * 2000-04-14 2001-10-26 Sakai Yasue 圧縮方法及び装置、伸長方法及び装置、圧縮伸長システム、記録媒体
US6501234B2 (en) * 2001-01-09 2002-12-31 02 Micro International Limited Sequential burst mode activation circuit
US7044571B2 (en) * 2003-10-28 2006-05-16 Hewlett-Packard Development Company, L.P. Power supply adjustment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10293154A (ja) * 1997-04-18 1998-11-04 Ando Electric Co Ltd 半導体試験装置用バイアス電源回路
JP2002350503A (ja) * 2001-05-28 2002-12-04 Hitachi Electronics Eng Co Ltd 半導体試験方法及び半導体試験装置

Also Published As

Publication number Publication date
TW200622256A (en) 2006-07-01
US20070241729A1 (en) 2007-10-18
DE112005002384T5 (de) 2007-08-23
CN101031806A (zh) 2007-09-05
JP2006105620A (ja) 2006-04-20
KR20070065900A (ko) 2007-06-25

Similar Documents

Publication Publication Date Title
US7330024B2 (en) Power supply device, test apparatus, and power supply voltage stabilizing device
WO2006035654A1 (ja) 電源装置及び試験装置
US7362104B2 (en) Current measurement device and test device
US9158315B2 (en) Load transient of a cot mode power supply
US9960675B2 (en) Feed-forward control system with current estimator
US6774612B1 (en) Device and method for reducing DC/DC converter initial set-point error and margining error
US7804293B2 (en) Power supply and stabilizer
WO2002101480A1 (fr) Circuit d&#39;alimentation et dispositif de test
JP4412917B2 (ja) 電流測定装置及び試験装置
US20050270054A1 (en) Method and apparatus for iddq measuring
US9166468B2 (en) Voltage regulator circuit with soft-start function
US7847578B2 (en) Power supply circuit and test apparatus
CN106501737B (zh) 开关电源测试装置
JP3851871B2 (ja) ドライバ回路
CN117060720A (zh) 具有电源的装置及测试板
US6979994B2 (en) Power supply device for a component testing installation
JP5793903B2 (ja) 電子装置
JP2007078526A (ja) 電源制御集積回路装置の試験方法および試験回路
JP4912263B2 (ja) 負荷システム
JP3545260B2 (ja) 半導体集積回路試験装置
JP2014211360A (ja) 半導体試験装置
TWM302193U (en) Voltage ergulator capable of avoiding input voltage drop
TWI269952B (en) Switching regulator
JPH102942A (ja) 半導体装置
JP2000241509A (ja) 半導体集積回路測定装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200580032747.4

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 11693693

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120050023842

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 1020077009836

Country of ref document: KR

RET De translation (de og part 6b)

Ref document number: 112005002384

Country of ref document: DE

Date of ref document: 20070823

Kind code of ref document: P

WWP Wipo information: published in national office

Ref document number: 11693693

Country of ref document: US

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP