CN101031806A - 电源装置以及测试装置 - Google Patents
电源装置以及测试装置 Download PDFInfo
- Publication number
- CN101031806A CN101031806A CNA2005800327474A CN200580032747A CN101031806A CN 101031806 A CN101031806 A CN 101031806A CN A2005800327474 A CNA2005800327474 A CN A2005800327474A CN 200580032747 A CN200580032747 A CN 200580032747A CN 101031806 A CN101031806 A CN 101031806A
- Authority
- CN
- China
- Prior art keywords
- electric current
- current
- voltage
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
- G01R31/2841—Signal generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
- G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Control Of Voltage And Current In General (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Direct Current Feeding And Distribution (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Logic Circuits (AREA)
Abstract
本发明是有关于一种电源装置,其包括:连接电阻,其使电子装置的电源电流供给至电子装置;低通滤波器,其使电流输出部的输出电压通过;并列负载部,其在接收电流减少信号时消耗该输出电流的一部份中的部份电流,在接收电流增加信号时停止接收上述的部份电流;偏移加算部,其使偏移电压已相加至该低通滤波器的输出电压后的电压输出;以及差值检出部,在该连接电阻的装置侧端部的电位较由该偏移加算部的输出电压减掉基准电位差后所得的基准电压还小时,使该电流增加信号供给至该并列负载部,该装置侧端部的电位成为较基准电压还大时,使该电流减少信号供给至该并列负载部。该偏移加算部对应于该低通滤波器的输出电压的变化而在第1基准电位差变化时调整该偏移电压。
Description
技术领域
本发明涉及一种电源装置以及测试装置,特别是涉及一种使电源电流供给至电子装置中所用的能使电源电流稳定的电源装置及测试装置。
本申请案与下记的日本申请案相关联。就借由文献的参照而确认可编入的指定国而言,借由参照下记的申请案中所记载的内容而编入本申请案中,以作为本申请案记载的一部份。
1.特愿2004-288930 申请日 西元2004年09月30日
背景技术
CMOS半导体等的电子装置在内部电路动作时,电源电流变化较大。又,先前电子装置的动作特性测试时施加至负载的电压的变动不大的电压产生电路已为人所知(例如,请参照专利文献1)。
专利文献1:特开平7-333249号公报(第2-4页,第1-5图)
发明内容
发明所要解决的问题
借由近年的微小化技术的向上提升,电子装置的高速化,低电压化已有进展,电子装置的电源电压变动的容许幅度已变小。因此,就电子装置测试用的测试装置而言,需要更高精确度的电源装置。
于是,本发明的目的是提供一种可解决上述问题的电源装置和测试装置。此目的借由申请专利范围独立项中所记载的特征的组合来达成。又,各附属项规定了本发明更有利的具体例。
解决问题所用的手段
依据本发明的第1形式而提供一种电源装置,其使电源电流供给至电子装置中,此电源装置具备:电流输出部,其使至少一部份含有电源电流的输出电流被输出;连接电阻,借由电流输出部与电子装置在电性上相连接,此连接电阻使由电流输出部所接收的电源电流供给至电子装置;低通滤波器,其截止(cut-off)频率较由电子装置所接收的电源电流变化时的频率还低,此低通滤波器使较截止频率还高的频率成份减少而使电流输出部的输出电压通过;并列负载部,其对该电流输出部的输出端而言是与该连接电阻并列而连接着,在指示“电源电流减少”所用的电流减少信号已被接收时,则消耗该电流输出部的输出电流的一部份中的部份电流,在指示“电源电流增加”所用的电流增加信号已被接收时,则停止由该电流输出部接收上述的部份电流;偏移加算部,其使偏移电压已相加至该低通滤波器的输出电压后的电压输出;以及差值检出部,在该连接电阻所在的电子装置附近的装置侧端部的电位较由该偏移加算部的输出电压减掉第1基准电位差后所得的第1基准电压还小时,使该电流增加信号供给至该并列负载部,该装置侧端部的电位成为较第1基准电压还大时,使该电流减少信号供给至该并列负载部。该偏移加算部对应于该低通滤波器的输出电压的变化而在第1基准电位差增加时使该偏移电压增加,在第1基准电位差减少时使该偏移电压减少。
上述差值检出部在装置侧端部的电位较由该偏移加算部的输出电压减掉第2基准电位差后所得的第2基准电压还大时,使该电流减少信号供给至该并列负载部,该装置侧端部的电位成为较第2基准电压还小时,使该电流增加信号供给至该并列负载部。该偏移加算部亦可对应于该低通滤波器的输出电压的变化而在第2基准电位差增加时使该偏移电压增加,在第2基准电位差减少时使该偏移电压减少。
上述差值检出部具有:基准电压输出部,其对该偏移加算部的输出电压进行分压,以输出第1基准电压或输出一种较第1基准电压还小的第2基准电压中的任一个电压;第1比较器,其在装置侧端部的电位较该基准电压还大时使该电流减少信号输出至输出信号线,在装置侧端部的电位较该基准电压还小时使该电流增加信号输出至输出信号线;以及基准电压设定部,其依据第1比较器的输出而在装置侧端部的电位较第1基准电压还大时使第2基准电压输出至基准电压输出部,在装置侧端部的电位较第2基准电压还小时使第1基准电压输出至基准电压输出部。该并列负载部亦可依据由第1比较器的输出信号线所供给的电流增加信号和电流减少信号,在该装置侧端部的电位成为较第1基准电压还大之后至成为较第2基准电压还小为止的期间中,使由该电流输出部所接收的上述的部份电流流经一种与该连接电阻并列的路径而予以消耗,在该装置侧端部的电位成为较第2基准电压还小之后至成为较第1基准电压还大为止的期间中,使该部份电流停止流过上述并列的路径。
上述偏移加算部亦可具有:第1电阻,其连接至较该低通滤波器的输出电压还高的第3基准电压;第2电阻,其连接在第1电阻所在的第3基准电压未被连接的端部和该偏移加算部的输出之间;以及第2比较器,其输入该低通滤波器的输出电压和第1电阻及第2电阻的接点的电压,在该接点的电压较该低通滤波器的输出电压还大时,使该偏移加算部的输出电压下降,在该接点的电压较该低通滤波器的输出电压还小时,使该偏移加算部的输出电压上升。
该差值检出部更可具备一种延迟部,其在由电流增加信号的供给开始时直至电流减少信号的供给开始时为止的期间变成更长时,则使电流减少信号开始供给至并列负载部时的时序(timing)延迟更多。
依据本发明的第2形式而提供一种电源装置,其使电源电流供给至电子装置中,此电源装置具备:电流输出部,其使至少一部份含有电源电流的输出电流被输出;连接电阻,借由电流输出部与电子装置在电性上相连接,此连接电阻使由电流输出部所接收的电源电流供给至电子装置;低通滤波器,其截止(cut-off)频率较由电子装置所接收的电源电流变化时的频率还低,此低通滤波器使较截止频率还高的频率成份减少而使电流输出部的输出电压通过;并列负载部,其对该电流输出部的输出端而言是与该连接电阻并列而连接着,在指示“电源电流减少”所用的电流减少信号已被接收时,则消耗该电流输出部的输出电流的一部份中的部份电流,在指示“电源电流增加”所用的电流增加信号已被接收时,则停止由该电流输出部接收上述的部份电流;差值检出部,在该连接电阻所在的电子装置附近的装置侧端部的电位较由该低通滤波器的输出电压减掉一预定的值之后所得的第1基准电压还小时,使该电流增加信号供给至该并列负载部,该装置侧端部的电位成为较第1基准电压还大时,使该电流减少信号供给至并列负载部;以及延迟部,其在电流增加信号由该差值检出部开始供给时直至电流减少信号的供给开始时为止的期间变成更长时,则使电流减少信号开始供给至并列负载部时的时序(timing)延迟更多。
该延迟部亦可在电流增加信号由该差值检出部开始供给时直至电流减少信号的供给开始时为止的期间变成更长时,使由差值检出部开始供给该电流减少信号直至此电流减少信号供给至并列负载部为止时的延迟时间在与由差值检出部开始供给该电流增加信号直至此电流增加信号供给至并列负载部为止时的延迟时间相比较时更加延长。
该延迟部亦可具有:基极电流供给部,其在该差值检出部供给该电流减少信号时供给第1基极电流,在该差值检出部供给该电流增加信号时此基极电流供给部供给一种较第1基极电流还大的第2基极电流;电晶体,其将该电流供给部所供给的基极电流输入至基极中,在第2基极电流输入时此电晶体即饱和;以及电流控制信号输出部,在该电晶体中输入第2基极电流期间以及电晶体饱和期间此二期间所构成的电晶体导通期间中,使电流增加信号供给至并列负载部,在该电晶体中输入第1电流且该电晶体未达饱和时的关闭期间中,使电流减少信号供给至并列负载部。
上述基极电流供给部亦可包含:第1闸,其在该差值检出部供给该电流增加信号时输出一种高(H)位准的信号,在差值检出部供给该电流减少信号时输出一种低(L)位准的信号;第3电阻,其设置在第1闸的输出和该电晶体的基极之间;以及二极体,其与第3电阻并列而设置着,此二极体的阴极是与第1闸的输出相连接,且此二极体的阳极是与该电晶体的基极相连接。
依据本发明的第3形式而提供一种电子装置测试用的测试装置,其具备:电流输出部,其使至少一部份含有该该电子装置所应接收的电源电流的输出电流被输出;连接电阻,借由电流输出部与电子装置在电性上相连接,此连接电阻使由电流输出部所接收的电源电流供给至电子装置;低通滤波器,其截止(cut-off)频率较由电子装置所接收的电源电流变化时的频率还低,此低通滤波器使较截止频率还高的频率成份减少且使电流输出部的输出电压通过;并列负载部,其对该电流输出部的输出端而言是与该连接电阻并列而连接着,在指示“电源电流减少”所用的电流减少信号已被接收时,则消耗该电流输出部的输出电流的一部份中的部份电流,在指示”电源电流增加”所用的电流增加信号已被接收时,则停止由该电流输出部接收上述的部份电流;偏移加算部,其使偏移电压已相加至该低通滤波器的输出电压后的电压被输出;以及差值检出部,在该连接电阻所在的电子装置附近的装置侧端部的电位较由该偏移加算部的输出电压减掉第1基准电位差后所得的第1基准电压还小时,使该电流增加信号供给至该并列负载部,该装置侧端部的电位成为较第1基准电压还大时,使该电流减少信号供给至该并列负载部;图样产生部,其产生一种应输入至该电子装置中的测试图样;信号输入部,其使该测试图样供给至接收该电源电流所用的电子装置中;以及判定部,其对应于上述的测试图样以依据电子装置所输出的信号来判定电子装置的良否。该偏移加算部对应于该低通滤波器的输出电压的变化而在第1基准电位差增加时使该偏移电压增加,在第1基准电位差减少时使该偏移电压减少。
依据本发明的第4形式而提供一种电子装置测试用的测试装置,其具备:电流输出部,其使至少一部份含有电源电流的输出电流被输出;连接电阻,借由电流输出部与电子装置在电性上相连接,此连接电阻使由电流输出部所接收的电源电流供给至电子装置;低通滤波器,其截止(cut-off)频率较由电子装置所接收的电源电流变化时的频率还低,此低通滤波器使较截止频率还高的频率成份减少且使电流输出部的输出电压通过;并列负载部,其对该电流输出部的输出端而言是与该连接电阻并列而连接着,在指示“电源电流减少”所用的电流减少信号已被接收时,则消耗该电流输出部的输出电流的一部份中的部份电流,在指示”电源电流增加”所用的电流增加信号已被接收时,则停止由该电流输出部接收上述的部份电流;差值检出部,在该连接电阻所在的电子装置附近的装置侧端部的电位较由该低通滤波器的输出电压减掉预定的值后所得的第1基准电压还小时,使该电流增加信号供给至该并列负载部,该装置侧端部的电位成为较第1基准电压还大时,使该电流减少信号供给至该并列负载部;延迟部,其在电流增加信号由该差值检出部开始供给时直至电流减少信号的供给开始时为止的期间变成更长时,则使电流减少信号开始供给至并列负载部时的时序(timing)延迟更多;图样产生部,其产生一种应输入至该电子装置中的测试图样;信号输入部,其使该测试图样供给至接收该电源电流所用的电子装置中;以及判定部,其对应于上述的测试图样以依据电子装置所输出的信号来判定电子装置的良否。
又,上述发明的概要未列举本发明的必要特征的全部,这些特征群的下位组合(sub-combination)亦属本发明。
发明的效果
依据本发明可提供一种使安定的电源供给至电子装置所用的电源装置,使用此电源装置以高精确度地对此电子装置进行测试。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下。
附图说明
图1是本发明的实施形式的测试装置100的构成。
图2是本发明的实施形式的电源部106的构成。
图3是本发明的实施形式的电流消耗部306的构成。
图4是本发明的实施形式的电流消耗部306的动作的一例。
图5是本发明的实施形式的电流消耗部306的详细动作的一例。
图6是本发明的实施形式的偏移加算部450的构成。
图7是不具备一偏移加算部450的测试装置100的基准电位差的一例。
图8是本发明的实施形式的测试装置100的基准电位差的一例。
图9是本发明的实施形式的延迟部452的构成。
图10是本发明的实施形式的延迟部452的动作的一例。
图11是本发明的实施形式的测试装置100的动作和电流输出部302的输出电流的关是。
图12是本发明的实施形式的延迟部452的测试装置100的详细动作的一例。
50:电子装置 100:测试装置
102:图样产生器 104:信号输入部
106:电源部 108:判定部
110:控制部 150:使用者介面
206:连接线 212:电阻
214、216:电容器 302:电流输出部
304:并列负载部 306:电流消耗部
402:低通滤波器 406:基准电压输出部
408:基准电压设定部 410:负载驱动部
412:差值检出部 414:比较器
450:偏移加算部 452:延迟部
502、504:电阻 506、510:电阻
508:定电压源 510、514:电阻
512:低速开关 516:高速开关
518:电阻 550:定电压源
552、554:电阻 558:运算放大器
950、952:反相闸 951:基极电流供给部
954:电阻 956:电晶体
960:电阻 962:反及闸
964:二极体
具体实施方式
以下将依据本发明的实施形式来说明本发明,但以下的实施形式不是对申请专利范围所属发明的一种限制。又,实施形式中所说明的特征的组合的全部不限于发明的解决手段所必需者。
图1是本发明的实施形式的测试装置100的构成且同时亦显示一电子装置50。电子装置50例如是LSI等的测试对象装置(DUT)。本例的测试装置100以高精确度来进行电子装置50的测试作为目的。测试装置100具备:控制部110,电源部106,图样产生部102,信号输入部104以及判定部108。控制部110控制着电源部106,图样产生部102,信号输入部104以及判定部108。
电源部106是一种使电源电流供给至电子装置50中所用的电源装置。图样产生部102产生一种应输入至电子装置50中的测试图样以供给至信号输入部104。信号输入部104借由测试图样例如被延迟所定的时间以使预定的时序供给至由电源部106接收电源电流所用的电子装置50中。判定部108对应于测试图样以依据电子装置50所输出的信号来判定电子装置50的良否。
图2是本发明的实施形式的电源部106的构成且同时亦显示出电子装置50。电源部106具有电流输出部302,连接线206,多个电容器(214,216)以及电阻212。又,本例中电子装置50接收电容器216的端电压Vo以作为电源电压。
本例中,电流消耗部306,电容器214,216和电阻212设置在使用者介面150上。使用者介面150的一种例子是印刷电路基板,其上已形成电流输出部302和电子装置50在电性上相连接时所需的配线,例如,使用者介面可为载置此电子装置50用的操作(performance)埠。又,此测试装置100例如亦可对晶圆状态的电子装置50进行测试。此时,电子装置50例如经由探针卡而与使用者介面150相连接。
电流输出部302是一种使电力供给至电子装置50所用的装置电源。电流输出部302例如借由输出一种以控制部110的指示为基准的电压且经由连接线206和电阻212使输出电流的至少一部份的电源电流iR1施加至电子装置50中。本例中,电源电流iR1成为电子装置50应接收的电源电流Io的至少一部份。
由控制部110指示出有”动作”发生时,电流消耗部306使电流输出部302的输出电流的一部份中的部份电流IL流经一种与电子装置50并列的路径而消耗。此时,电流输出部302和电流消耗部306使输出电流中除了该部份电流IL以外的电流供给至电子装置50以作为电源电流iR1。
电流消耗部306依据电阻212所产生的电压来检出“电容器216的端电压Vo已下降”。然后,“端电压Vo下降”已检出时,电流消耗部306停止该部份电流IL的消耗。此时,电流输出部302和电流消耗部306以几近全部的输出电流作为电源电流iR1而供给至电子装置50中,使电源电流iR1增加以及端电压Vo上升。因此,依据本例,电容器216的端电压Vo可安定地保持着且能以高精确度来对电子装置50进行测试。
连接线206例如可为一种同轴电缆且与电流输出部302、使用者介面150在电性上相连接。电容器214是一种平滑电容器,其一端经由连接线206而与电流输出部302相连接,另一端则接地。又,电容器214未接地的一端是与电阻212在电性上相连接。因此,借由使电流输出部302所输出的电源电流iR1平滑化,则电容器214亦可在较电阻212更上流的电流方向中使电子装置50的电源电流Io平滑化。
电容器216是装置侧电容器的一例且具有一种较电容器214还小的静电容量。又,电容器216的一端是与电子装置50相连接且另一端与接地相连接。又,电容器216的一端经由电阻212而与电容器214在电性上相连接。因此,电容器216在较电阻212更下流的电流方向中使电源电流iR1平滑化。电容器216亦可使电阻212施加至电子装置50时所造成的电源电流Io平滑化。
电阻212是一种连接电阻的例子且设在电容器214和电容器216未接地的端部之间。因此,电阻212使电流输出部302和电子装置50在电性上相连接,使电源电流iR1供给至电子装置50。
又,电阻212对应于电源电流iR1而使两端所产生的电压施加至电流消耗部306。此时,电阻212用来检知电容器216的端电压Vo的下降(其不是所流过的电流的绝对值)。因此,电阻212亦可以是一种在使用者介面150上所形成的图样电阻。电阻212的电阻值例如亦可为5毫欧姆的程度,例如,其可为一种配线的铜的厚度是35微米,图样宽度是10毫米,图样长度是10厘米程度的图样电阻。
又,就作为电源电流Io平滑化用的电容器而言,若不使用电容器214和电容器216而例如只使用1个电容器时,则在电容量的容量较小的情况下伴随着电源电流Io的变化的电容器端电压的变动会变大,电子装置50的电源电压会不安定。又,电容量的容量较大的情况下,电容器的端电压发生变化下在回复时需要时间,适当地保持着电子装置50的电源电压是因难的。
然而,依据本例,在电子装置50的附近设置电源电流Io平滑化用的电容器216,且亦设置该电子装置50的功能测试等进行时的大的电源电流iR1平滑化用的电容器214,则例如在进行功能测试时,可使电源电流Io的变动所对应的电源电压的变动减低。
此处,电子装置50的电源电压例如成为2V时,若电源电压变动的容许范围成为5%,更考虑0.5的余裕度(tolerance)时,则电源电压的变动需在50毫伏(mv)以下。此时,功能测试中若功能速率(rate)是10n秒,尖峰电流是1A,尖峰电流所流过的期间是4n秒,电流输出部302和电流消耗部306使输出电流变化时所需要的应答时间是5微秒时,则电容器214的静电容量例如可为(0.4A×5u秒)/50mV=40uF。又,电容器216例如可具有电容器214的10分之1以下的静电容量。
图3是本发明的实施形式的电流消耗部306的构成。电流消耗部306具有低通滤波器402,偏移加算部450,差值检出部412,延迟部452,负载驱动部410以及并列负载部304。低通滤波器402,偏移加算部450,差值检出部412,延迟部452,负载驱动部410以及并列负载部304亦可设置在使用者介面150上(请参阅图2)。
低通滤波器402含有电阻和电容器。此电阻是与电阻212的连接线206附近的电源侧端部以及该电容器的一端相连接。又,此电容器的另一端接地。因此,低通滤波器402接收该电流输出部302(参阅图2)的输出电压且使高频成份减少以及经由偏移加算部450而供给至差值检出部412。
此处,低通滤波器402理想情况下所具有的截止频率较电子装置50所接收的电源电流Io变化时的频率还低。此时,低通滤波器402使较该截止频率还高的频率成份减少,使电流输出部302的输出电压通过。又,本例中,低通滤波器402接收电阻212的电源侧端部的电压Vi以作为电流输出部302的输出电压,电压Vi的高频成份已减低后的电压Vref借由偏移加算部450而施加至差值检出部412。
偏移加算部450借由使偏移电压施加至低通滤波器402之后的电压被输出,以调整低通滤波器402的输出电压Vref。此处,在进行一种使电子装置50的电源电压发生变化的测试时,或电源电压的试样不同的电子装置50作测试时,对应于电源电压的变化使电源电压和差值检出部412的比较电压的差值发生变化。因此,偏移加算部450借由电源电压的变化所对应的偏移电压相加至低通滤波器402的输出电压,以抑制电源电压和差值检出部412的比较电压的差值的变动。
差值检出部412对该偏移加算部450的输出电压(即,由偏移加算部450所调整后的低通滤波器402的输出电压Vref)与电阻212所在的电子装置50附近的装置侧端部的电位Vo进行比较。然后,依据比较结果,借由并列负载部304以控制“该电流输出部302的输出电流的至少一部份是否已消耗”。更具体而言,当端电压Vo较该低通滤波器402的输出电压Vref减去一预定的值之后的第1基准电压VH还小时,差值检出部412使电流增加信号供给至并列负载部304,当端电压Vo较第1基准电压VH还大时,则使电流减少信号供给至并列负载部304。此电流增加信号是一种对该并列负载部304指示”电源电流增加”所用的信号。
又,当端电压Vo当端电压Vo较该低通滤波器402的输出电压Vref减去一预定的值之后的第2基准电压VL还大时,差值检出部412使电流减少信号供给至并列负载部304,当端电压Vo较第2基准电压VL还小时,则使电流增加信号供给至并列负载部304。此电流减少信号是一种对该并列负载部304指示”电源电流减少”所用的信号。此处,设计磁滞(hysteresis)时,第2基准电压VL设定成一种与第1基准电压VH比较时还小的值。又,在构成上未使用该偏移加算部450时,低通滤波器402的输出连接至差值检出部412。
差值检出部412包含基准电压输出部406,比较器414以及基准电压设定部408。
基准电压输出部406具有多个电阻502,504,506,其以直列方式连接在偏移加算部450的输出和接地电位之间。基准电压输出部406输出该电阻502和电阻504之间的节点的电位以作为一种施加至比较器414中的基准电压。因此,基准电压输出部406依据多个电阻502,504,506的电阻值之比,以输出该低通滤波器402的输出电压被分压后的基准电压。
又,基准电压输出部406在电阻504和电阻506之间的节点接收基准电压设定部408的输出。因此,基准电压输出部406对应于基准电压设定部408以输出第1基准电压或第2基准电压中任一基准电压的输出。
比较器414以未反相方式来接收该基准电压输出部406所输出的基准电压,且以反相方式来接收电阻212所在的电子装置50附近的装置侧端部的电位。然后,比较器414对该基准电压和该装置侧端部的电位进行比较。经由偏移加算部450和基准电压输出部406以接收该低通滤波器402的输出电压,则差值检出部412亦可检出由该偏移加算部450所调整的低通滤波器402的输出电压和电阻212的装置侧端部的电位的电位差。然后,比较器414例如借由集极开路(collector open)的方式使上述的比较结果施加至基准电压设定部408。例如,比较器414在正输入端的电位较负输入端的电位还大时,则使输出成为开路,在正输入端的电位较负输入端的电位还小时,则使输出接地。
又,本例中,电阻212的装置侧端部是与电容器216的一端相连接。因此,装置侧端部的电位是与电容器216的端电压Vo相等。在未使用一种抑制磁滞的宽度变动所用的功能时,比较器414亦可采用一种对低通滤波器402的输出电压和端电压Vo进行比较用的构成。
基准电压设定部408具有定电压源508和多个电阻510,518。定电压源508输出一预定的电压VCC1。电阻510是与定电压源508的正极和比较器414的输出端相连接。电阻518是与比较器414的输出端和基准电压输出部406中的电阻506的上端相连接。
在端电压Vo较基准电压还小时,比较器414使输出成为开路。此时,基准电压设定部408经由多个电阻510,518而使定电压源508的输出电压VCC1施加至电阻506的上端。因此,基准电压输出部406使依据该偏移加算部450的输出,多个电阻502,504,506,510,518的电阻值之比以及定电压源508的输出电压VCC1所定的第1基准电压VH输出至比较器414的正输入端。在此种情况下,由电阻502所造成的电压降若成为第1基准电位差V(R11)H,则第1基准电压VH成为一种由偏移加算部450的输出电压减去第1基准电位差V(R11)H之后所得到的电压。
又,在端电压Vo较基准电压还大时,比较器414使输出接地。此时,基准电压设定部408使电阻506的上端经由电阻518而接地。因此,基准电压输出部406由于电阻506的上端的电位下降而依据该偏移加算部450的输出以及多个电阻502,504,506,518的电阻值之比所定的较第1基准电压VH还小的第2基准电压VL输出至比较器414的正输入端。在此种情况下,由电阻502所造成的电压降若成为第2基准电位差V(R11)L,则第2基准电压VL成为一种由偏移加算部450的输出电压减去第2基准电位差V(R11)L之后所得到的电压。
因此,基准电压设定部408依据比较器414的输出而在电容器216的端电压Vo较第1基准电压VH还大时使第2基准电压VL输出至基准电压输出部406。又,端电压Vo较第2基准电压VL还小时,基准电压设定部408使第1基准电压VH输出至基准电压输出部406。因此,基准电压输出部406依据基准电压设定部408的输出而输出一种具有磁滞的可变化的基准电压。
又,基准电压设定部408使电阻510和电阻518之间的节点电位Va经由延迟部452而施加至负载驱动部410。因此,电容器216的端电压Vo较基准电压输出部406所输出的基准电压还小时,基准电压设定部408对应于比较器414的输出使高位准的信号施加至负载驱动部410。结果,比较器414在端电压Vo较基准电压还小时可使高位准的电流增加信号输出至输出信号线。
另一方面,端电压Vo较基准电压还大时,基准电压设定部408使低位准的信号施加至负载驱动部410。结果,比较器414在端电压Vo较基准电压还大时可使低位准的电流减少信号输出至输出信号线。
延迟部452经由负载驱动部410使供给至并列负载部304的信号的至少一部份受到延迟,这样可防止端电压Vo的过冲(overshoot)。未使用此延迟部452时,差值检出部412的输出可直接连接至负载驱动部410。
负载驱动部410例如可以是一种反相电路,其使经由基准电压设定部408所接收的比较器414的输出反相以施加至并列负载部304。因此,负载驱动部410使电容器216的端电压Vo和基准电压的比较结果所对应的信号施加至并列负载部304。本例中,端电压Vo较基准电压还大时,负载驱动部410使比较器414的电流减少信号反转以输出高位准的电流减少信号。又,端电压Vo较基准电压还小时,负载驱动部410使比较器414的电流增加信号反转以输出低位准的电流增加信号。因此,差值检出部412检出该偏移加算部450所调整的低通滤波器402的输出电压和电容器216的端电压Vo的电位差且将已检出的结果通知该并列负载部304以作为电流增加信号或电流减少信号。
并列负载部304对电流输出部302的输出端而言是与电阻212并列连接着,接收该电流减少信号时此并列负载部304消耗该电流输出部302的输出电流的一部份中的部份电流,接收该电流增加信号时此并列负载部304停止由该电流输出部302接收部份电流。并列负载部304包括低速开关512,电阻514以及高速开关516。
低速开关512是一种开闭速率较电流输出部302的应答速率还低的开关。此开关512的一端借由与连接线206相连接而与电阻212并列地连接着。低速开关512例如对应于控制部110的指示而进行开闭。因此,控制部110可交替地使电子装置50的电源电压的安定化动作起动或停止。
此处,所谓电流输出部302的应答速率例如是指电流输出部302使输出电流相对于电子装置50所接收的电源电流Io而变化的速率。低速开关512例如亦可为MOSFET等的半导体开关。此时,低速开关512例如亦可经由电阻来接收该控制部110的输出SW。
电阻514在低速开关512的下端直接与低速开关512相连接。然后,由电流输出部302经由高速开关所接收的电流在电阻514中消耗。
高速开关516在电阻514的下端直接与电阻514相连接。此高速开关516是一种在闸极端接收该负载驱动部410的输出所用的N型MOSFET。然后,高速开关516对应于该差值检出部412的输出而开/闭。此处,高速开关516以一种较电流输出部302的应答速率还高的速率来进行开/闭。在电容器216的端电压Vo较基准电压还大时,高速开关516接收该电流减少信号而成为导通。又,在电容器216的端电压Vo较基准电压还小时,高速开关516接收该电流增加信号而成为关闭。高速开关516亦可与电阻212并列且与低速开关512直列地连接着。
此处,低速开关512和高速开关516导通时,电阻514中流过该电流输出部302的输出电流的一部份中的部份电流IL。并列负载部304消耗此部份电流IL。结果,端电压Vo上升时,电流消耗部306使流过电阻212中的电流减少,端电压Vo因此下降。又,高速开关516成为关闭时,并列负载部304停止该部份电流IL的消耗。结果,端电压Vo下降时,电流消耗部306使流过电阻212中的电流增大,端电压Vo因此上升。因此,测试装置100可安定地保持着电子装置50的电源电压。
又,例如,未使用电流消耗部306时,若使电流输出部302的输出电流供给至电子装置50,则电容器216的端电压Vo对应于电子装置50的电源电流Io的变化而会有变成较大的情况发生。例如,电源电流Io若暂时增大时,则端电压Vo会有由于下越(undershoot)而暂时地变大下降的情况发生。又,电源电流Io若暂时减少时,则端电压Vo会有由于过冲(overshoot)而暂时地增大的情况发生。此时,电子装置50的电源电压成为不安定,“进行适当的测试”变成较困难。又,由于近年的微型化技术的发展例如会使MOSFET的闸极耐压下降,此时可能会由于电源电压的过冲而破坏电子装置50。
然而,依据本例,借由使用电流消耗部306,可对应于电子装置50的电源电流Io的变化以使由电流输出部302而来的流经电容器216的电流适当地改变。因此,可安定地保持着电子装置50的电源电压。
又,测试装置中由于需要多条连接线206,则例如会有由于组装上的限制而使连接线206的配线宽度不易变大的情况发生。又,电流输出部302配置在电子装置50的附近时亦会有困难的情况发生。此时,即使例如借由使电容器216的端电压Vo回复而对电流输出部302的输出电压进行补正,电流输出部302的应答速率例如仍会依据连接线206的电感而受到限制。然而,依据本例,借由高速开关516切换成导通或关闭,则能以适当且高速的方式使电容器216所接收的电流发生变化。
又,例如,在测试项目上或每个电子装置50的种类中此电子装置50的电源电压会有不同的情况发生。此时,施加至比较器414中的基准电压需要因为追踪电子装置50的电源电压而发生变化。此处,该基准电压例如若输出至电流输出部302以外的装置电源中,则例如会由于测试装置间或使用者介面间所发生的误差而不能得到良好的精确度。又,此种误差补正用的补正电路若以别种方式来设计,则电路规模会增大。
然而,依据本例,基准电压输出部406依据电流输出部302的输出电压来产生上述的基准电压。因此,依据本例,即使在电子装置50的电源电压变化时,仍可适当地产生基准电压。
又,本例中的差值检出部412经由偏移加算部450和低通滤波器402而接收电流输出部302的输出电压。此时,电阻212的电源侧端部的电位Vi例如即使对应于电源电流Io的变化而暂时地改变,仍可稳定地产生基准电压。此处,低通滤波器402例如具有2仟赫(kHz)程度的截止频率时,在电源侧端部的电位Vi有100毫伏程度的变动的情况下,为了使输出的变动成为1毫伏的程度,则该低通滤波器402例如亦可具有-40db程度的特性。
此时,像本例的RC段构成的低通滤波器402中,成为-3db的频率会变成20赫。RC的时间常数τ成为8毫秒的大小。此时,例如,若施加至电子装置50中的电源电压变更时,则使基准电压可在0.1%程度的精度中安定时为止的设定(settling)时间例如由于会成为6.9×τ=55毫秒,则对测试时间的影响不大。
又,电子装置50的电源电流Io是1A。电容器216的静电容量是30微法拉(uF)。电容器216的端电压Vo例如在大约100奈秒时下降3毫伏的程度。此时,可使用便宜而广泛使用的比较器作为比较器414。
又,在另一例子中,并列负载部304例如亦可包含能以开关等来选择的多个电阻514。此时,控制部110对应于电子装置50的种类等以选取一个电阻514,低速开关512和高速开关516可与已选取的电阻514相连接。又,并列负载部304例如亦可使用定电流电路以取代电阻514。
图4是本发明的实施形式的电流消耗部306的动作的一例的时序图。本例中,电流输出部302中须设定一种应供给至电子装置50的电源电压。然后,此电流输出部302在时刻T1时开始动作,使电源电压开始输出。电流消耗部306对应于电源电压而开始动作。然后,低通滤波器402的输出电压Vp安定之后,控制部110在时刻T2时使信号SW切换以使低速开关512导通。接收该输出电压Vp之后,此并列负载部304开始消耗上述的部份电流IL。控制部110亦可在该低通滤波器402的输出电压Vref和电流输出部的302的输出电压大约相等之后,使低速开关512导通。
又,低速开关512例如亦可经由电阻以接收该信号SW以如图中的点线所示慢慢地成为导通。并列负载部304亦可由时刻T2至T3此段时间中慢慢地使部份电流IL增大。
然后,等待至时刻T4为止使低速开关512安定化之后,开始对电子开关50进行测试。此测试中该电容器216的端电压Vo对应于电子装置50的动作而变化。伴随着的是此差值检出部412使“应使端电压Vo安定化”所用的电流增加信号和电流减少信号被输出。依据这些信号,高速开关516对应于端电压Vo的变化而成为导通或关闭。并列负载部304消耗此种与端电压Vo相对应的部份电流IL。因此,电流消耗部306使电子装置50的电源电压安定。
然后,时刻T5电子装置50测试终了之后,由时刻T6开始至时刻T7为止,低速开关512成为关闭。然后,等待此低速开关512的安定化时间直至时刻T8为止,电流输出部302使输出电压下降至0。然后,对应于此输出电压在该低通滤波器402的输出电压Vref下降之后,在时刻T9时电流消耗部306动作终了。又,此测试装置100一旦使电流消耗部306的动作终了之后,亦可等待该低通滤波器402的安定化时间以开始下次的测试。依据本例,可使电子装置50的电源电压Vo安定地保持着。
图5是本发明的实施形式由时刻T4至时刻T5时电流消耗部306的详细动作的一例的时序图。此期间中,电容器216的端电压Vo对应于电子装置50的动作而重复地增加/减少。
此处,基准电压输出部406对应于比较器414的输出Va以输出第1基准电压VH或第2基准电压VL。例如,就像由时刻T4至时刻T41为止的期间一样,在端电压Vo较第2基准电压VL还大时,比较器414使低位准的电流减少信号供给至并列负载部304。并列负载部304接收此电流减少信号且由于消耗了该部份电流IL而使端电压Vo徐徐地下降。
然后,如时刻T41所示,在端电压Vo成为较第2基准电压VL还小时,比较器414使输出Va反转成高位准以供给一种电流增加信号。然后,在较此时刻T41稍微延迟的时刻T42期间,并列负载部304对应于负载驱动部410的输出以停止该部份电流IL的消耗。
此时,例如,在端电压Vo成为较第2基准电压VL还小之后,以及在成为较第1基准电压VH还大为止的期间中,并列负载部304亦可使电流停止流过一种与电阻212并列的路径。在差值检出部412所检出的电位差成为较预定的值还大时,并列负载部304亦可停止接收由电流输出部302而来的部份电流IL。
其次,如时刻T42至时刻T43为止的期间所示,端电压Vo在较第1基准电压VH还小的期间中,比较器414使高位准的电流增加信号供给至并列负载部304。此时,由电流输出部302流至电容器216中的电流会增大,电容器216的端电压Vo会上升。
然后,如时刻T43所示,端电压Vo成为较第1基准电压VH还大时,比较器414使输出Va反转成低位准以供给一种电流减少信号。然后,在较此时刻T43稍微延迟的时刻T44期间,并列负载部304接收一种由延迟部452所延迟的电流减少信号以开始消耗该部份电流IL。此时,由电流输出部302流至电容器216中的电流会减少,电容器216的端电压Vo会下降。
此时,并列负载部304依据该比较器414的输出而在电容器216的端电压Vo较第1基准电压VH还大之后直至较第2基准电压VL还小为止的期间中,亦可使部份电流IL流经一种与电阻212并列的路径以消耗此部份电流IL。并列负载部304亦可在差值检出部412所检出的电位差较预定的值还小时消耗此部份电流IL。
因此,电流消耗部306使电容器216的端电压Vo在适当的范围内获得稳定。依据本例,电子装置50的电源电压于是可安定地保持着。
又,时刻T5中测试终了之后,即使像时刻T51那样电容器216的端电压Vo上升时,并列负载部304仍开始消耗该部份电流IL。因此,可防止端电压Vo过度上升。
图6是本发明的实施形式的偏移加算部450的构成。偏移加算部450包含定电压源550,电阻552,电阻554和运算放大器558。定电压源550可供给一种较低通滤波器402的输出电压Vref还高的第3基准电压VCC2。电阻552连接至第3基准电压VCC2。电阻554连接在电阻552中未与第3基准电压VCC2相连接的端部和偏移加算部450的输出端所在的运算放大器558的输出端之间。
运算放大器558是本发明的第2比较器的一例,低通滤波器402的输出电压Vref输入至正输入端,电阻552和电阻554的接点的电压输入至负输入端。当此接点的电压较低通滤波器402的输出电压Vref还大时,运算放大器558使偏移加算部450的输出电压下降。又,当此接点的电压较低通滤波器402的输出电压Vref还小时,运算放大器558使偏移加算部450的输出电压上升。
当输入至运算放大器558的负输入端的位于电阻552和电阻554的接点的电压是与输入至运算放大器558的正输入端的低通滤波器402的输出电压Vref一致时,则偏移加算部450的输出电压VR获得稳定。此处,由于第3基准电压VCC2较低通滤波器402的输出电压Vref还高,则低通滤波器402的输出电压Vref确实会变高而使电阻552所造成的电压降减少。结果,电阻554的电压降由于是由电阻552和电阻554的电阻值之比来决定,则低通滤波器402的输出电压Vref确实会变高而使电阻554所造成的电压降减少。因此,低通滤波器402的输出电压Vref更高时,偏移加算部450输出一种由此输出电压Vref减去更小的电压降(即,加上更接近0的负的偏移电压)之后的电压VR。反之,低通滤波器402的输出电压Vref更低时,偏移加算部450输出一种由此输出电压Vref减去更大的电压降(即,加上离0更远的负的偏移电压)之后的电压VR。借由使用该运算放大器558,则即使在偏移加算部450和基准电压输出部406之间未另外设置电压随耦器时亦可使输出电压Vref稳定。
图7是不具备一偏移加算部450的测试装置100的基准电位差借由计算来求得的一例。不具备一偏移加算部450的测试装置100中,低通滤波器402的输出电压Vref直接输入至基准电压输出部406。以下,将参照图3的差值检出部412的电路,在比较器414的输出分别是高位准及低位准时,将该低通滤波器402的输出电压Vref和输入至比较器414中的基准电压的差电压(即,电阻502所造成的电压降)予以显示。又,本实施形式中,由基准电压输出部406的输入电压减去比较器414的基准电压后的差电压值称为基准电压。
(1)比较器414的输出是高位准(电流增加信号)时
定电压源508的输出电压VCC1成为0V时,由电阻502至所看到的接地点为止的等效阻抗ZH如下式(1)所示。
(数1)
ZH=R12+(R13×(R14+R15)/(R13+R14+R15) (1)
此处,R12是电阻504的电阻值,R13是电阻506的电阻值,R14是电阻518的电阻值,R15是电阻510的电阻值。
起因于定电压源508而使电阻506的两端所产生的电位差除外时,电阻502和偏移加算部450之间的等效电压VRH如下式(2)所示。
(数2)
VRH=Vref-(VCC1×R13/(R13+R14+R15)) (2)
比较器414的输出由高位准向低位准变化时的电阻502的差电压(Vref-Vin)等于电阻502所造成的电压降V(R11)H(即,第1基准电位差),如以下(3)式所示。
(数3)
V(R11)H=VRH×R11/(ZH+R11)
=(Vref-(VCC1×R13/(R13+R14+R15)))×R11/(ZH+R11)
=Vref×[R11/(ZH+R11)]
-VCC1×[(R13/(R13+R14+R15))×R11/(ZH+R11) (3)
此处,由于第1基准电位差V(R11)H成为正,则第1项较第2项还大。又,第2项即使低通滤波器402的输出电压Vref变化时仍可保持一定的值。因此,若低通滤波器402的输出电压Vref发生变化,第1项变化的结果会使第1基准电位差V(R11)H发生变动。
(2)比较器414的输出是低位准(电流减少信号)时
比较器414的输出成为低位准(电压VOL)时,由电阻502至所看到的接地点为止的等效阻抗ZH如下式(4)所示。
(数4)
ZL=R12+(R13×R14)/(R13+R14) (4)
起因于比较器414的输出电压VOL而使电阻506的两端所产生的电位差除外时,电阻502和偏移加算部450之间的等效电压VRL如下式(5)所示。
(数5)
VRL=Vref-(VOL×R13/(R13+R14)) (5)
比较器414的输出由低位准向高位准变化时的电阻502的差电压(Vref-Vin)等于电阻502所造成的电压降V(R11)L(即,第2基准电位差),如以下(6)式所示。
(数6)
V(R11)L=VRL×R11/(ZL+R11)
=(Vref-(VOL×R13/(R13+R14)))×R11/(ZL+R11)
=Vref×[R11/(ZH+R11)]
-VOL×[(R13/(R13+R14))×R11/(ZL+R11)] (6)
此处,由于第1基准电位差V(R11)L成为正,则第1项较第2项还大。又,第2项即使低通滤波器402的输出电压Vref变化时仍可保持一定的值。因此,若低通滤波器402的输出电压Vref发生变化,则第1项变化的结果会使第1基准电位差V(R11)L发生变动。
如图7所示,未具备偏移加算部450的测试装置100中,第1基准电位差V(R11)H和第2基准电位差V(R11)L的差Vth不管低通滤波器402的输出电压Vref多少都几乎保持一定,但各别的值则对应于低通滤波器402的输出电压Vref而变大。因此,在使电源电压Vo变化的测试等的过程中,电源电压的安定性是对应于供给至电子装置50中的电源电压的变化而变化,正确的测试较困难。
图8是本发明的实施形式的测试装置100的基准电位差借由计算而求得的一例。以下,将参照图3的差值检出部412及图6的偏移加算部450的电路,在比较器414的输出分别是高位准及低位准时,将该低通滤波器402的输出电压Vref和输入至比较器414中的基准电压的差电压予以显示。
(1)比较器414的输出是高位准(电流增加信号)时
偏移加算部450的输出电压VR在安定状态中,电阻552和电阻554的接点的电压由于成为Vref,则得到下式(7)。
(数7)
VR=Vref-(VCC2-Vref)×(R21/R26) (7)
具备此偏移加算部450的测试装置100中,偏移加算部450的输出电压VR输入至基准电压输出部406以取代该低通滤波器402的输出电压Vref。此时的电阻502和偏移加算部450之间的等效电压VRH是将式(2)的Vref置换成VR后所得者。因此,比较器414的输出由高位准向低位准变化时,低通滤波器402的输出电压Vref和输入至比较器414中的基准电压之间的电压差Vref(H)如下式(8)所示。
(数8)
Vref(H)=Vref-VR+V(R11)H
=(Vref×((R11/(ZH+R11)-(R21/R26)×(ZH/(ZH+R11)))
+VCC2×(R21/R26)×(ZH/ZH+R11))
-VCC1×(R13/(R13+R14+R15))×(R11/(ZH+R11)) (8)
式(8)的第1式可变为以下的式(9)。
(数9)
Vref(H)=V(R11)H-(VR-Vref) (9)
此处,偏移加算部450将负的偏移电压(VR-Vref)加至低通滤波器402的输出电压Vref而输出成偏移加算部450的输出电压VR。因此,差电压Vref(H)成为一种由第1基准电位差V(R11)H减去此偏移加算部450的偏移电压后所得的值。于是,偏移加算部450对应于低通滤波器402的输出电压的变化而使第1基准电位差增加时偏移电压亦增加,第1基准电位差减少时偏移电压亦减少,这样可抑制差电压Vref(H)的变动。偏移加算部450较佳是对该偏移电压进行调整,使第1基准电位差的变动量和偏移电压的变动量大约相同。
其次,显示一种使差电压Vref(H)的变动成为0时所需的条件。在式(8)中,第2项和第3项即使低通滤波器402的输出电压Vref发生变化时仍可保持一定的值。因此,不管低通滤波器402的输出电压Vref的变化,为了使Vref(H)保持一定,若使第1项成为0亦可。为了实现此目的,亦可确定此偏移加算部450内的电阻552和电阻554的电阻值,以达成R21/R26=R11/ZH的关系。又,亦可设定各电阻值,使(第2项-第3项)成为正的值。
(2)比较器414的输出是低位准(电流减少信号)时
具备此偏移加算部450的测试装置100中,如上所述,偏移加算部450的输出电压VR输入至基准电压输出部406以取代该低通滤波器402的输出电压Vref。此时的电阻502和偏移加算部450之间的等效电压VRL是将式(5)的Vref置换成VR后所得者。因此,比较器414的输出由低位准向高位准变化时,低通滤波器402的输出电压Vref和输入至比较器414中的基准电压之间的电压差Vref(L)如下式(10)所示。
(数10)
Vref(L)=Vref-VR+V(R11)L
=(Vref×((R11/(ZL+R11)-(R21/R26)×(ZL/(ZL+R11)))
+VCC2×(R21/R26)×(ZL/ZL+R11))
-VOL×(R13/(R13+R14))×(R11/(ZL+R11)) (10)
和上述(1)的情况一样,式(10)的第1式可变为以下的式(11)。
(数11)
Vref(L)=V(R11)L-(VR-Vref) (11)
由式(11)可知,差电压Vref(H)成为一种由第2基准电位差V(R11)L减去此偏移加算部450的偏移电压后所得的值。于是,偏移加算部450对应于低通滤波器402的输出电压的变化而使第2基准电位差增加时偏移电压亦增加,第2基准电位差减少时偏移电压亦减少,这样可抑制差电压Vref(L)的变动。偏移加算部450较佳是对该偏移电压进行调整,使第2基准电位差的变动量和偏移电压的变动量大约相同。
其次,显示一种使差电压Vref(L)的变动成为0时所需的条件。在式(11)中,第2项和第3项即使低通滤波器402的输出电压Vref发生变化时仍可保持一定的值。因此,不管低通滤波器402的输出电压Vref的变化,为了使Vref(L)保持一定,若使第1项成为0亦可。为了实现此目的,亦可确定此偏移加算部450内的电阻552和电阻554的电阻值,以达成R21/R26=R11/ZL的关系。又,亦可设定各电阻值,使(第2项-第3项)成为正的值。
如上所述,ZH含有R15以作为参数,ZL未含有作为参数用的R15。因此,R15不限于0,低通滤波器402的输出电压Vref所对应的Vref(H)和Vref(L)的变动不能同时成为0。因此,亦可对偏移加算部450内的电阻552和电阻554的电阻值进行设定,使输出电压Vref所对应的Vref(H)和Vref(L)的变动幅度最小化。又,电阻502的电阻值R15亦可设定成和电阻518的电阻值R14比较时是较小值。又,可使用电压输出型的比较器作为比较器414,由于电阻510和定电压源508已成为不需要,则伴随着低通滤波器402的输出电压Vref的变化的Vref(H)和Vref(L)的变动幅度可同时成为0。
图8的条件B-1至B-3是在R21/R26=R11/ZL的情况下伴随着该低通滤波器402的输出电压Vref的变化的Vref(H)的变动幅度成为0时输出电压Vref和Vref(H)及Vref(L)的关系。如图8所示,测试装置100在使用该偏移加算部450时,对应于低通滤波器402的输出电压Vref的变化即使第1基准电压V(R11)H和第2基准电压V(R11)L发生变化时,亦可抑制低通滤波器402的输出电压Vref和第1基准电压VRH及第2基准电压VRL的差电压的变动。
又,图8的条件C-1至C-3是使用电压输出型的比较器作为比较器414时输出电压Vref和Vref(H)及Vref(L)的关系。如图8所示,测试装置100使用电压输出型的比较器作为比较器414且借由去除该电阻510的影响,在对应于低通滤波器402的输出电压Vref的变化下即使第1基准电压V(R11)H和第2基准电压V(R11)L发生变化时,实际上亦可使低通滤波器402的输出电压Vref和第1基准电压VRH及第2基准电压VRL的差电压的变动同时成为0。
如上所示,依据本实施形式的测试装置100,即使低通滤波器402的输出电压Vref发生变化,此输出电压Vref与第1基准电压VH的差电压Vref(H),以及此输出电压Vref与第2基准电压VL的差电压Vref(L)的变动可被抑制成大约是0。因此,即使在电子装置50的电源电压发生变化时,此测试装置100仍可供给稳定的电源电压。
图9是本发明的实施形式的延迟部452的构成。延迟部452对应于差值检出部412开始供给该电流增加信号直至开始供给该电流减小信号为止的期间,使开始供给该电流减小信号至并列负载部304所用的时序(timing)发生变化。更具体而言,延迟部452在上述期间更长的情况下使该时序延迟更多。
延迟部452包括反相闸950,基极电流供给部951,电晶体956,电阻960,反及闸962。反相闸950使由差值检出部412的输出信号线所供给的电流增加信号和电流减少信号的逻辑值反相。结果,反相闸950输出低位准的电流增加信号和高位准的电流减少信号。
在该差值检出部412供给该电流减少信号时,基极电流供给部951供给第1基极电流至电晶体956,在该差值检出部412供给该电流增加信号时,基极电流供给部951供给一种较第1基极电流还大的第2基极电流至电晶体956。基极电流供给部951包含反相闸952,电阻954和二极体964。
反相闸952是本发明的第1闸的一例,在差值检出部412供给该电流增加信号时,反相闸952输出高位准的信号,在差值检出部412供给该电流减少信号时,反相闸952输出低位准的信号。因此,反相闸952可防止电晶体956的基极侧的电流逆流至反相闸950的输出信号线。本实施形式中的反相闸952使反相闸950所输出的电流增加信号和电流减少信号的逻辑值反相。
电阻954设在反相闸952的输出和电晶体956的基极之间,使以反相闸952的输出电压和电晶体956的基极电压为基准的基极电流供给至电晶体956的基极。反相闸952输出一种低位准的电流减少信号时,电阻954供给负值的第1基极电流而使基极电压下降。反相闸952输出一种高位准的电流增加信号时,电阻954供给一种较第1基极电流还大的第2基极电流至电晶体956而使基极电压上升。
二极体964是与电阻954并列而设置着,第一闸952的输出和阴极连接着,电晶体956的基极和阳极连接着。在反相闸952的输出由高位准向低位准变化时,二极体964借由电晶体956的寄生电容使电晶体956成为关闭为止时所需要的延迟时间减少。二极体964较佳是一种前向偏压小且以高速动作的萧特基(schottky)二极体。
电晶体956的基极连接至二极体964的输出,集极连接至电阻960和反及闸962之间的接点,射极则接地。由基极电流供给部951所供给的基极电流输入至电晶体956的基极,第2基极电流输入时电晶体956即饱和。即,第2基极电流输入时,电阻954和电阻960的电阻值已确定,使集极电流(IC)/基极电流(IB)在较电晶体956的电流放大率hfe小很多的饱和区域中动作。因此,电晶体956随着第2基极电流输入而在饱和区域中动作时的导通时间的变长,使基极电流由切换成第1基极电流开始直至成为关闭为止时的延迟时间亦会变长。
电阻960的一端连接至定电压源VCC3且另一端连接至电晶体956的集极和反及闸962的1输入端。在电晶体956导通状态下,电阻960使依据电压源VCC3和电阻960所决定的集极电流Ic流至电晶体956。此时,电晶体956的集极侧的电位成为低位准。又,电晶体956在关闭状态时,电阻960使电晶体956的集极侧的电位成为高位准。
反及闸962是本发明中电流控制信号输出部的一例,其对反及闸950的输出和电晶体956的集极的电位进行否定逻辑和的运算以输出至负载驱动部410。因此,在一种由电晶体956中输入第2基极电流时的期间和电晶体956饱和时的期间所构成的电晶体956导通期间中,反及闸962使高位准的电流增加信号供给至并列负载部304。又,电晶体956中输入第1电流且电晶体956未饱和时的关闭期间中,低位准的电流减少信号供给至并列负载部304。
图10是本发明的实施形式的延迟部452的动作的一例的时序图。反相闸950使差值检出部412的输出反相后的信号输出至A点。反相闸952使反相闸950的输出再反相后的信号输出至B点。
由时刻T1至T2期间,若由差值检出部412接收高位准的电流增加信号,则B点的电位成为高位准,第2基极电流供给至电晶体956。因此,电晶体956成为导通且饱和。结果,C点成为低位准,反及闸962输出高位准的电流增加信号。
在时刻T2时,差值检出部412的输出若由高位准的电流增加信号变成低位准的电流减少信号,则电晶体956在电晶体956中输入第2基极电流期间ton所对应的延迟时间tdoff之后成为关闭状态。此处,电晶体956即使在接收电流减少信号之后在延迟期间tdoff期间仍成为饱和状态。因此,直至时刻T3为止的电晶体956饱和期间中,C点仍维持原来的低位准。反及闸962继续输出高位准的电流增加信号。然后,时刻T3以后电晶体956中输入第1电流且电晶体956未饱和期间中A点和C点成为高位准,反及闸962输出低位准的电流减少信号。
在时刻T4时,差值检出部412的输出若变化成高位准的电流增加信号,则反相闸950的输出被反相,A点成为低位准。因此,反及闸962由时刻T4开始而在反相闸950和反及闸962的逻辑延迟等所决定的短的延迟之后输出高位准的电流增加信号。
依据以上所示的延迟部452,在差值检出部412由开始供给电流增加信号至开始供给电流减少信号为止的期间更长时,则由差值检出部412开始供给电流减少信号直至电流减少信号供给至并列负载部304为止时的延迟时间在与由差值检出部412开始供给电流增加信号直至电流增加信号供给至并列负载部304为止时的延迟时间相比较时变成更长。因此,延迟部452使输出由高位准的电流增加信号切换成低位准的电流减少信号时的时序(timing)得以延迟,对差值检出部412而来的输出以输出该电流增加信号时的期间因此可变长。
图11是本发明的实施形式的测试装置100的动作和电流输出部302的输出电流的关系。电子装置50若流过电源电流Io,则该测试装置100控制该电容器216的端电压Vo使其介于第1基准电压VH和第2基准电压VL之间。此测试装置100以动作的稳定作为目的,且将第1基准电压VH和第2基准电压VL设定成较电子装置50的电源电压还低。因此,电流输出部302的输出电压以较电子装置50的电源电压还低的电压而发生变动。
此处,电流输出部302使输出电压负回授至比较器以实现高精确度。然后,电流输出部302由于电流检出部302的输出电压亦以较电子装置50的电源电压还低的电压而变动,则此输出电压直至成为电子装置50的电源电压为止都具有使输出电流徐徐地增加的特性。
图11(a)显示一未具有延迟部452的测试装置100的动作和电流输出部302的输出电流的关系的时序图。未具有该延迟部452时,电容器216的端电压Vo在成为较第1基准电压VH还大之后,差值检出部412所输出的电流减少信号供给至并列负载部304,以开始消耗一部份电流。因此,电流输出部302由于输出电压Vo2的平均值较目标电压所在的电子装置50的电源电压还低而使输出电流IDPS徐徐地增加。结果,随着电源电流Io流过电子装置50的期间变长,电流输出部302所供给的输出电流IDPS会增加。
然后,电子装置50的电源电流Io若急速地减少,则电流输出部302不能使反应良好的输出电流IDPS下降,即使借由并列负载部304亦不能吸收该输出电流IDPS的全部,于是电流输出部302的输出电压Vo2中会发生大的过冲(overshoot)Vp现象。
图11(b)显示一种具有延迟部452的测试装置100的动作和电流输出部302的输出电流的关系的时序图。由电容器216的端电压Vo成为较第1基准电压VH还大开始,在经过高速开关516的关闭期间所对应的延迟时间之后,延迟部452使电流减少信号供给至并列负载部304。因此,电容器216的端电压Vo成为较第1基准电压VH大很多时,开始消耗一部份电流。输出电压Vo2的平均值由于接近目标电压所在的电子装置50的电源电压,电流输出部302使输出电流IDPS的增加量下降。结果,电源电流Io流过电子装置50的期间即使变长,电流输出部302所供给的输出电流IDPS的增加在与未具有该延迟部452时比较下会变少。
因此,即使电子装置50的电源电流Io急速地减少,借由并列负载部304仍可吸收该输出电流IDPS,使输出电压Vo2的过冲(overshoot)Vp减低。
图12是本发明的实施形式的延迟部452的测试装置100的详细动作的一例。首先,电子装置50处于未消耗该电源电流Io的状态中,电流输出部302的输出电流IDPS的全部成为部份电流IL而消耗在并列负载部304中。
其次,电子装置50若开始消耗作为电源电流Io用的Idd[A],则由电容器214和电容器216开始流出Idd[A]的电流。端电压Vo以对应于电容器214和电容器216的容量的合计值CL[F]和Idd的值所决定的速率而下降。若端电压Vo成为较第2基准电压VL还小,则差值检出部412使输出切换成电流增加信号。以下,应供给至电子装置50中的电源电压Vo2和第2基准电压VL的差以VLd[V]来表示。
差值检出部412由输出切换成电流增加信号开始而经过一延迟时间td之后,并列负载部304内的高速开关516成为关闭。借由该延迟时间td所造成的电流增加信号的延迟,则电源电压Vo由第2基准电压VL开始更下降VLx[V]之后才开始上升。
高速开关516在关闭状态时,(IL-Idd)[A]的电流流入电容器214和电容器216中,端电压Vo以对应于电容器214和电容器216的容量的合计值CL[F]和(IL-Idd)的值所决定的速率而上升。若端电压Vo成为较第1基准电压VH还大,则差值检出部412使输出切换成电流减少信号。以下,电源电压Vo2和第1基准电压VH的差以VHd[V]来表示。
差值检出部412由输出切换成电流减少信号开始而经过一延迟时间tdoff之后,并列负载部304内的高速开关516成为导通。借由该延迟时间tdoff所造成的电流减少信号的延迟,则电源电压Vo由第1基准电压VH开始更上升VHx[V]之后才开始下降。
如图12(a)所示,(2×Idd)较IL还小时,由于Idd<(IL-Idd),则端电压Vo的上升速率较下降速率还快。因此,即使延迟部452所造成的延迟量tdoff成为0,电流输出部302的输出电压仍可达成一种应供给至电子装置50中的电源电压。于是,电流输出部302所供给的输出电流IDPS的增加会变小,过冲Vp会较小。
另一方面,如图12(b)所示,Idd<IL<(2×Idd)时,由于Idd>(IL-Idd),则端电压Vo的上升速率较下降速率还慢。因此,即使延迟部452未造成延迟,电流输出部302的输出电压仍未能达成一种应供给至电子装置50中的电源电压。于是,延迟部452使该电流减少信号延迟一延迟时间tdoff,使电流输出部302的输出电压能达成一种应供给至电子装置50中的电源电压。于是,电流输出部302所供给的输出电流IDPS的增加可受到抑制,过冲Vp会减低。
由端电压Vo开始上升至达到第1基准电压VH为止的时间t2可借由以下的式(12)来求得。
(数12)
t2=CL×(VLx+Vth)/(IL-Idd) (12)
然而,Vth是VL和VH的差电压。
端电压Vo达到第1基准电压VH之后进而更上升VHx时所需的延迟时间tdoff可由以下的式(13)来求得。
(数13)
tdoff=CL×VHx/(IL-Idd) (13)
由式(12)和(13)可得以下的式(14)
(数14)
tdoff/t2=VHx/(VLX+Vth) (14)
由式(14),若VHx、VLx和Vth已确定,则可算出t2所对应的toff的值。因此,借由满足上述关系或借由近似于上述关系的toff实现用的电阻954和电阻960的电阻值的确定,则延迟部452能以适当的时序使电流减少信号延迟,使过冲Vp减低。
又,电容器214和电容器216的合计容量CL的最小值是依据电子装置50的电源电流Idd,并列负载部304的动作的延迟时间td以及第1基准电压以下的电压降的容许量VLx来决定。更具体而言,CL的最小值可依据以下的式(15)来求得。
(数15)
CL=Idd×td/VLx (15)
例如,Idd是1A,td是300ns,VLx是10mV时,CL成为30uF以上。
以上,虽然使用本发明的实施形式来说明,但本发明的技术范围不限于上述实施形式中所记载的范围。上述实施形式中可施加多样化的变更或改良,此为此行的专家所明白。施加此种变更或改良后的形式亦属本发明的技术范围中可得到者,这由申请专利范围的记载即可明白。
产业上的可利用性
依据本发明以提供一种电源装置,其供给稳定的电源电压至电子装置,且本发明提供一种测试装置,其使用上述的电源装置以高精确度来对电子装置进行测试。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟习此技艺者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (11)
1、一种电源装置,其使电源电流供给至电子装置中,其特征在于该电源装置具备:
电流输出部,其使至少一部份含有电源电流的输出电流被输出;
连接电阻,借由电流输出部与电子装置在电性上相连接,此连接电阻使由电流输出部所接收的电源电流供给至电子装置;
低通滤波器,其截止频率较由电子装置所接收的电源电流变化时的频率还低,此低通滤波器使较截止频率还高的频率成份减少而使电流输出部的输出电压通过;
并列负载部,其对该电流输出部的输出端而言是与该连接电阻并列而连接着,在指示“电源电流减少”所用的电流减少信号已被接收时,则消耗该电流输出部的输出电流的一部份中的部份电流,在指示“电源电流增加”所用的电流增加信号已被接收时,则停止由该电流输出部接收上述的部份电流;
偏移加算部,其使偏移电压已相加至该低通滤波器的输出电压后的电压输出;以及
差值检出部,在该连接电阻所在的电子装置附近的装置侧端部的电位较由该偏移加算部的输出电压减掉第1基准电位差后所得的第1基准电压还小时,使该电流增加信号供给至该并列负载部,该装置侧端部的电位成为较第1基准电压还大时,使该电流减少信号供给至该并列负载部,以及
该偏移加算部对应于该低通滤波器的输出电压的变化而在第1基准电位差增加时使该偏移电压增加,在第1基准电位差减少时使该偏移电压减少。
2、根据权利要求1所述的电源装置,其特征在于其中所述的差值检出部在装置侧端部的电位较由该偏移加算部的输出电压减掉第2基准电位差后所得的第2基准电压还大时,使该电流减少信号供给至该并列负载部,该装置侧端部的电位成为较第2基准电压还小时,使该电流增加信号供给至该并列负载部,以及
该偏移加算部亦可对应于该低通滤波器的输出电压的变化而在第2基准电位差增加时使该偏移电压增加,在第2基准电位差减少时使该偏移电压减少。
3、根据权利要求2所述的电源装置,其特征在于其中所述的差值检出部具有:
基准电压输出部,其对该偏移加算部的输出电压进行分压,以输出第1基准电压或输出一种较第1基准电压还小的第2基准电压中的任一个电压;
第1比较器,其在装置侧端部的电位较该基准电压还大时使该电流减少信号输出至输出信号线,在装置侧端部的电位较该基准电压还小时使该电流增加信号输出至输出信号线;以及
基准电压设定部,其依据第1比较器的输出而在装置侧端部的电位较第1基准电压还大时使第2基准电压输出至基准电压输出部,在装置侧端部的电位较第2基准电压还小时使第1基准电压输出至基准电压输出部,以及
该并列负载部亦可依据由第1比较器的输出信号线所供给的电流增加信号和电流减少信号,在该装置侧端部的电位成为较第1基准电压还大之后至成为较第2基准电压还小为止的期间中,使由该电流输出部所接收的上述的部份电流流经一种与该连接电阻并列的路径而予以消耗,在该装置侧端部的电位成为较第2基准电压还小之后至成为较第1基准电压还大为止的期间中,使该部份电流停止流过上述并列的路径。
4、根据权利要求3所述的电源装置,其特征在于其中所述的偏移加算部具有:
第1电阻,其连接至较该低通滤波器的输出电压还高的第3基准电压;
第2电阻,其连接在第1电阻所在的第3基准电压未被连接的端部和该偏移加算部的输出之间;以及
第2比较器,其输入该低通滤波器的输出电压和第1电阻及第2电阻的接点的电压,在该接点的电压较该低通滤波器的输出电压还大时,使该偏移加算部的输出电压下降,在该接点的电压较该低通滤波器的输出电压还小时,使该偏移加算部的输出电压上升。
5、根据权利要求1所述的电源装置,其特征在于其中所述的差值检出部更具备一种延迟部,其在由电流增加信号的供给开始时直至电流减少信号的供给开始时为止的期间变成更长时,则使电流减少信号开始供给至并列负载部时的时序延迟更多。
6、一种电源装置,其使电源电流供给至电子装置中,其特征在于该电源装置具备:
电流输出部,其使至少一部份含有电源电流的输出电流被输出;
连接电阻,借由电流输出部与电子装置在电性上相连接,此连接电阻使由电流输出部所接收的电源电流供给至电子装置;
低通滤波器,其截止频率较由电子装置所接收的电源电流变化时的频率还低,此低通滤波器使较截止频率还高的频率成份减少而使电流输出部的输出电压通过;
并列负载部,其对该电流输出部的输出端而言是与该连接电阻并列而连接着,在指示“电源电流减少”所用的电流减少信号已被接收时,则消耗该电流输出部的输出电流的一部份中的部份电流,在指示“电源电流增加”所用的电流增加信号已被接收时,则停止由该电流输出部接收上述的部份电流;
差值检出部,在该连接电阻所在的电子装置附近的装置侧端部的电位较由该低通滤波器的输出电压减掉一预定的值之后所得的第1基准电压还小时,使该电流增加信号供给至该并列负载部,该装置侧端部的电位成为较第1基准电压还大时,使该电流减少信号供给至并列负载部;以及
延迟部,其在电流增加信号由该差值检出部开始供给时直至电流减少信号的供给开始时为止的期间变成更长时,则使电流减少信号开始供给至并列负载部时的时序延迟更多。
7、根据权利要求6所述的电源装置,其特征在于其中所述的延迟部亦可在电流增加信号由该差值检出部开始供给时直至电流减少信号的供给开始时为止的期间变成更长时,使由差值检出部开始供给该电流减少信号直至此电流减少信号供给至并列负载部为止时的延迟时间在与由差值检出部开始供给该电流增加信号直至此电流增加信号供给至并列负载部为止时的延迟时间相比较时更加延长。
8、根据权利要求7所述的电源装置,其特征在于其中所述的延迟部具有:
基极电流供给部,其在该差值检出部供给该电流减少信号时供给第1基极电流,在该差值检出部供给该电流增加信号时此基极电流供给部供给一种较第1基极电流还大的第2基极电流;
电晶体,其将该电流供给部所供给的基极电流输入至基极中,在第2基极电流输入时此电晶体即饱和;以及
电流控制信号输出部,在该电晶体中输入第2基极电流期间以及电晶体饱和期间此二期间所构成的电晶体导通期间中,使电流增加信号供给至并列负载部,在该电晶体中输入第1电流且该电晶体未达饱和时的关闭期间中,使电流减少信号供给至并列负载部。
9、根据权利要求8所述的电源装置,其特征在于其中所述的基极电流供给部包含:
第1闸,其在该差值检出部供给该电流增加信号时输出一种高位准的信号,在差值检出部供给该电流减少信号时输出一种低位准的信号;
第3电阻,其设置在第1闸的输出和该电晶体的基极之间;以及
二极体,其与第3电阻并列而设置着,此二极体的阴极是与第1闸的输出相连接,且此二极体的阳极是与该电晶体的基极相连接。
10、一种电子装置测试用的测试装置,其特征在于该测试装置具备:
电流输出部,其使至少一部份含有该电子装置所应接收的电源电流的输出电流被输出;
连接电阻,借由电流输出部与电子装置在电性上相连接,此连接电阻使由电流输出部所接收的电源电流供给至电子装置;
低通滤波器,其截止频率较由电子装置所接收的电源电流变化时的频率还低,此低通滤波器使较截止频率还高的频率成份减少且使电流输出部的输出电压通过;
并列负载部,其对该电流输出部的输出端而言是与该连接电阻并列而连接着,在指示“电源电流减少”所用的电流减少信号已被接收时,则消耗该电流输出部的输出电流的一部份中的部份电流,在指示“电源电流增加”所用的电流增加信号已被接收时,则停止由该电流输出部接收上述的部份电流;
偏移加算部,其使偏移电压已相加至该低通滤波器的输出电压后的电压被输出;
差值检出部,在该连接电阻所在的电子装置附近的装置侧端部的电位较由该偏移加算部的输出电压减掉第1基准电位差后所得的第1基准电压还小时,使该电流增加信号供给至该并列负载部,该装置侧端部的电位成为较第1基准电压还大时,使该电流减少信号供给至该并列负载部;
图样产生部,其产生一种应输入至该电子装置中的测试图样;
信号输入部,其使该测试图样供给至接收该电源电流所用的电子装置中;以及
判定部,其对应于上述的测试图样以依据电子装置所输出的信号来判定电子装置的良否,以及
该偏移加算部对应于该低通滤波器的输出电压的变化而在第1基准电位差增加时使该偏移电压增加,在第1基准电位差减少时使该偏移电压减少。
11.一种电子装置测试用的测试装置,其特征在于该测试装置具备:
电流输出部,其使至少一部份含有电源电流的输出电流被输出;
连接电阻,借由电流输出部与电子装置在电性上相连接,此连接电阻使由电流输出部所接收的电源电流供给至电子装置;
低通滤波器,其截止频率较由电子装置所接收的电源电流变化时的频率还低,此低通滤波器使较截止频率还高的频率成份减少且使电流输出部的输出电压通过;
并列负载部,其对该电流输出部的输出端而言是与该连接电阻并列而连接着,在指示“电源电流减少”所用的电流减少信号已被接收时,则消耗该电流输出部的输出电流的一部份中的部份电流,在指示“电源电流增加”所用的电流增加信号已被接收时,则停止由该电流输出部接收上述的部份电流;
差值检出部,在该连接电阻所在的电子装置附近的装置侧端部的电位较由该低通滤波器的输出电压减掉预定的值后所得的第1基准电压还小时,使该电流增加信号供给至该并列负载部,该装置侧端部的电位成为较第1基准电压还大时,使该电流减少信号供给至该并列负载部;
延迟部,其在电流增加信号由该差值检出部开始供给时直至电流减少信号的供给开始时为止的期间变成更长时,则使电流减少信号开始供给至并列负载部时的时序延迟更多,
图样产生部,其产生一种应输入至该电子装置中的测试图样;
信号输入部,其使该测试图样供给至接收该电源电流所用的电子装置中;以及
判定部,其对应于上述的测试图样以依据电子装置所输出的信号来判定电子装置的良否。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP288930/2004 | 2004-09-30 | ||
JP2004288930A JP2006105620A (ja) | 2004-09-30 | 2004-09-30 | 電源装置及び試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101031806A true CN101031806A (zh) | 2007-09-05 |
Family
ID=36118802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2005800327474A Pending CN101031806A (zh) | 2004-09-30 | 2005-09-21 | 电源装置以及测试装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20070241729A1 (zh) |
JP (1) | JP2006105620A (zh) |
KR (1) | KR20070065900A (zh) |
CN (1) | CN101031806A (zh) |
DE (1) | DE112005002384T5 (zh) |
TW (1) | TW200622256A (zh) |
WO (1) | WO2006035654A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102175962A (zh) * | 2011-01-30 | 2011-09-07 | 深圳创维数字技术股份有限公司 | 一种测试方法及测试设备 |
CN112953506A (zh) * | 2021-03-03 | 2021-06-11 | 烽火通信科技股份有限公司 | 一种单端输入、差分输出转换电路 |
CN113013866A (zh) * | 2021-03-10 | 2021-06-22 | 杰华特微电子(杭州)有限公司 | 电源系统 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101044706B1 (ko) * | 2006-06-01 | 2011-06-28 | 가부시키가이샤 어드밴티스트 | 전원 장치, 시험 장치, 및 안정화 장치 |
JP4355345B2 (ja) | 2007-02-23 | 2009-10-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積回路における電圧変動を抑制する回路 |
US7969124B2 (en) | 2007-06-01 | 2011-06-28 | Advantest Corporation | Power supply apparatus, test apparatus, and electronic device |
JP2012122879A (ja) * | 2010-12-09 | 2012-06-28 | Advantest Corp | 電源装置、その制御方法ならびにそれらを用いた試験装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57212825A (en) * | 1981-06-24 | 1982-12-27 | Nec Corp | Protective device |
US4819117A (en) * | 1987-08-25 | 1989-04-04 | Trw Inc. | Method and apparatus for detecting excessive current draw in an electrical load |
DE4412900C2 (de) * | 1994-04-14 | 2000-04-27 | Eberspaecher J Gmbh & Co | Verfahren und Vorrichtung zum Feststellen des Einsetzens einer Überflutung eines Ultraschallzerstäubers |
JPH10293154A (ja) * | 1997-04-18 | 1998-11-04 | Ando Electric Co Ltd | 半導体試験装置用バイアス電源回路 |
JPH11262248A (ja) * | 1998-03-09 | 1999-09-24 | Toyota Autom Loom Works Ltd | Dc/dcコンバ−タ |
JP2001298368A (ja) * | 2000-04-14 | 2001-10-26 | Sakai Yasue | 圧縮方法及び装置、伸長方法及び装置、圧縮伸長システム、記録媒体 |
US6501234B2 (en) * | 2001-01-09 | 2002-12-31 | 02 Micro International Limited | Sequential burst mode activation circuit |
JP2002350503A (ja) * | 2001-05-28 | 2002-12-04 | Hitachi Electronics Eng Co Ltd | 半導体試験方法及び半導体試験装置 |
US7044571B2 (en) * | 2003-10-28 | 2006-05-16 | Hewlett-Packard Development Company, L.P. | Power supply adjustment |
-
2004
- 2004-09-30 JP JP2004288930A patent/JP2006105620A/ja not_active Withdrawn
-
2005
- 2005-09-21 KR KR1020077009836A patent/KR20070065900A/ko not_active Application Discontinuation
- 2005-09-21 WO PCT/JP2005/017413 patent/WO2006035654A1/ja active Application Filing
- 2005-09-21 DE DE112005002384T patent/DE112005002384T5/de not_active Withdrawn
- 2005-09-21 CN CNA2005800327474A patent/CN101031806A/zh active Pending
- 2005-09-29 TW TW094133952A patent/TW200622256A/zh unknown
-
2007
- 2007-03-29 US US11/693,693 patent/US20070241729A1/en not_active Abandoned
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102175962A (zh) * | 2011-01-30 | 2011-09-07 | 深圳创维数字技术股份有限公司 | 一种测试方法及测试设备 |
CN102175962B (zh) * | 2011-01-30 | 2013-03-13 | 深圳创维数字技术股份有限公司 | 一种测试方法及测试设备 |
CN112953506A (zh) * | 2021-03-03 | 2021-06-11 | 烽火通信科技股份有限公司 | 一种单端输入、差分输出转换电路 |
CN112953506B (zh) * | 2021-03-03 | 2022-07-08 | 烽火通信科技股份有限公司 | 一种单端输入、差分输出转换电路 |
CN113013866A (zh) * | 2021-03-10 | 2021-06-22 | 杰华特微电子(杭州)有限公司 | 电源系统 |
CN113013866B (zh) * | 2021-03-10 | 2023-06-23 | 杰华特微电子股份有限公司 | 电源系统 |
Also Published As
Publication number | Publication date |
---|---|
TW200622256A (en) | 2006-07-01 |
US20070241729A1 (en) | 2007-10-18 |
DE112005002384T5 (de) | 2007-08-23 |
JP2006105620A (ja) | 2006-04-20 |
KR20070065900A (ko) | 2007-06-25 |
WO2006035654A1 (ja) | 2006-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1306691C (zh) | 具有输出电压升高特性控制的电源电路 | |
CN101031806A (zh) | 电源装置以及测试装置 | |
CN1220321C (zh) | 开关电源装置 | |
CN1858981A (zh) | 电源调整电路及半导体器件 | |
CN1638275A (zh) | 滤波器和通信仪器的自动调谐装置 | |
CN1232986C (zh) | 内部电压电平控制电路和半导体存储装置以及其控制方法 | |
CN1130775C (zh) | 中间电压发生电路及含有该电路的非易失半导体存储器 | |
CN1302610C (zh) | Dc-dc变换器 | |
CN1183658C (zh) | 振荡电路、电子电路、半导体装置、电子装置和电子表 | |
CN1398031A (zh) | 电源装置 | |
CN1428923A (zh) | 半导体集成电路器件 | |
CN1504853A (zh) | 参数修正电路和参数修正方法 | |
CN1661914A (zh) | 时间常数自动调整电路 | |
CN101040441A (zh) | 采样保持电路以及使用该电路的流水线模数转换器 | |
CN1516341A (zh) | 输出电路 | |
CN1194440A (zh) | 半导体集成电路 | |
CN1265525C (zh) | 过充电防止方法、充电电路、电子装置及钟表 | |
CN1489270A (zh) | 开关电源装置 | |
CN1595759A (zh) | 电池充电控制电路、电池充电设备和电池充电控制方法 | |
CN1407701A (zh) | 开关电源装置 | |
CN1272763C (zh) | 显示装置 | |
CN101038788A (zh) | 半导体集成电路和漏电流减小方法 | |
CN1506976A (zh) | 电压产生电路 | |
CN1099753C (zh) | 电源装置 | |
CN1568569A (zh) | 电压检测电路和使用它的内部电压发生电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20070905 |