JPWO2008059766A1 - 測定回路及び試験装置 - Google Patents

Abstract

被試験デバイスに直流電圧を印加し、前記被試験デバイスに流れる直流電流を測定する測定回路であって、入力電圧に応じて前記直流電圧を生成し、前記被試験デバイスに印加する主増幅部と、前記主増幅部の出力端と前記被試験デバイスの入力端との間に直列に設けられた直列抵抗と、前記主増幅部が出力する前記直流電流の電流値を制限するクランプ回路とを備え、前記クランプ回路は、前記主増幅部が出力する前記直流電圧を受け取り、前記直流電圧に対して、前記直流電流の制限値に応じた電圧差を有する第１制限電圧を出力する第１制限電圧出力部と、前記第１制限電圧と、前記直列抵抗の両端における降下電圧とに基づいて、前記主増幅部が出力する前記直流電流を制限する第１クランプ部とを有する測定回路を提供する。

Description

本発明は、測定回路及び試験装置に関する。特に本発明は、被試験デバイスに直流電圧を印加し、前記被試験デバイスに流れる直流電流を測定する。本出願は、下記の日本出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
１． 特願２００６−３１０３５８ 出願日 ２００６年１１月１６日

半導体回路等の被試験デバイスの試験項目として、被試験デバイスの直流試験が知られている。直流試験とは、被試験デバイスに供給される電源電流又は電源電圧を測定することにより、被試験デバイスの良否を判定する試験である。例えば、被試験デバイスに所定の直流電圧を印加した場合に被試験デバイスに供給される直流電流を測定する電圧印加電流測定、又は被試験デバイスに所定の直流電流を供給した場合に被試験デバイスに供給される直流電圧を測定する電流印加電圧測定が考えられる。

また、当該直流試験を行う場合に、被試験デバイスに過電流等が供給されることを防ぐべく、被試験デバイスに供給される直流電流を制限することが考えられる。例えば、被試験デバイスに流れる直流電流が制限値以上となった場合に、被試験デバイスに印加する直流電圧を制限するクランプ回路が考えられる（例えば特許文献１参照）。

被試験デバイスに流れる直流電流は、例えば電源電力を供給するアンプと、被試験デバイスの入力端との間に設けられた抵抗の両端における降下電圧から検出することができる。このため、抵抗のアンプ側の一端における接地電位に対する第１電圧と、抵抗の他端における接地電位に対する電圧に制限値に応じた電圧を加算した第２電圧との大小関係を検出することにより、直流電流が制限値より大きいか否かを検出できる。

例えば、第１電圧を所定の分圧抵抗で分圧したものと、第２電圧を同一の分圧比の分圧抵抗で分圧したものとを差動アンプに入力することにより、直流電流が制限値より大きいか否かを検出することができる。そして、差動アンプの出力に応じて直流電流を制限することにより、被試験デバイスに過大な直流電流が流れるのを防ぐことができる。

特開２００２−２７７５０５号公報

しかし、被試験デバイスに高電圧を印加した場合には、上述したように接地電位を基準としてクランプ回路を動作させると、分圧抵抗に印加される電圧は高電圧となる。このため、第１電圧に対応する分圧抵抗の分圧比と、第２電圧に対応する分圧抵抗の分圧比との間に誤差が生じている場合、ＣＭＲ誤差が大きくなり、クランプの精度が劣化することが考えられる。

このため、本発明の一つの側面においては、上記の課題を解決する測定回路及び試験装置を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

上記課題を解決するために、本明細書に含まれるイノベーションに関連する第１の側面による測定回路の一つの例によると、被試験デバイスに直流電圧を印加し、前記被試験デバイスに流れる直流電流を測定する測定回路であって、入力電圧に応じて前記直流電圧を生成し、前記被試験デバイスに印加する主増幅部と、前記主増幅部の出力端と前記被試験デバイスの入力端との間に直列に設けられた直列抵抗と、前記主増幅部が出力する前記直流電流の電流値を制限するクランプ回路とを備え、前記クランプ回路は、前記主増幅部が出力する前記直流電圧を受け取り、前記直流電圧に対して、前記直流電流の制限値に応じた電圧差を有する第１制限電圧を出力する第１制限電圧出力部と、前記第１制限電圧と、前記直列抵抗の両端における降下電圧とに基づいて、前記主増幅部が出力する前記直流電流を制限する第１クランプ部とを有する測定回路を提供する。

また、本明細書に含まれるイノベーションに関連する第２の側面による測定回路の一つの例によると、被試験デバイスに直流電圧を印加し、前記被試験デバイスに流れる直流電流を測定する測定回路であって、入力電圧に応じて前記直流電圧を生成し、前記被試験デバイスに印加する主増幅部と、前記主増幅部の出力端と前記被試験デバイスの入力端との間に直列に設けられた直列抵抗と、前記主増幅部が出力する前記直流電流の電流値を制限するクランプ回路と、前記入力電圧を分岐して受け取り、前記クランプ回路に入力するバッファとを備え、前記クランプ回路は、前記主増幅部が出力する前記直流電圧を受け取り、前記バッファが入力する前記入力電圧に対して、前記直流電流の制限値に応じた電圧差を有する第１制限電圧を出力する第１制限電圧出力部と、前記第１制限電圧と、前記直列抵抗の両端における降下電圧とに基づいて、前記主増幅部が出力する前記直流電流を制限する第１クランプ部とを有する測定回路を提供する。

また、本明細書に含まれるイノベーションに関連する第３の側面による試験装置の一つの例によると、被試験デバイスを試験する試験装置であって、前記被試験デバイスに直流電圧を供給し、前記被試験デバイスに流れる直流電流を測定する測定回路と、前記測定回路が測定した前記直流電流に基づいて、前記被試験デバイスの良否を判定する判定部とを備え、前記測定回路は、入力電圧に応じて前記直流電圧を生成し、前記被試験デバイスに印加する主増幅部と、前記主増幅部の出力端と前記被試験デバイスの入力端との間に直列に設けられた直列抵抗と、前記主増幅部が出力する前記直流電流の電流値を制限するクランプ回路とを有し、前記クランプ回路は、前記主増幅部が出力する前記直流電圧を受け取り、前記直流電圧に対して、前記直流電流の制限値に応じた電圧差を有する第１制限電圧を出力する第１制限電圧出力部と、前記第１制限電圧と、前記直列抵抗の両端における降下電圧とに基づいて、前記主増幅部が出力する前記直流電流を制限する第１クランプ部とを含む試験装置を提供する。

また、本明細書に含まれるイノベーションに関連する第４の側面による試験装置の一つの例によると、被試験デバイスを試験する試験装置であって、前記被試験デバイスに直流電圧を供給し、前記被試験デバイスに流れる直流電流を測定する測定回路と、前記測定回路が測定した前記直流電流に基づいて、前記被試験デバイスの良否を判定する判定部とを備え、前記測定回路は、入力電圧に応じて前記直流電圧を生成し、前記被試験デバイスに印加する主増幅部と、前記主増幅部の出力端と前記被試験デバイスの入力端との間に直列に設けられた直列抵抗と、前記主増幅部が出力する前記直流電流の電流値を制限するクランプ回路と、前記入力電圧を分岐して受け取り、前記クランプ回路に入力するバッファとを有し、前記クランプ回路は、前記主増幅部が出力する前記直流電圧を受け取り、前記バッファが入力する前記入力電圧に対して、前記直流電流の制限値に応じた電圧差を有する第１制限電圧を出力する第１制限電圧出力部と、前記第１制限電圧と、前記直列抵抗の両端における降下電圧とに基づいて、前記主増幅部が出力する前記直流電流を制限する第１クランプ部とを含む試験装置を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明の一つの実施形態に係る測定回路１００の構成の一例を示す図である。 測定回路１００の構成の他の例を示す図である。 測定回路１００の構成の他の例を示す図である。 本発明の一つの実施形態に係る試験装置２００の構成の一例を示す図である。

符号の説明

１０・・・電圧値制御部、１２・・・抵抗、１４・・・直列抵抗、１６・・・電流検出部、１８・・・電流測定部、２０・・・主増幅部、２２・・・差動増幅部、２４・・・メインアンプ、２６・・・バイパスコンデンサ、３０・・・クランプ装置、４０・・・第１クランプ回路、４２・・・第１制限電圧出力部、４６、６６・・・第１抵抗、４８、６８・・・第２抵抗、５０、７０・・・第３抵抗、５２、７２・・・第４抵抗、５４・・・第１比較部、５６・・・第１ダイオード、５８・・・第１クランプ部、６０・・・第２クランプ回路、６２・・・第２制限電圧出力部、７４・・・第２比較部、７６・・・第２ダイオード、７８・・・第２クランプ部、８０・・・バッファ、１００・・・測定回路、１１０・・・判定部、１２０・・・パターン入力部、２００・・・試験装置、３００・・・被試験デバイス

以下、発明の実施の形態を通じて本発明の（一）側面を説明するが、以下の実施形態は請求の範囲に係る発明を限定するものではなく、また実施形態に示された特徴の組み合わせ全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の一つの実施形態に係る測定回路１００の構成の一例を示す図である。測定回路１００は、被試験デバイス３００に所定の直流電圧を印加し、被試験デバイス３００に流れる直流電流を測定する電圧印加電流測定回路であって、電圧値制御部１０、抵抗１２、主増幅部２０、直列抵抗１４、電流検出部１６、電流測定部１８、クランプ装置３０、及びバイパスコンデンサ２６を備える。

電圧値制御部１０は、被試験デバイス３００に印加する電圧を制御する。例えば電圧値制御部１０は、デジタルアナログコンバータであって、与えられるデジタル値に応じた入力電圧を出力する。

主増幅部２０は、抵抗１２を介して入力電圧を受け取る。また、主増幅部２０は、当該入力電圧に応じた直流電圧を生成して、被試験デバイス３００に印加する。主増幅部２０は、差動増幅部２２及びメインアンプ２４を有する。差動増幅部２２は、被試験デバイス３００の入力端における直流電圧が帰還され、当該直流電圧と入力電圧との差分に応じた電圧を出力する。メインアンプ２４は、差動増幅部２２が出力する電圧を所定の増幅率で増幅して出力する。このような構成により、被試験デバイス３００に印加される直流電圧を、電圧値制御部１０からの入力電圧に応じた所定の電圧値に維持することができる。

電流検出部１６は、主増幅部２０から被試験デバイス３００に供給される直流電流の電流値を検出して、当該電流値に応じた検出電圧を出力する。例えば電流検出部１６は、主増幅部２０の出力端と、被試験デバイス３００の入力端との間に直列に設けられた抵抗であってよい。電流測定部１８は、電流検出部１６から与えられる検出電圧に基づいて、被試験デバイス３００に供給される直流電流の電流値を測定する。例えば電流測定部１８は、電流検出部１６の抵抗の両端におけるそれぞれの電圧を受け取る差動増幅器であってよい。

バイパスコンデンサ２６は、被試験デバイス３００の入力端と接地電位との間に設けられる。バイパスコンデンサ２６は、被試験デバイス３００の入力端における急峻な電源電圧又は電流の変動を補償する。

直列抵抗１４は、主増幅部２０の出力端と、被試験デバイス３００の入力端との間に直列に設けられる。例えば直列抵抗１４は、主増幅部２０の出力端と、電流検出部１６の入力端との間に直列に設けられてよい。

クランプ装置３０は、主増幅部２０が出力する直流電流の電流値を制限する。例えばクランプ装置３０は、少なくとも被試験デバイス３００に流れることが許容される電流範囲内に、当該直流電流の電流値を制限する。これにより、被試験デバイス３００に過大な電流が流れることを防ぎ、被試験デバイス３００に不具合が生じることを低減することができる。

本例においてクランプ装置３０は、第１クランプ回路４０及び第２クランプ回路６０を有する。第１クランプ回路４０は、被試験デバイス３００に流れる直流電流の上限を規定する。また第２クランプ回路６０は、被試験デバイス３００に流れる直流電流の下限を規定する。

第１クランプ回路４０は、第１制限電圧出力部４２、第１抵抗４６、第２抵抗４８、第３抵抗５０、第４抵抗５２、及び第１クランプ部５８を有する。第１制限電圧出力部４２は、例えばデジタルアナログコンバータであって、与えられるデジタル値に応じた電圧を出力してよい。

第１制限電圧出力部４２は、被試験デバイス３００に流れる直流電流の上限値を規定する。本例において、第１制限電圧出力部４２は、直流電流の上限値に応じた第１制限電圧を出力する。尚、第１制限電圧出力部４２は、主増幅部２０が出力する直流電圧を基準として、第１制限電圧を出力する。つまり、第１制限電圧出力部４２は、主増幅部２０が出力する直流電圧を受け取り、当該直流電圧に対して、直流電流の上限値に応じた電圧差を有する第１制限電圧を出力する。例えば主増幅部２０が出力する直流電圧をＶ１とし、直流電流の上限値に応じた電圧をＶｃとすると、第１制限電圧出力部４２が出力する第１制限電圧は、Ｖ１＋Ｖｃである。

第１クランプ部５８は、第１制限電圧と、直列抵抗１４の両端における降下電圧とに基づいて、主増幅部２０が出力する直流電流を制限する。本例において第１クランプ部５８は、第１比較部５４及び第１ダイオード５６を有する。

第１比較部５４は、降下電圧と、第１制限電圧に応じた電圧との比較結果に基づく第１比較結果電圧を出力する第１比較部差分を増幅して出力する。本例において第１比較部５４は、第１及び第２の入力端子を有し、第１入力端子及び第２入力端子に入力される電圧の差に応じた第１比較結果電圧を出力する差動増幅器である。尚、第１制限電圧に応じた電圧とは、直列抵抗１４の被試験デバイス３００側の一端における電圧Ｖ２と第１制限電圧とを、第２抵抗４８及び第３抵抗５０で分圧した電圧である。

第２抵抗４８は、直列抵抗１４の被試験デバイス３００側の一端と、第１比較部５４の第２入力端子とを接続する。第３抵抗５０は、第１制限電圧出力部４２の出力端と、第２抵抗４８及び第２入力端子の接続点とを接続する。第３抵抗５０の抵抗値は、第２抵抗４８の抵抗値に対して十分大きいことが好ましい。例えば第２抵抗４８の抵抗値は５ｋΩ程度であり、第３抵抗５０の抵抗値は２００ｋΩ程度であってよい。この場合、直列抵抗１４における降下電圧をＶｆとすると、第１比較部５４の第２入力端子に印加される電圧は、（２００kΩ×（Ｖ１−Ｖｆ）＋５ｋΩ×（Ｖ１＋Ｖｃ））／（２００ｋΩ＋５ｋΩ）＝Ｖ１＋（５ｋΩ×Ｖｃ−２００ｋΩ×Ｖｆ）／２０５ｋΩとなる。

また、第１抵抗４６は、直列抵抗１４の主増幅部２０側の一端と、第１比較部５４の第１入力端子とを接続する。第４抵抗５２は、第１抵抗４６の第１比較部５４側の一端と、直列抵抗１４の主増幅部２０側の一端との間に設けられる。ここで、第１抵抗４６の抵抗値は第２抵抗４８の抵抗値と等しく、第４抵抗５２の抵抗値は、第３抵抗５０の抵抗値と略等しいことが好ましい。つまり、第１比較部５４の第１入力端子に印加される電圧は、直列抵抗１４の主増幅部２０側の一端の電圧Ｖ１が入力される。このため、第１比較部５４は、第１入力端子に印加される電圧Ｖ１と、第２入力端子に入力される電圧Ｖ１＋（５ｋΩ×Ｖｃ−２００ｋΩ×Ｖｆ）／２０５ｋΩとの差分（５ｋΩ×Ｖｃ−２００ｋΩ×Ｖｆ）／２０５ｋΩを増幅して出力する。即ち、第１比較部５４は、第２抵抗４８及び第３抵抗５０の抵抗値によって重み付けされたＶｃとＶｆとの大小関係に応じた電圧を出力する。

第１ダイオード５６は、第１比較結果電圧に基づいて、主増幅部２０に入力される入力電圧を制限することにより、主増幅部２０が出力する直流電流を制限する。本例において第１ダイオード５６は、第１比較部５４の出力端にカソードが接続され、主増幅部２０の入力端にアノードが接続される。また、第１比較部５４は、（５ｋΩ×Ｖｃ−２００ｋΩ×Ｖｆ）が負の場合、即ち、被試験デバイス３００に流れる直流電流が上限値より大きい場合、第１ダイオード５６をオン状態にする第１比較結果電圧を出力する。これにより、抵抗１２における降下電圧が増加し、主増幅部２０への入力電圧が制限される。このため、被試験デバイス３００に流れる直流電流が上限値より小さくなるように制限される。また第１比較部５４は、（５ｋΩ×Ｖｃ−２００ｋΩ×Ｖｆ）が正の場合、即ち、被試験デバイス３００に流れる直流電流が上限値より小さい場合、第１ダイオード５６をオフ状態にする第１比較結果電圧を出力する。このような構成により、被試験デバイス３００に流れる直流電流を、所定の上限値以下とすることができる。

また上述したように、第２クランプ回路６０は、被試験デバイス３００に流れる直流電流が、所定の下限値以上となるように、主増幅部２０の入力電圧を制御する。第２クランプ回路６０は、第２制限電圧出力部６２、第１抵抗６６、第２抵抗６８、第３抵抗７０、第４抵抗７２、及び第２クランプ部７８を有する。第２制限電圧出力部６２は、例えばデジタルアナログコンバータであって、与えられるデジタル値に応じた電圧を出力してよい。

第２制限電圧出力部６２は、被試験デバイス３００に流れる直流電流の下限値を規定する。本例において、第２制限電圧出力部６２は、直流電流の下限値に応じた第２制限電圧を出力する。尚、第２制限電圧出力部６２は、主増幅部２０が出力する直流電圧を基準として、第２制限電圧を出力する。つまり、第２制限電圧出力部６２は、主増幅部２０が出力する直流電圧を受け取り、当該直流電圧に対して、直流電流の下限値に応じた電圧差を有する第２制限電圧を出力する。例えば主増幅部２０が出力する直流電圧をＶ１とし、直流電流の上限値に応じた電圧をＶｃとすると、第２制限電圧出力部６２が出力する第２制限電圧は、Ｖ１−Ｖｃである。

第２クランプ部７８は、第２制限電圧と、直列抵抗１４の両端における降下電圧とに基づいて、主増幅部２０が出力する直流電流を制限する。本例において第２クランプ部７８は、第２比較部７４及び第２ダイオード７６を有する。

第２比較部７４は、第１比較部５４と略同一の特性を有する差動回路であってよい。第２比較部７４の第１入力端子は、第１抵抗６６及び第４抵抗７２の接続点に接続される。また、第２比較部７４の第２入力端子は、第２抵抗６８及び第３抵抗７０の接続点に接続される。また、第２ダイオード７６は、第２比較部７４の出力端にアノードが接続され、主増幅部２０の入力端にカソードが接続される。第２ダイオード７６は、第２比較部７４が出力する第２比較結果電圧に基づいて、主増幅部２０への入力電圧の下限を制限することにより、被試験デバイス３００に流れる直流電流の下限を制限する。

第１抵抗６６、第２抵抗６８、第３抵抗７０、及び第４抵抗７２は、第１クランプ回路４０における第１抵抗４６、第２抵抗４８、第３抵抗５０、及び第４抵抗５２と同一の抵抗であり、同様の接続がなされてよい。

このような構成により、第２比較部７４は、直列抵抗１４における降下電圧が、第２制限電圧より小さい場合に、第２ダイオード７６をオン状態にする第２比較結果電圧を出力し、当該降下電圧が、第２制限電圧より大きい場合に、第２ダイオード７６をオフ状態にする第２比較結果電圧を出力する。このような構成により、被試験デバイス３００に流れる直流電流を、所定の下限値以上とすることができる。

また、本例におけるクランプ装置３０は、主増幅部２０が出力する直流電圧Ｖ１を基準として動作する。従って、第１抵抗（４６、６６）、第２抵抗（４８、６８）、第３抵抗（５０、７０）、及び第４抵抗（５２、７２）に印加される電圧を小さくすることができる。このため、これらの抵抗の抵抗値のばらつきにより生じるＣＭＲ誤差を低減することができる。特に、主増幅部２０が出力する直流電圧Ｖ１が高電圧の場合に、その効果はより顕著になる。

また、クランプ装置３０が接地電位を基準にして動作する場合、クランプ装置３０には、主増幅部２０が出力する直流電圧に応じた高圧の電源電圧を供給する必要がある。しかし、本例におけるクランプ装置３０は、主増幅部２０が出力する直流電圧を基準として動作するので、高圧の電源電圧を供給しなくともよい。例えば＋Ｖｃから−Ｖｃの範囲で動作できる電源電圧を供給すればよい。

図２は、測定回路１００の構成の他の例を示す図である。本例における測定回路１００は、図１において説明した測定回路１００の構成に対し、第４抵抗（５２、７２）を有さない点が異なる。また、本例における第３抵抗５０は、第１抵抗４６及び第１比較部５４の接続点と、第１制限電圧出力部４２の出力端との間に設けられる。同様に、第３抵抗７０は、第１抵抗６６及び第２比較部７４の接続点と、第２制限電圧出力部６２の出力端との間に設けられる。他の構成は、図１において同一の符号を付した構成要素と同一である。

図１において、直列に接続された第１抵抗（４６、６６）及び第４抵抗（５２、７２）の両端には、共に主増幅部２０が出力する直流電圧Ｖ１が印加される。このため、図２に示すように、測定回路１００において第４抵抗（５２、７２）を省略した場合であっても、図１において説明した測定回路１００と同一の動作となる。また、本例においては、第３抵抗５０及び７０の接続先を変更したので、第１制限電圧出力部４２及び第２制限電圧出力部６２の出力電圧の極性も変更する。例えば、第１制限電圧出力部４２の出力電圧をＶ１−Ｖｃとして、第２制限電圧出力部６２の出力電圧をＶ１＋Ｖｃとしてよい。

図３は、測定回路１００の構成の他の例を示す図である。本例における測定回路１００は、図１において説明した測定回路１００の構成に対し、バッファ８０を更に備える。他の構成要素は、図１において同一の符号を付した構成要素と同様の機能及び構成を有してよい。

バッファ８０は、主増幅部２０に入力される入力電圧を分岐して受け取り、クランプ装置３０に入力する。本例においてバッファ８０は、抵抗１２と主増幅部２０の入力端との接続点から、入力電圧を分岐して受け取る。

また、図１における第１制限電圧出力部４２及び第２制限電圧出力部６２は、主増幅部２０が出力する直流電圧を基準として動作したが、本例における第１制限電圧出力部４２及び第２制限電圧出力部６２は、バッファ８０が出力する入力電圧を基準として動作する。

また、また、図１における第４抵抗（５２、７２）の一端には主増幅部２０が出力する直流電圧が印加されたが、本例における第４抵抗（５２、７２）の当該一端には、バッファ８０が出力する入力電圧が印加される。

主増幅部２０における増幅率が、例えば１倍である場合、このような構成によっても、図１において説明した測定回路１００と同様の効果を奏することができる。ただし、主増幅部２０における増幅率は１倍に限定されない。

図４は、本発明の一つの実施形態に係る試験装置２００の構成の一例を示す図である。試験装置２００は、半導体回路等の被試験デバイス３００を試験する装置であって、測定回路１００、パターン入力部１２０、及び判定部１１０を備える。

測定回路１００は、図１から図３において説明した測定回路１００と同一の回路である。つまり、測定回路１００は、被試験デバイス３００に電源電力を供給し、且つ被試験デバイス３００の電圧印加電流測定を行う。

判定部１１０は、測定回路１００における測定結果に基づいて、被試験デバイス３００の良否を判定する。例えば判定部１１０は、図１において説明した電流測定部１８が測定した直流電流の電流値が所定の範囲内であるか否かに基づいて被試験デバイス３００の良否を判定してよい。

また、被試験デバイス３００の静止時における直流試験を行う場合、測定回路１００は、パターン入力部１２０が試験パターンを入力しない状態において測定を行ってよい。また、被試験デバイス３００の動作時における直流試験を行う場合、測定回路１００は、パターン入力部１２０が試験パターンを入力している状態において測定を行ってよい。

パターン入力部１２０は、例えば被試験デバイス３００に含まれる所定の論理回路の状態を順次変化させる試験パターンを、被試験デバイス３００に入力してよい。この場合、当該論理回路が正常であるか否かを検出できる。また、パターン入力部１２０は、被試験デバイス３００に含まれる複数の論理回路を順番に動作させる試験パターンを、被試験デバイスに入力してもよい。この場合、被試験デバイス３００における不良箇所を特定することができる。

以上、本発明（一）側面を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims (9)

1. 被試験デバイスに直流電圧を印加し、前記被試験デバイスに流れる直流電流を測定する測定回路であって、
   入力電圧に応じて前記直流電圧を生成し、前記被試験デバイスに印加する主増幅部と、
   前記主増幅部の出力端と前記被試験デバイスの入力端との間に直列に設けられた直列抵抗と、
   前記主増幅部が出力する前記直流電流の電流値を制限するクランプ回路と
   を備え、
   前記クランプ回路は、
   前記主増幅部が出力する前記直流電圧を受け取り、前記直流電圧に対して、前記直流電流の制限値に応じた電圧差を有する第１制限電圧を出力する第１制限電圧出力部と、
   前記第１制限電圧と、前記直列抵抗の両端における降下電圧とに基づいて、前記主増幅部が出力する前記直流電流を制限する第１クランプ部と
   を有する測定回路。
2. 前記第１クランプ部は、
   前記降下電圧と、前記第１制限電圧に応じた電圧との比較結果に基づく第１比較結果電圧を出力する第１比較部と、
   前記第１比較結果電圧に基づいて、前記入力電圧を制限することにより、前記直流電流を制限する第１ダイオードと
   を有する請求項１に記載の測定回路。
3. 前記第１制限電圧出力部は、前記直流電流の上限値に応じた前記第１制限電圧を出力し、
   前記第１ダイオードは、前記第１比較部の出力端にカソードが接続され、前記主増幅部の入力端にアノードが接続され、
   前記第１比較部は、前記降下電圧が、前記第１制限電圧に応じた電圧より大きい場合に、前記第１ダイオードをオン状態にする前記第１比較結果電圧を出力し、前記降下電圧が、前記第１制限電圧に応じた電圧より小さい場合に、前記第１ダイオードをオフ状態にする前記第１比較結果電圧を出力する
   請求項２に記載の測定回路。
4. 前記第１比較部は、第１及び第２の入力端子を有し、前記第１入力端子及び前記第２入力端子に入力される電圧の差に応じた前記第１比較結果電圧を出力する差動回路であり、
   前記第１クランプ部は、
   前記直列抵抗の前記主増幅部側の一端と、前記第１比較部の前記第１入力端子とを接続する第１抵抗と、
   前記直列抵抗の前記被試験デバイス側の一端と、前記第１比較部の前記第２入力端子とを接続し、前記第１抵抗と抵抗値が略等しい第２抵抗と、
   前記第１制限電圧出力部の出力端と、前記第２抵抗及び前記第２入力端子の接続点とを接続し、前記第２抵抗より抵抗値が大きい第３抵抗と
   を更に有する請求項３に記載の測定回路。
5. 前記第１クランプ部は、前記第１抵抗の前記第１比較部側の一端と、前記直列抵抗の前記主増幅部側の一端との間に設けられ、前記第３抵抗と抵抗値が略等しい第４抵抗を更に有する請求項４に記載の測定回路。
6. 前記主増幅部が出力する前記直流電圧を受け取り、前記直流電圧に対して、前記直流電流の下限値に応じた電圧差を有する第２制限電圧を出力する第２制限電圧出力部と、
   前記第２制限電圧と、前記直列抵抗の両端における降下電圧とに基づいて、前記主増幅部が出力する前記直流電流の下限を制限する第２クランプ部と
   を更に備え、
   前記第２クランプ部は、
   前記降下電圧と、前記第２制限電圧に応じた電圧との比較結果に基づく第２比較結果電圧を出力する第２比較部と、
   前記第２比較部の出力端にアノードが接続され、前記主増幅部の入力端にカソードが接続され、前記第２比較結果電圧に基づいて、前記入力電圧の下限を制限することにより、前記直流電流の下限を制限する第２ダイオードと
   を有し、
   前記第２比較部は、前記降下電圧が、前記第２制限電圧に応じた電圧より小さい場合に、前記第２ダイオードをオン状態にする前記第２比較結果電圧を出力し、前記降下電圧が、前記第２制限電圧に応じた電圧より大きい場合に、前記第２ダイオードをオフ状態にする前記第２比較結果電圧を出力する請求項４に記載の測定回路。
7. 被試験デバイスに直流電圧を印加し、前記被試験デバイスに流れる直流電流を測定する測定回路であって、
   入力電圧に応じて前記直流電圧を生成し、前記被試験デバイスに印加する主増幅部と、
   前記主増幅部の出力端と前記被試験デバイスの入力端との間に直列に設けられた直列抵抗と、
   前記主増幅部が出力する前記直流電流の電流値を制限するクランプ回路と、
   前記入力電圧を分岐して受け取り、前記クランプ回路に入力するバッファと
   を備え、
   前記クランプ回路は、
   前記主増幅部が出力する前記直流電圧を受け取り、前記バッファが入力する前記入力電圧に対して、前記直流電流の制限値に応じた電圧差を有する第１制限電圧を出力する第１制限電圧出力部と、
   前記第１制限電圧と、前記直列抵抗の両端における降下電圧とに基づいて、前記主増幅部が出力する前記直流電流を制限する第１クランプ部と
   を有する測定回路。
8. 被試験デバイスを試験する試験装置であって、
   前記被試験デバイスに直流電圧を供給し、前記被試験デバイスに流れる直流電流を測定する測定回路と、
   前記測定回路が測定した前記直流電流に基づいて、前記被試験デバイスの良否を判定する判定部と
   を備え、
   前記測定回路は、
   入力電圧に応じて前記直流電圧を生成し、前記被試験デバイスに印加する主増幅部と、
   前記主増幅部の出力端と前記被試験デバイスの入力端との間に直列に設けられた直列抵抗と、
   前記主増幅部が出力する前記直流電流の電流値を制限するクランプ回路と
   を有し、
   前記クランプ回路は、
   前記主増幅部が出力する前記直流電圧を受け取り、前記直流電圧に対して、前記直流電流の制限値に応じた電圧差を有する第１制限電圧を出力する第１制限電圧出力部と、
   前記第１制限電圧と、前記直列抵抗の両端における降下電圧とに基づいて、前記主増幅部が出力する前記直流電流を制限する第１クランプ部と
   を含む試験装置。
9. 被試験デバイスを試験する試験装置であって、
   前記被試験デバイスに直流電圧を供給し、前記被試験デバイスに流れる直流電流を測定する測定回路と、
   前記測定回路が測定した前記直流電流に基づいて、前記被試験デバイスの良否を判定する判定部と
   を備え、
   前記測定回路は、
   入力電圧に応じて前記直流電圧を生成し、前記被試験デバイスに印加する主増幅部と、
   前記主増幅部の出力端と前記被試験デバイスの入力端との間に直列に設けられた直列抵抗と、
   前記主増幅部が出力する前記直流電流の電流値を制限するクランプ回路と、
   前記入力電圧を分岐して受け取り、前記クランプ回路に入力するバッファと
   を有し、
   前記クランプ回路は、
   前記主増幅部が出力する前記直流電圧を受け取り、前記バッファが入力する前記入力電圧に対して、前記直流電流の制限値に応じた電圧差を有する第１制限電圧を出力する第１制限電圧出力部と、
   前記第１制限電圧と、前記直列抵抗の両端における降下電圧とに基づいて、前記主増幅部が出力する前記直流電流を制限する第１クランプ部と
   を含む試験装置。

Images