JP4803161B2 - パワートランジスタ回路 - Google Patents

パワートランジスタ回路 Download PDF

Info

Publication number
JP4803161B2
JP4803161B2 JP2007285419A JP2007285419A JP4803161B2 JP 4803161 B2 JP4803161 B2 JP 4803161B2 JP 2007285419 A JP2007285419 A JP 2007285419A JP 2007285419 A JP2007285419 A JP 2007285419A JP 4803161 B2 JP4803161 B2 JP 4803161B2
Authority
JP
Japan
Prior art keywords
current
power transistor
current detection
transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007285419A
Other languages
English (en)
Other versions
JP2009118546A (ja
Inventor
正太郎 宮脇
展正 植田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007285419A priority Critical patent/JP4803161B2/ja
Publication of JP2009118546A publication Critical patent/JP2009118546A/ja
Application granted granted Critical
Publication of JP4803161B2 publication Critical patent/JP4803161B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Protection Of Static Devices (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Control Of Voltage And Current In General (AREA)

Description

本発明は、負荷に電流を供給するパワートランジスタに対して、電流検出用トランジスタが並列接続されたパワートランジスタ回路に関する。
負荷に大電流を供給するパワートランジスタに対しては、当該パワートランジスタに規定値以上の電流が流れることによる破壊を防ぐため、電流検出回路や過電流保護回路が設けられる。この電流検出回路として、電流検出用の抵抗をパワートランジスタに直接接続すると、その抵抗による電圧降下の分だけ負荷に印加可能な電圧が減少してしまう。そのため、このパワートランジスタを流れる電流を所定の比率で低減した電流を流す電流検出用トランジスタをパワートランジスタに並列に接続し、その電流検出用トランジスタの電流からパワートランジスタの電流を検出することが一般的である。
例えば、特許文献1に記載された回路では、パワートランジスタと電流検出用トランジスタとのゲートを共通の制御用端子に接続するとともに、それぞれのソースを共通の接地用端子に接続する。さらに、パワートランジスタのドレインをオペアンプの非反転入力端子に接続し、電流検出用トランジスタのドレインを、そのオペアンプの反転入力端子に接続する。このような構成を採用することで、パワートランジスタと電流検出用トランジスタとの動作状態をほぼ同一として、電流検出用トランジスタを流れる電流から、パワートランジスタを流れる電流を精度良く検出できるようにしている。
特開2004−259902号公報
上述したように、パワートランジスタに対して電流検出用トランジスタを並列接続することにより、パワートランジスタを流れる電流を検出することができ、それにより、パワートランジスタの過電流保護等を図ることが可能になる。
しかしながら、従来技術においては、電流検出用トランジスタが故障した場合について何ら考慮されていないという問題がある。例えば、電流検出用トランジスタが、故障によって、設計した電流比率に相当する電流値よりも小さい電流値の電流しか流せない場合、パワートランジスタに流れる電流を正確に検出することができなくなる。その結果、パワートランジスタにより供給される電流の制御が不適切となったり、過電流保護が有効に機能しえなくなったりする虞がある。
本発明は、上記の点に鑑みてなされたものであり、負荷に電流を供給するパワートランジスタに並列接続された電流検出用トランジスタの故障を簡易な構成で検出することが可能なパワートランジスタ回路を提供することを目的とする。
上記目的を達成するために、請求項1に記載のパワートランジスタ回路は、
入力電圧に応じて、負荷に供給する電流を制御するパワートランジスタと、
パワートランジスタと並列に接続され、パワートランジスタが負荷に供給する電流を所定の比率で減少した第1及び第2電流をそれぞれ流す第1及び第2の電流検出用トランジスタと、
第1の電流検出用トランジスタを流れる第1電流の電流値と、第2の電流検出用トランジスタを流れる第2電流の電流値との差が規定範囲内に収まるか否かを判定する判定回路とを備えることを特徴とする。
パワートランジスタに対して並列接続された第1及び第2の電流検出用トランジスタが同時に、同様の態様で故障することは極めて稀である。一方、第1及び第2の電流検出用トランジスタが正常動作している限り、それらを流れる第1及び第2電流は、それぞれ、パワートランジスタが負荷に供給する電流の電流値を所定の比率で減少した電流値を持つので、第1及び第2電流の電流値の差が収まるべき規定範囲を定めることができる。そして、第1及び第2の電流検出用トランジスタをそれぞれ流れる第1及び第2電流の電流値の差が規定範囲内に収まるか否かを判定することにより、その判定結果から、第1及び第2の電流検出用トランジスタのいずれかが故障している故障状態を検出することができる。
請求項2に記載したように、判定回路の判定結果に基づき、第1及び第2の電流検出用トランジスタのいずれかの故障状態が検出されたとき、パワートランジスタによる負荷への電流供給を停止させるダイアグ回路を備えることが好ましい。第1及び第2の電流検出用トランジスタのいずれかの故障状態が検出された場合、これらの電流検出トランジスタを流れる電流から、パワートランジスタを流れる電流を正確に検出できない可能性が大きくなる。上述したダイアグ回路を設けることにより、不正確な電流に基づいて、パワートランジスタの動作が制御されることを防止することができる。
請求項3に記載したように、第1及び第2電流は、パワートランジスタによって負荷に供給される電流を同一比率で減少した電流であることが好ましい。第1及び第2電流が同一比率で減少されたものであれば、それらの電流値に対してなんら調整を行うことなく対比することができるためである。
ただし、第1及び第2電流の減少比率が異なっていても、例えば、それらの電流値に応じた電圧値を端子電圧として取出す抵抗の値を電流比率の相違に応じて調整する等の対策を講じれば、第1及び第2電流を対比することができる。
請求項4に記載したように、パワートランジスタと並列に接続され、パワートランジスタが負荷に供給する電流を所定の比率で減少した第3電流を流す第3の検出用トランジスタをさらに有し、判定回路は、第1電流と第2電流、第2電流と第3電流、及び第3電流と第1電流とのそれぞれの組合せに関して、電流値の差が規定範囲内に収まるか否かを判定することが好ましい。このように構成すると、判定回路における判定結果に基づいて、第1〜第3の電流検出用トランジスタのいずれが故障しているかを特定することができる。
上記構成により、故障している電流検出用トランジスタが特定可能な場合には、請求項5に記載したように、故障している電流検出トランジスタ以外の電流検出トランジスタを流れる電流に基づいて、パワートランジスタが負荷に供給する電流の電流値を検出するダイアグ回路を備えることが好ましい。これにより、正常とみなされる電流検出用トランジスタを流れる電流に基づいて、パワートランジスタに流れる電流を検出することができる。
請求項6に記載したように、第1〜第3電流は、パワートランジスタによって負荷に供給される電流を同一比率で減少した電流であることが好ましい。請求項3に関して説明したように、第1〜第3電流が同一比率で減少されたものであれば、それらの電流値に対してなんら調整を行うことなく対比することができるためである。
以下、本発明の実施形態によるパワートランジスタ回路について、図面を参照しつつ説明する。図1は、本実施形態によるパワートランジスタ回路全体の構成を示す回路ブロック図である。
図1に示すように、パワートランジスタ回路20は、負荷であるモータ4に対して電流を供給するパワートランジスタ1を備える。さらに、パワートランジスタ回路20は、パワートランジスタ1とそれぞれ並列に接続された第1及び第2の電流検出用トランジスタ2,3を備える。本実施形態では、電流検出用トランジスタ2,3の故障を検出できるように、2個の電流検出用トランジスタ2,3を備えている。電流検出用トランジスタ2,3の故障検出のための構成等については、後に詳細に説明する。
パワートランジスタ1と、第1及び第2の電流検出用トランジスタ2,3とは、それぞれMOSFETからなる。パワートランジスタ1は、図示しない半導体基板上に形成された数千個のMOSFETセルを並列に接続することによって構成されている。従って、パワートランジスタ1は、その数千個のMOSFETセルを介してモータ4に大電流を供給することが可能である。一方、第1及び第2の電流検出用トランジスタ2,3は、1個又は並列接続された数個のMOSFETセルから構成される。それぞれのトランジスタ1〜3を構成するMOSFETセルの個数によって、各トランジスタ1〜3の電流容量が決定され、同一の電圧が各トランジスタ1〜3のゲートに印加されたとき、各トランジスタ1〜3には、各々の電流容量に応じた電流値の電流が流れる。本実施形態では、例えば各トランジスタ1〜3を流れる電流の電流値の比率が、パワートランジスタ1:第1の電流検出用トランジスタ2:第2の電流検出用トランジスタ3=4000:1:1となるように、各トランジスタ1〜3の電流容量が設定されている。
パワートランジスタ1のソースは、モータ4に接続されるとともに、第1のオペアンプ5及び第2のオペアンプ8の一方の入力端子(非反転入力端子)に接続されている。第1及び第2のオペアンプ5,8の他方の入力端子(反転入力端子)には、第1及び第2の電流検出用トランジスタ2,3のソースが接続されている。第1のオペアンプ5の出力端子は、第1の電流検出用トランジスタ2のソースにコレクタを接続し、エミッタを電流検出用抵抗7に接続した第1のNPNトランジスタ6のベースに接続されている。同様に、第2のオペアンプ8の出力端子は、第2の電流検出用トランジスタ3のソースにコレクタを接続し、エミッタを電流検出用抵抗10に接続した第2のNPNトランジスタ9のベースに接続されている。
パワートランジスタ1、第1及び第2の電流検出用トランジスタ2,3のそれぞれのゲートには、各々のトランジスタ1〜3の動作状態を制御するための共通の駆動信号(電圧信号)を出力するドライブ回路17が接続されている。ドライブ回路17には、図示しない制御回路から、負荷に供給すべき電流に応じた制御信号が与えられる。ドライブ回路17は、その制御信号に基づいて、上述した共通の駆動信号を生成して出力する。
ドライブ回路17が駆動信号を出力すると、パワートランジスタ1がオンしてモータ4へ電流が供給される。すると、モータ4に印加される電圧が、第1及び第2のオペアンプ5,8の各々の入力端子に入力される。このため、第1及び第2のオペアンプ5,8はその出力端子から、それぞれ第1及び第2のトランジスタ6,9をオンする電圧信号を出力する。この第1及び第2のオペアンプ5,8からの電圧信号によって第1及び第2のトランジスタ6,9がオンすると、第1及び第2の電流検出用トランジスタ2,3を介して第1及び第2の電流が流れる。
第1及び第2のオペアンプ5,8と第1及び第2のトランジスタ6,9は、上述した接続構成により負帰還回路を構成しているので、パワートランジスタ1がオンしてモータ4に電流を供給しているときには、同時に、第1及び第2の電流検出用トランジスタ2,3を介して第1及び第2の電流が流れるように、第1及び第2のトランジスタ6,9が導通状態に制御される。そして、上述したように、パワートランジスタ1と、第1及び第2の電流検出用トランジスタ2,3とは、各々の電流値の比率が予め定められているため、これら第1及び第2の電流検出用トランジスタ2,3を介して流れる第1及び第2電流の少なくとも一方の電流値から、パワートランジスタ1を流れる電流の電流値を検出することができる。
例えば、第1及び第2の電流検出用トランジスタ2,3を介して流れる電流は、電流検出用抵抗7,10によって第1及び第2の電圧信号V1、V2に変換され、図示しないA/D変換器に入力される。そして、A/D変換器によってデジタル値に変換された後、上記の制御回路に入力されて、制御回路が制御信号を生成する際に利用できるようにされる。また、図示していないが、第1及び第2の電圧信号V1,V2のいずれかが、パワートランジスタ1の最大許容電流値に対応する基準値を超えたか否かを判定して、基準値を超えた場合には、パワートランジスタ1の電流値を低減又はパワートランジスタ1を遮断するように制御する過電流保護回路を設けても良い。
次に、本実施形態の特徴である電流検出用トランジスタ2,3の故障検出のための構成及びその作動について説明する。
本実施形態では、電流検出用トランジスタ2,3の故障を検出すべく、第1及び第2のコンパレータ12、14が設けられている。第1のコンパレータ12のマイナス側の入力端子には、第1の電流検出用トランジスタ2を流れる第1電流の電流値に応じた第1の電圧信号V1に対して、補助電源11による第1のオフセット電圧Voff1を加算した電圧(V1+Voff1)が入力される。第1のコンパレータ12のプラス側の入力端子には、第2の電流検出用トランジスタ3を流れる第2電流の電流値に応じた第2の電圧信号V2が入力される。
また、第2のコンパレータ14のマイナス側の入力端子には、第1の電圧信号V1に対して、補助電源13による第2のオフセット電圧Voff1を減算した電圧(V1−Voff2)が入力される。第2のコンパレータ14のプラス側の入力端子には、第2の電圧信号V2が入力される。
ここで、本実施形態においては、第1及び第2の電流検出用トランジスタ2,3を流れる第1及び第2電流は互いに等しくなるように構成されているので、第1及び第2の電流検出用トランジスタ2,3が正常に作動している場合には、第1及び第2の電圧信号V1,V2は、ほぼ等しくなるはずである。しかしながら、第1及び第2の電流検出用トランジスタ2,3の一方が故障して設計値通りの電流値の電流を流すことができなくなると、第1及び第2の電圧信号V1,V2に差が生じる。
そのため、本実施形態では、上述した2つのコンパレータ12,14を用いて、第1及び第2の電圧信号V1,V2間に、第1及び第2の電流検出用トランジスタの一方が故障したとみなしえる差が生じたか否かを判定する。すなわち、第1のコンパレータ12では、第1の電圧信号V1と第1のオフセット電圧Voff1とを加算した加算電圧(V1+Voff1)と第2の電圧信号V2とが比較される。従って、通常、その加算電圧(V1+Voff1)の方が大きくなるはずである。換言すれば、第2電圧信号V2が加算電圧(V1+Voff1)よりも大きくなった場合、第1または第2の電流検出用トランジスタ2,3になんらかの故障が発生したと推測できる。なお、第2電圧信号V2が加算電圧(V1+Voff1)よりも大きくなった場合、第1のコンパレータ12からハイレベル信号が出力される。
第2のコンパレータ14では、第1の電圧信号V1から第2のオフセット電圧Voff2を減算した減算電圧(V1−Voff2)と第2の電圧信号V2とが比較される。従って、通常、第2の電圧信号V2が減算電圧(V1−Voff2)よりも大きくなるはずである。換言すれば、減算電圧(V1−Voff2)が第2の電圧信号V2よりも大きくなった場合、第1または第2の電流検出用トランジスタ2,3になんらかの故障が発生したと推測できる。減算電圧(V1−Voff2)が第2の電圧信号V2よりも大きくなった場合、第2のコンパレータ14からローレベル信号が出力される。
このように、本実施形態では、2つのコンパレータ12,14により、図2に示すように、第1の電流検出用トランジスタ2を流れる第1電流の電流値に相当する電圧信号V1に対して、第1のオフセット電圧Voff1を加算した加算電圧(V1+Voff1)と、第2のオフセット電圧Voff2を減算した減算電圧(V1−Voff2)を用いて、第1の電圧信号V1と第2の電圧信号V2との電圧差が収まるべき規定範囲を定めている。第2の電圧信号V2が加算電圧(V1+Voff1)を超えたり、減算電圧(V1−Voff2)を下回った場合には、第1及び第2の電圧信号V1,V2の電圧差が規定範囲を超えたことになるので、第2の電圧信号V2と加算電圧(V1+Voff1)及び減算電圧(V1−Voff2)との比較により、第1及び第2の電流検出用トランジスタが正常に動作しているか否かを判別することができる。
第1及び第2のコンパレータ12,14の出力は、それぞれOR回路15に入力される。ただし、第1のコンパレータ12の出力は、直接OR回路15に入力されるが、第2のコンパレータ14の出力は、反転入力端子を介してOR回路15に入力される。
第1及び第2の電流検出用トランジスタ2,3の一方に故障が生じた場合には、上述したように、第1のコンパレータ12からハイレベル信号が出力されるか、もしくは第2のコンパレータ14からローレベル信号が出力される。従って、第1のコンパレータ12の出力を直接入力し、第2のコンパレータ14の出力を反転入力端子を介して入力することにより、第1及び第2の電流検出用トランジスタ2,3の一方の故障を示す信号がいずれかのコンパレータ12,14から出力されたとき、OR回路15の出力がハイレベルとなる。従って、このOR回路15の出力信号のレベルによって、第1及び第2の電流検出用トランジスタ2,3の一方に故障が生じたことを識別することができる。
OR回路15の出力はダイアグ回路16に出力される。ダイアグ回路16は、OR回路15からハイレベルの信号が入力されたとき、ドライブ回路17による駆動信号の出力を停止させる。これにより、第1及び第2の電流検出用トランジスタ2,3の故障に起因して、パワートランジスタ1に過電流が流れたり、パワートランジスタにより供給される電流の制御が不適切となったりする事態の発生を未然に防止することができる。
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態に何ら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することができる。
例えば、上述した実施形態では、第1及び第2の電流検出用トランジスタ2,3を流れる第1及び第2電流が等しくなるように、パワートランジスタ1を流れる電流の電流値に対する比率を設定した。このようにすると、それら第1及び第2の電流の電流値に対応する第1及び第2の電圧信号V1,V2をなんらの調整を行うことなく対比することができるため好ましい。
ただし、例えば、各トランジスタ1〜3を流れる電流の電流値の比率を、パワートランジスタ1:第1の電流検出用トランジスタ2:第2の電流検出用トランジスタ3=4000:1:2のように設定し、その結果、第1及び第2電流の電流値が異なってもよい。この場合、例えば、第1及び第2の電流の電流値に相当する電圧信号V1,V2を発生する電流検出用抵抗7,10の抵抗値を、上記比率の相違に応じて調整する等の対策を講じれば、第1及び第2電流の電流値に相当する第1及び第2の電圧信号V1,V2を、上述した実施形態と同様の手法で対比することができる。
また、上述した実施形態では、パワートランジスタ1に対して、2個の電流検出用トランジスタ2,3が並列接続されていた。このような構成により、2個の電流検出用トランジスタ2,3の内、いずれか一方が故障した場合には、その故障を検出することは可能となったが、故障した電流検出用トランジスタを特定することはできなかった。
そのため、パワートランジスタ1に対して、3個以上の電流検出用トランジスタを並列に接続するようにして、いずれの電流検出用トランジスタが故障したかを特定できるようにしても良い。例えば、パワートランジスタ1に3個の電流検出用トランジスタを並列に接続した場合について、以下に説明する。
上述した実施形態と同様に、電流検出用抵抗を用いて、第1〜第3の電流検出用トランジスタを流れる第1〜第3の電流に相当する第1〜第3の電圧信号V1〜V3をそれぞれ発生させる。そして、第1及び第2の電圧信号V1、V2、第2及び第3の電圧信号V2,V3、及び第3及び第1の電圧信号V3,V1のそれぞれの組合せに関して、上述した実施形態と同様の手法で、組み合わされた電圧信号同士に電圧差が生じているか否かを判定する。いずれか1つの電流検出用トランジスタが故障した場合、その電流検出用トランジスタを流れる電流に対応する電圧信号が異常となるので、その電圧信号を含む組合せについては電圧差が発生しているとの判定がなされる。換言すれば、電圧差が生じていない組合せが、正常な電流検出用トランジスタを示すことになり、残りの電流検出用トランジスタが故障したと判断できる。
また、上述した実施形態では、パワートランジスタ及び電流検出用トランジスタとしてMOSFETを用いた例について説明したが、IGBTやバイポーラトランジスタを用いることも可能である。
実施形態によるパワートランジスタ回路全体の構成を示す回路ブロック図である。 電流検出用トランジスタ2,3の故障検出を行う手法について説明するための説明図である。
符号の説明
1…パワートランジスタ、2…第1の電流検出用トランジスタ、3…第2の電流検出用トランジスタ、4…モータ(負荷)、5…第1のオペアンプ、6…第1のトランジスタ、7…電流検出用抵抗、8…第2のオペアンプ、9…第2のトランジスタ、10…電流検出用抵抗、11…補助電源、12…第1のコンパレータ、13…補助電源、14…第2のコンパレータ、15…OR回路、16…ダイアグ回路、17…ドライブ回路、20…パワートランジスタ回路

Claims (6)

  1. 入力電圧に応じて、負荷に供給する電流を制御するパワートランジスタと、
    前記パワートランジスタと並列に接続され、前記パワートランジスタが負荷に供給する電流を所定の比率で減少した第1及び第2電流をそれぞれ流す第1及び第2の電流検出用トランジスタと、
    前記第1の電流検出用トランジスタを流れる第1電流の電流値と、前記第2の電流検出用トランジスタを流れる第2電流の電流値との差が規定範囲内に収まるか否かを判定する判定回路とを備え、
    前記判定回路の判定結果に基づいて、前記第1及び第2の電流検出用トランジスタのいずれかが故障している故障状態が検出されることを特徴とするパワートランジスタ回路。
  2. 前記判定回路の判定結果に基づき、前記第1及び第2の電流検出用トランジスタのいずれかの故障状態が検出されたとき、前記パワートランジスタによる前記負荷への電流供給を停止させるダイアグ回路を備えることを特徴とする請求項1に記載のパワートランジスタ回路。
  3. 前記第1及び第2電流は、前記パワートランジスタによって負荷に供給される電流を同一比率で減少した電流であることを特徴とする請求項1又は請求項2に記載のパワートランジスタ回路。
  4. 前記パワートランジスタと並列に接続され、前記パワートランジスタが負荷に供給する電流を所定の比率で減少した第3電流を流す第3の検出用トランジスタをさらに有し、前記判定回路は、前記第1電流と前記第2電流、前記第2電流と前記第3電流、及び前記第3電流と前記第1電流とのそれぞれの組合せに関して、電流値の差が前記規定範囲内に収まるか否かを判定し、当該判定結果に基づいて、前記第1〜第3の電流検出用トランジスタのいずれが故障しているかが検出されることを特徴とする請求項1に記載のパワートランジスタ回路。
  5. 前記判定回路の判定結果により、前記第1〜第3の電流検出トランジスタのいずれかの故障が検出されたとき、その故障している電流検出トランジスタ以外の電流検出トランジスタを流れる電流に基づいて、前記パワートランジスタが前記負荷に供給する電流の電流値を検出するダイアグ回路を備えることを特徴とする請求項4に記載のパワートランジスタ回路。
  6. 前記第1〜第3電流は、前記パワートランジスタによって負荷に供給される電流を同一比率で減少した電流であることを特徴とする請求項4又は請求項5に記載のパワートランジスタ回路。
JP2007285419A 2007-11-01 2007-11-01 パワートランジスタ回路 Expired - Fee Related JP4803161B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007285419A JP4803161B2 (ja) 2007-11-01 2007-11-01 パワートランジスタ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007285419A JP4803161B2 (ja) 2007-11-01 2007-11-01 パワートランジスタ回路

Publications (2)

Publication Number Publication Date
JP2009118546A JP2009118546A (ja) 2009-05-28
JP4803161B2 true JP4803161B2 (ja) 2011-10-26

Family

ID=40785062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007285419A Expired - Fee Related JP4803161B2 (ja) 2007-11-01 2007-11-01 パワートランジスタ回路

Country Status (1)

Country Link
JP (1) JP4803161B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11353484B2 (en) 2018-11-02 2022-06-07 Lg Energy Solution, Ltd. Current sensor diagnosing apparatus and method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3306602B2 (ja) * 1993-12-28 2002-07-24 株式会社日立製作所 デジタル保護制御方法
JPH11326393A (ja) * 1998-05-18 1999-11-26 Toshiba Syst Technol Corp 直流電流検出器の異常検出回路
JP3041614B1 (ja) * 1999-01-12 2000-05-15 本田技研工業株式会社 電流検出装置及び電動機制御装置
JP3727802B2 (ja) * 1999-03-11 2005-12-21 株式会社東芝 保護継電装置
JP3562453B2 (ja) * 2000-09-06 2004-09-08 トヨタ自動車株式会社 電流検出回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11353484B2 (en) 2018-11-02 2022-06-07 Lg Energy Solution, Ltd. Current sensor diagnosing apparatus and method

Also Published As

Publication number Publication date
JP2009118546A (ja) 2009-05-28

Similar Documents

Publication Publication Date Title
US7183756B1 (en) Current monitoring system using bi-directional current sensor
CN106484017B (zh) 稳压器用半导体集成电路
US8373957B2 (en) Load driving circuit and protection method
US10288694B2 (en) Secondary battery monitoring device and method for diagnosing failure
JP2006254669A (ja) 電流バランス回路
JP2009139223A (ja) 電流検出回路
JP2004294069A (ja) 物理量センサ装置
JP2005086883A (ja) 過電圧保護回路とこれを利用する電源、電源システム及び電子装置
JP6612583B2 (ja) 開放・天絡検出回路
JP2021170785A (ja) 制御装置、制御方法及びコンピュータプログラム
US7075464B2 (en) Circuit for current measurement and current monitoring
JP2018099020A (ja) 二次電池監視装置及び故障診断方法
JP4803161B2 (ja) パワートランジスタ回路
JP2019083632A (ja) 電力変換装置
JP2006064596A (ja) 電流検出装置
JP5989171B1 (ja) 電流検出回路、及びその回路を備えた車両用電子制御装置
JP4148243B2 (ja) 異常検出回路
US11114981B2 (en) Differential amplifier
JP7295775B2 (ja) 半導体装置
JP6919628B2 (ja) 電流検出回路および電源装置
JP7133463B2 (ja) 電圧変換装置
JP7297549B2 (ja) 電圧電流変換回路、及び充放電制御装置
JPH04238272A (ja) 漏洩電流検知機能を備えた電力供給回路
JP2009021071A (ja) 負荷回路の断線・過電流検出装置
US20230308017A1 (en) Two-wire transmitter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110725

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees