JP6612583B2 - 開放・天絡検出回路 - Google Patents
開放・天絡検出回路 Download PDFInfo
- Publication number
- JP6612583B2 JP6612583B2 JP2015207755A JP2015207755A JP6612583B2 JP 6612583 B2 JP6612583 B2 JP 6612583B2 JP 2015207755 A JP2015207755 A JP 2015207755A JP 2015207755 A JP2015207755 A JP 2015207755A JP 6612583 B2 JP6612583 B2 JP 6612583B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- output
- output terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims description 86
- 230000002159 abnormal effect Effects 0.000 claims description 21
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 230000005856 abnormality Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
Description
このため、負荷駆動回路が設けられるシステム等においては、負荷駆動回路が動作していない動作停止状態においても、負荷開放や出力端子の天絡を検出する必要がある。
すなわち、図5に示された回路において、開放・天絡検出回路は、第1及び第2の比較回路COMP1,COMP2を有し、後述するように出力端子OUTと接地間に接続された負荷RLが駆動されていない状態における開放検出、天絡検出が可能に構成されたものとなっている。
なお、図5において、第1抵抗器R1Aと並列接続された状態に示された抵抗器RSは、出力端子OUTと電源端子VCC間が天絡した場合の実効的な直列抵抗(天絡抵抗)であると仮定する。
さらに、VR1A<VR2A<VOUTとなった場合、第1比較回路COMP1、及び、第2比較回路COMP2共に異常判定、すなわち、出力端子OUTが天絡状態であるとの判定がなされたこととなる。
この特許文献1に開示された回路は、一見すると図5に示した従来回路と大きく異なるように見えるが、図5における第1抵抗器R1Aを定電流素子に置き換え、図5の回路同様、出力端子の電圧を、開放、天絡の判定のためのそれぞれの参照電圧と比較するものであり、その判定手法は、本質的には、図5に示された回路と同様のものである。
特許文献1に開示された回路は、図5の回路に対して、あくまで相関関係が変わるだけであり、その判定方法の基本原理は同一である。具体的な回路構成上の相違点としては、判定感度の設定を、図5に示された回路においては、第1及び第2抵抗器R1A,R2Aの抵抗比によって調整するのに対して、特許文献1に開示された回路においては、例えば、同文献の図2における定電流素子(27)の電流値と抵抗器(33)の抵抗値によって調整するように置き換えているだけである。
まず、出力端子OUTが開放状態でもなく、天絡状態でもなく、出力端子OUTに適正に負荷RLが接続されている状態について考える。
この場合、出力端子OUTと接地間の抵抗は、第2抵抗器R2Aと負荷RLの並列接続であるが、先に述べたようにR2A≫RLであるため、並列抵抗値はRLと近似できる。
したがって、負荷RLが適正に接続され、かつ、負荷駆動回路が動作していない状態において、電源から出力端子OUTを経由して接地側へ流れる電流は、VCC÷R1Aで近似することができる。なお、VCCは、便宜的に、電源電圧とする。
このため、電源電圧を高くして使用すると消費電流が増大を招くという問題がある。
つまり、このことは、負荷開放と判定する抵抗値を電源電圧によらず一定の値に設定することができないという問題があることを意味する。
先に述べたように、第1及び第2抵抗器R1A,R2Aは、消費電流を抑制するために高抵抗に設定する必要があり、また、R1A》RS、及び、R2A》RLであることから、上述の電圧VOUTを表す式は、VOUT=VCC×RL×(RL+RS)の如くに近似することができる。したがって、電圧VOUTは、天絡抵抗器RSの抵抗値と負荷RLの抵抗値の比によって定まることとなり、この電圧が天絡検出用の参照電圧VR2Aより高ければ天絡と判定されることとなる。
したがって、開放検出用参照電圧VR1Aを、この値よりも高く設定すると開放検出は機能せず、また、天絡用判定参照電圧VR2Aを、この値よりも低く設定すると開放を天絡として誤検出する結果を招くこととなる。
天絡用判定参照電圧VR2Aは、低く設定したほうがより高い天絡抵抗でも検出が可能となるので、仮に、天絡用判定参照電圧VR2Aを限界値のVCC×{R2A/(R1A+R2A)}に設定したとすると、検出可能な天絡抵抗値RSは、RS=R1A /R2A×RLとなる。
ここで、R1AとR2Aの比は、開放検出用参照電圧VR1Aと天絡用判定参照電圧VR2Aの設定電圧範囲を狭めることがないように電源電圧の中点付近にするのが一般的であることから、仮に、R1A:R2A=1:1とするとRS=RL、つまり、出力端子OUTと電源間が負荷抵抗値RLと同等か、それより小さい抵抗値で天絡しないと、天絡として検出されず、開放、又は、正常な状態と判断されてしまう問題を招く。
負荷駆動回路により電源供給が制御される負荷が接続された出力端子における前記負荷の開放の有無、及び、前記出力端子の天絡の有無を検出可能とする開放・天絡検出回路であって、
前記出力端子における出力状態の変化を検出する検出用抵抗器と、
前記検出用抵抗器により検出された電流変化に基づいて前記出力端子における異常の有無を判定する第1及び第2の比較回路と、
前記第1及び第2の比較回路に、前記検出用抵抗器の電流を所要の電流比で伝達するカレントミラー回路とを具備し、
前記検出用抵抗器は、その一端が前記出力端子に、他端が前記カレントミラー回路の入力段に、それぞれ接続されると共に、前記出力端子に接続された一端には、定電流を出力可能とする第1の定電流素子が接続されて設けられ、
前記カレントミラー回路の第1の出力段は、前記第1の比較回路の一方の入力端子に接続され、前記カレントミラー回路の第2の出力段は、前記第2の比較回路の一方の入力段に接続されると共に、当該第2の比較回路の一方の入力段には、定電流を出力可能とする第2の定電流素子が接続されて設けられ、
前記第2の定電流素子は、前記第1の定電流素子の出力電流に前記カレントミラー回路の電流比を乗じた値に等しい電流を出力可能とし、
前記第1の比較回路の他方の入力端子には、第1の参照電流源が、前記第2の比較回路の他方の入力端子には、第2の参照電流源が、それぞれ接続され、
前記第1の比較回路は、前記カレントミラー回路により得られる前記検出用抵抗器に流れる電流に比例した第1の出力電流と前記第1の参照電流源により出力される第1の参照電流との比較を行う一方、前記第2の比較回路は、前記カレントミラー回路の第2の出力電流と前記第2の定電流素子の出力電流との差分と、前記第2の参照電流源により出力される第2の参照電流との比較を行い、
前記第1の比較回路により、前記出力端子における電圧が正常状態にあることを示す信号が出力された場合に、前記第2の比較回路の出力に関わらず前記出力端子における電圧は正常であることを示す一方、
前記第1の比較回路により、前記出力端子における電圧が異常状態にあることを示す信号が出力され、かつ、前記第2の比較回路により、前記出力端子における電圧が正常状態にあることを示す信号が出力された場合に、前記出力端子が開放状態であることを示し、
さらに、前記第1及び第2の比較回路の双方から、前記出力端子における電圧が異常状態にあることを示す信号が出力された場合に、前記出力端子が天絡状態であることを示すよう構成されてなるものである。
また、上記本発明の目的を達成するため、本発明に係る開放・天絡検出回路は、
負荷駆動回路により電源供給が制御される負荷が接続された出力端子における前記負荷の開放の有無、及び、前記出力端子の天絡の有無を検出可能とする開放・天絡検出回路であって、
前記出力端子における出力状態の変化を検出する検出用抵抗器と、
前記検出用抵抗器に流れる電流を伝達するカレントミラー回路と、
比較動作を行う第1及び第2の比較回路とを具備し、
前記検出用抵抗器は、その一端が前記出力端子に、他端が前記カレントミラー回路の入力段に、それぞれ接続されると共に、前記出力端子に接続された一端には、定電流を出力可能とする第1の定電流素子が接続されて設けられ、
前記カレントミラー回路の第1の出力段は、前記第1の比較回路の一方の入力端子に接続されると共に、前記第1の出力段に流れる電流を電圧に変換する第1の電圧変換用抵抗器に接続され、
前記カレントミラー回路の第2の出力段は、前記第2の比較回路の一方の入力段に接続され、
前記第2の比較回路の一方の入力段には、定電流を出力可能とする第2の定電流素子が接続されて設けられると共に、前記カレントミラー回路の第2の出力段に流れる電流と前記第2の定電流素子が出力する定電流との差分電流を電圧に変換する第2の電圧変換用抵抗器が接続され、
前記第2の定電流素子は、前記第1の定電流素子の出力電流に前記カレントミラー回路の電流比を乗じた値に等しい電流を出力可能とし、
前記第1の比較回路の他方の入力端子には、第1の参照電圧源が、前記第2の比較回路の他方の入力端子には、第2の参照電圧源が、それぞれ接続され、
前記第1の比較回路は、前記第1の電圧変換用抵抗器により得られた電圧と前記第1の参照電圧との比較を行う一方、前記第2の比較回路は、前記第2の電圧変換用抵抗器により得られた電圧と前記第2の参照電圧との比較を行い、
前記第1の比較回路により、前記出力端子における電圧が正常状態にあることを示す信号が出力された場合に、前記第2の比較回路の出力に関わらず前記出力端子における電圧は正常であることを示す一方、
前記第1の比較回路により、前記出力端子における電圧が異常状態にあることを示す信号が出力され、かつ、前記第2の比較回路により、前記出力端子における電圧が正常状態にあることを示す信号が出力された場合に、前記出力端子が開放状態であることを示し、
さらに、前記第1及び第2の比較回路により、前記出力端子における電圧が異常状態にあることを示す信号が出力された場合に、前記出力端子が天絡状態であることを示すよう構成されてなるものも好適である。
また、本発明に係る開放・天絡検出回路においては、開放検出に用いられる電流分を、天絡検出時に差し引くことで、開放検出と天絡検出を明確に判別できるようにしており、従来回路と異なり、使用電源電圧等を考慮して開放検出と天絡検出の閾値設定を行う必要がなく、従来に比して回路使用時における制限や条件が少ないため使用し易い回路を提供することができる。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における開放・天絡検出回路の第1の実施例について、図1を参照しつつ説明する。
本発明の実施の形態における開放・天絡検出回路は、第1及び第2の比較回路(図1においては、それぞれ「COMP1」、「COMP2」と表記)51,52と、カレントミラー回路53と、第1及び第2の定電流素子(図1においては、それぞれ「IC1」、「IC2」と表記)8,9を主たる構成要素として構成されたものとなっている。なお、”IC1”、”IC2”の表記は、第1及び第2の定電流素子8,9自体を表すと共に、後述する回路動作においては、それぞれの電流値を表すものとしても用いることとする。
なお、図示されない負荷駆動回路は、いわゆる従来から良く知られている構成を有し、別途入力される制御信号に応じて負荷16に対する電源供給を制御するようになっているものである。
また、第2のトランジスタ2のドレイン(カレントミラー回路の第1の出力段)は、第1の比較回路51の一方の入力端子に接続されている。なお、本発明の実施の形態においては、第3のトランジスタ3として、NチャンネルMOSFETが用いられている。
第3のトランジスタ3のドレイン(カレントミラー回路の第2の出力段)と電源端子22との間には、第2の定電流素子9が接続されると共に、ドレインは、第2の比較回路52の一方の入力端子に接続されている。また、第3のトランジスタ3のソースは、接地側に接続されている。
まず、前提として、カレントミラー回路53を構成する第1乃至第3のトランジスタ1〜3の電流比(カレントミラー比)は、開放・天絡の検出感度を特別に設定したいとの必要がなければ、通常は、1:1:1とするのが好適である。
また、参照電流IR1と参照電流IR2の電流値は、同一の設定で良く、以下、これらの事を前提として動作を説明する。
まず、負荷駆動回路(図示せず)が動作状態にある場合に、開放・天絡検出回路において、電源(図示せず)から負荷駆動回路(図示せず)を経由して出力端子21に流れ込んだ電流は、負荷16と検出用抵抗器15に分流して流れることになるが、この状態において、開放・天絡検出回路は非動作状態であるため、検出用抵抗器15に流れる電流は無駄な電流であり、負荷駆動の効率を低下させてしまう。
検出用抵抗器15の抵抗値が上述のように設定され、開放・天絡検出回路が動作状態(負荷駆動回路が非動作状態)にある場合において、出力端子21には、第1の定電流素子8からの定電流IC1が流れ込み、負荷16と検出用抵抗器15に分流して流れることとなる。
また、電流I1は、I1=(RL×IC1−V1)/(RL+R1)と表される。
第1乃至第3のトランジスタ1〜3によるカレントミラー比が1:1:1の場合、第2のトランジスタ2のドレイン電流IS1はI1に等しく、このドレイン電流IS1は第1の比較回路51において参照電流IR1と比較され、第1の比較回路51においては、IS1<IR1であれば正常状態、IS1>IR1であれば異常状態との判定結果となる。
また、負荷側が断線状態で出力端子21に流れ込む全ての電流が検出用抵抗器15に流れた場合には、必ずIS1>IR1となり異常状態と判定されなければならない。
負荷16が接触不良等で出力端子21から負荷16を経由した接地間との抵抗が高くなった場合、カレントミラー回路53により第1の比較回路51に流れる比較電流IS1は、I1=(RL×IC1−V1/(RL+R1)で表されるI1に等しい。
すなわち、第2の比較回路52は、出力端子21と電源端子22とが天絡していない状態では、負荷16の値によらず常に適正な状態と判定し、負荷16の開放状態の判定には何ら無関係となる。
この場合、実際には、抵抗値0で天絡状態となるわけではなく、天絡した出力端子21と電源間の経路は、有限の値を持った抵抗により接続された状態となる。
このときの抵抗値をRS(なお、必要に応じてこのときの天絡抵抗器を「RS」と表記する)とすると(図1参照)、出力端子21に流れ込む電流は、第1の定電流素子51による定電流IC1と、電源と出力端子21の電位差によって天絡抵抗器RSに流れ込む電流(VCC−VOUT)/RSの和であり、この電流が負荷16と検出用抵抗器15に分流して流れる。なお、ここで、”VOUT”は、出力端子21における電圧であるとする。
ところで、VOUTは、RS、RL、R1、V1の関係によって定まるものであるが、先に述べたようにR1≧100RLであることから、出力端子21と接地間に流れる電流の殆どは、負荷16を経由して流れるので、VOUTは、直列接続されたRSとRLの比によって分圧された電圧とみなすことができ、その値は、VOUT=VCC×RS/(RS+RL)となる。
カレントミラー比は、1:1を仮定しているので、第1の比較回路51の比較電流IS1はI1に等しく、異常と判定されるのは、IS1が第1の参照電流IR1を上回った時であるから、その条件は、IS1=I1>IR1である。
この不等式は、左辺RS/RLが右辺の値より小さいと、第1の比較回路51が異常状態と判定することを意味する。
そこで、この不等式に比較電流に関する先の式、IS2−IC2=I1−IC1={−R3×IC1+RL/(RS+RL)×VCC−V1}/(RL+R1)を代入して整理すると、RSとRLの比に関して、RS/RL<VCC/ {RL×IR2+R1×(IC1+IR2)+V1}−1が得られる。
結局、この不等式の左辺RS/RLが右辺の値より小さいと、第2の比較回路52が異常状態と判定することを意味する。
なお、図1に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第2の実施例における開放・天絡検出回路は、図1に示された第1の実施例におけるカレントミラー回路53において用いられたNチャンネルMOSFETを、バイポーラトランジスタに代えて構成した点が異なるもので、他の回路部分は、第1の実施例と基本的に同一である。
第4及び第6のトランジスタ4〜6は、相互にベースが接続されると共に、第4のトランジスタ4のコレクタと接続されており、第4のトランジスタ4のコレクタは、検出用抵抗器15を介して第1の定電流素子8に接続されている。
また、第6のトランジスタ6のコレクタは、第2の比較回路52の一方の入力端子に接続されると共に、このコレクタと電源端子22との間に、第2の定電流素子9が接続されたものとなっている。
そして、第4乃至第6のトランジスタ4〜6のエミッタは、いずれも接地されたものとなっている。
かかる構成における回路動作は、基本的に図1に示された第1の実施例と同様であるので、ここでの再度の詳細な説明は省略する。
なお、図1に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第3の実施例は、図1に示された第1及び第2の比較回路51,52の比較動作における基準である参照電流を電圧に変えたものである。
以下、具体的に説明すれば、まず、第1の比較回路51の一方の入力端子と接地間には、第1の定電圧素子12が接続されて、第1の参照電圧VR1が印加されるようになっている。
また、第2の比較回路52の一方の入力端子と接地間には、第2の定電圧素子13が接続されて、第2の参照電圧VR2が印加されるようになっている。
また、第2の比較回路52の他方の入力端子には、第2の電圧変換用抵抗器(図3においては「R3」と表記)18の一端が接続され、この第2の電圧変換用抵抗器18の他端には、所定の電源電圧VCC2が印加されるようになっている。
なお、図1乃至図3に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第4の実施例は、図2に示された第2の実施例における回路構成を基本として、第1及び第2の比較回路51,52の比較動作の基準を、図3に示された第3の実施例同様、電流から電圧に変えたものである。
かかる構成における回路動作は、図1に示された第1の実施例と基本的に同一であるので、ここでの再度の詳細な説明は省略する。
52…第2の比較回路
53…カレントミラー回路
Claims (2)
- 負荷駆動回路により電源供給が制御される負荷が接続された出力端子における前記負荷の開放の有無、及び、前記出力端子の天絡の有無を検出可能とする開放・天絡検出回路であって、
前記出力端子における出力状態の変化を検出する検出用抵抗器と、
前記検出用抵抗器により検出された電流変化に基づいて前記出力端子における異常の有無を判定する第1及び第2の比較回路と、
前記第1及び第2の比較回路に、前記検出用抵抗器の電流を所要の電流比で伝達するカレントミラー回路とを具備し、
前記検出用抵抗器は、その一端が前記出力端子に、他端が前記カレントミラー回路の入力段に、それぞれ接続されると共に、前記出力端子に接続された一端には、定電流を出力可能とする第1の定電流素子が接続されて設けられ、
前記カレントミラー回路の第1の出力段は、前記第1の比較回路の一方の入力端子に接続され、前記カレントミラー回路の第2の出力段は、前記第2の比較回路の一方の入力段に接続されると共に、当該第2の比較回路の一方の入力段には、定電流を出力可能とする第2の定電流素子が接続されて設けられ、
前記第2の定電流素子は、前記第1の定電流素子の出力電流に前記カレントミラー回路の電流比を乗じた値に等しい電流を出力可能とし、
前記第1の比較回路の他方の入力端子には、第1の参照電流源が、前記第2の比較回路の他方の入力端子には、第2の参照電流源が、それぞれ接続され、
前記第1の比較回路は、前記カレントミラー回路により得られる前記検出用抵抗器に流れる電流に比例した第1の出力電流と前記第1の参照電流源により出力される第1の参照電流との比較を行う一方、前記第2の比較回路は、前記カレントミラー回路の第2の出力電流と前記第2の定電流素子の出力電流との差分と、前記第2の参照電流源により出力される第2の参照電流との比較を行い、
前記第1の比較回路により、前記出力端子における電圧が正常状態にあることを示す信号が出力された場合に、前記第2の比較回路の出力に関わらず前記出力端子における電圧は正常であることを示す一方、
前記第1の比較回路により、前記出力端子における電圧が異常状態にあることを示す信号が出力され、かつ、前記第2の比較回路により、前記出力端子における電圧が正常状態にあることを示す信号が出力された場合に、前記出力端子が開放状態であることを示し、
さらに、前記第1及び第2の比較回路の双方から、前記出力端子における電圧が異常状態にあることを示す信号が出力された場合に、前記出力端子が天絡状態であることを示すことを特徴とする開放・天絡検出回路。 - 負荷駆動回路により電源供給が制御される負荷が接続された出力端子における前記負荷の開放の有無、及び、前記出力端子の天絡の有無を検出可能とする開放・天絡検出回路であって、
前記出力端子における出力状態の変化を検出する検出用抵抗器と、
前記検出用抵抗器に流れる電流を伝達するカレントミラー回路と、
比較動作を行う第1及び第2の比較回路とを具備し、
前記検出用抵抗器は、その一端が前記出力端子に、他端が前記カレントミラー回路の入力段に、それぞれ接続されると共に、前記出力端子に接続された一端には、定電流を出力可能とする第1の定電流素子が接続されて設けられ、
前記カレントミラー回路の第1の出力段は、前記第1の比較回路の一方の入力端子に接続されると共に、前記第1の出力段に流れる電流を電圧に変換する第1の電圧変換用抵抗器に接続され、
前記カレントミラー回路の第2の出力段は、前記第2の比較回路の一方の入力段に接続され、
前記第2の比較回路の一方の入力段には、定電流を出力可能とする第2の定電流素子が接続されて設けられると共に、前記カレントミラー回路の第2の出力段に流れる電流と前記第2の定電流素子が出力する定電流との差分電流を電圧に変換する第2の電圧変換用抵抗器が接続され、
前記第2の定電流素子は、前記第1の定電流素子の出力電流に前記カレントミラー回路の電流比を乗じた値に等しい電流を出力可能とし、
前記第1の比較回路の他方の入力端子には、第1の参照電圧源が、前記第2の比較回路の他方の入力端子には、第2の参照電圧源が、それぞれ接続され、
前記第1の比較回路は、前記第1の電圧変換用抵抗器により得られた電圧と前記第1の参照電圧との比較を行う一方、前記第2の比較回路は、前記第2の電圧変換用抵抗器により得られた電圧と前記第2の参照電圧との比較を行い、
前記第1の比較回路により、前記出力端子における電圧が正常状態にあることを示す信号が出力された場合に、前記第2の比較回路の出力に関わらず前記出力端子における電圧は正常であることを示す一方、
前記第1の比較回路により、前記出力端子における電圧が異常状態にあることを示す信号が出力され、かつ、前記第2の比較回路により、前記出力端子における電圧が正常状態にあることを示す信号が出力された場合に、前記出力端子が開放状態であることを示し、
さらに、前記第1及び第2の比較回路により、前記出力端子における電圧が異常状態にあることを示す信号が出力された場合に、前記出力端子が天絡状態であることを示すことを特徴とする開放・天絡検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015207755A JP6612583B2 (ja) | 2015-10-22 | 2015-10-22 | 開放・天絡検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015207755A JP6612583B2 (ja) | 2015-10-22 | 2015-10-22 | 開放・天絡検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017079444A JP2017079444A (ja) | 2017-04-27 |
JP6612583B2 true JP6612583B2 (ja) | 2019-11-27 |
Family
ID=58665514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015207755A Active JP6612583B2 (ja) | 2015-10-22 | 2015-10-22 | 開放・天絡検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6612583B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6969982B2 (ja) * | 2017-11-10 | 2021-11-24 | 新日本無線株式会社 | 負荷開放検出回路 |
JP7270418B2 (ja) * | 2019-03-08 | 2023-05-10 | 日清紡マイクロデバイス株式会社 | 異常検出回路 |
CN111458666B (zh) * | 2020-04-16 | 2022-05-24 | 南京煜茂兮电子科技有限公司 | 永磁同步电机绕组开路故障诊断方法 |
JP7363657B2 (ja) * | 2020-04-21 | 2023-10-18 | 株式会社デンソー | 過電圧判定回路 |
JP7468126B2 (ja) * | 2020-05-08 | 2024-04-16 | 富士電機株式会社 | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3198180B2 (ja) * | 1993-01-27 | 2001-08-13 | 富士通テン株式会社 | 負荷異常状態検知回路 |
JP2004347423A (ja) * | 2003-05-21 | 2004-12-09 | Denso Corp | 電気負荷の異常検出装置及び電子制御装置 |
JP4731257B2 (ja) * | 2005-09-15 | 2011-07-20 | 株式会社リコー | 異常接続検出回路及び異常接続検出回路を備えた駆動装置 |
US9013161B2 (en) * | 2011-09-29 | 2015-04-21 | Fuji Electric Co., Ltd. | Load drive circuit |
-
2015
- 2015-10-22 JP JP2015207755A patent/JP6612583B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017079444A (ja) | 2017-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6612583B2 (ja) | 開放・天絡検出回路 | |
US8937797B2 (en) | Method and apparatus to detect a broken wire condition in an integrated circuit | |
JP4050292B2 (ja) | 電子制御装置 | |
JP5708817B2 (ja) | 負荷駆動回路 | |
US20090289705A1 (en) | Pulse modulation type electric power amplifier | |
US9493127B2 (en) | Electrical control system | |
JP7270418B2 (ja) | 異常検出回路 | |
US20040113630A1 (en) | Voltage detecting circuit | |
US7652861B2 (en) | Overcurrent detecting circuit and reference voltage generating circuit | |
JP2008141612A (ja) | 負荷駆動装置の故障検出装置および負荷駆動用ic | |
US7477502B1 (en) | Method and system for providing fault protection in a power supply system | |
JPH05315931A (ja) | レベルシフト回路 | |
JP2013059206A (ja) | 充電回路及びその制御方法 | |
JP2004213454A (ja) | 負荷の故障診断方法および装置 | |
JP2021114859A (ja) | 継電装置、車載器 | |
US7755432B1 (en) | Short circuit protection circuits and methods | |
JP5989171B1 (ja) | 電流検出回路、及びその回路を備えた車両用電子制御装置 | |
JP6649021B2 (ja) | 負荷開放検出回路 | |
US20050127921A1 (en) | Voltage detecting circuit | |
JP2009021071A (ja) | 負荷回路の断線・過電流検出装置 | |
JP4300773B2 (ja) | 異常検出装置 | |
JP2015142330A (ja) | 負荷駆動装置 | |
WO2022107416A1 (ja) | 電子装置 | |
JP4803161B2 (ja) | パワートランジスタ回路 | |
US11394355B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191031 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6612583 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |