JP6649021B2

JP6649021B2 - 負荷開放検出回路

Info

Publication number: JP6649021B2
Application number: JP2015189086A
Authority: JP
Inventors: 賢一石丸
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2015-09-28
Filing date: 2015-09-28
Publication date: 2020-02-19
Anticipated expiration: 2035-09-28
Also published as: JP2017069994A

Description

本発明は、スイッチング素子を用いた負荷駆動回路により電源供給が制御される負荷の開放状態の有無を検出する負荷開放検出回路に係り、特に、動作に必要な電源電圧の適用範囲の拡大、消費電力の低減等を図ったものに関する。

従来、負荷に対する電源供給の駆動制御を行う負荷駆動回路においては、その回路が組み込まれたシステム等の動作状態を管理するため、負荷の断線や接続不良を検知する負荷開放検出機能を備えることが多い。特に、安全が優先される自動車用のシステム等にあっては、必要な時にシステム等が確実に機能するように異常検出を常時実施している。
このため、負荷駆動回路が設けられるシステム等においては、負荷駆動回路が動作していない動作停止状態においても、負荷の開放状態を検出する必要がある。

従来、このような負荷駆動回路は、例えば、図４に回路構成例が示されたように、負荷ＲＬの一端を電源電圧ＶＣＣを供給する電源（図示せず）に接続する一方、負荷ＲＬの他端と接地間に、負荷駆動用のスイッチング素子Ｑ１を直列接続して設け、このスイッチング素子Ｑ１の導通・非導通状態を制御する構成を有するものが一般的である。
このような構成の負荷駆動回路にあっては、スイッチング素子Ｑ１の制御回路や、負荷駆動回路の過電流状態、過熱状態に応じた保護回路の電源が、負荷駆動用のスイッチング素子Ｑ１の入力端子と兼用になっている方式が採られることが多い。

ところが、上述のような方式の負荷駆動回路では、負荷ＲＬが駆動されていない状態では、入力端子の電圧が０Ｖ程度となるため、この負荷駆動回路の入力端子における電圧を、負荷駆動が行われていない状態で、負荷開放検出回路を動作させるための電源電圧として利用することができない。
このため、従来は、スイッチング素子Ｑ１の入力端子とは別に、負荷開放検出回路専用の電源を設けるか、例えば、負荷ＲＬと接地間に直列抵抗器Ｒ１Ａ，Ｒ２Ａを接続し（図４参照）、抵抗分圧により得られた電圧を検出することで負荷開放の検出を可能とする方策などが採られていた（例えば、特許文献１等参照）。

特開２０１０−１１００９３号公報（第４−７頁、図１）

しかしながら、上述した抵抗分圧による電圧を負荷開放検出回路に用いる方法の場合、負荷開放検出回路専用の電源を設ける必要はなくなるが、抵抗分圧により得られた電圧は、例えば、図４に示された回路構成例においては、負荷開放検出に用いられるＭＯＳ型電界効果トランジスタ（以下、説明の便宜上「状態出力用トランジスタ」と称する）Ｑ３のゲート電圧とされているため、負荷用の電源電圧の設定範囲に大きな制約が生ずることとなる。すなわち、電源電圧が低いと、状態出力用トランジスタＱ３のゲート電圧が閾値電圧を下回り、状態出力用トランジスタＱ３の動作状態が確保できなくなる一方、電源電圧が高いとゲート電圧が耐圧を越えてしまい、トランジスタ破壊を招く虞がある。

例えば、状態出力用トランジスタＱ３の閾値電圧が１Ｖ、動作最大ゲート電圧が５Ｖと仮定した場合、電源と接地間に負荷ＲＬと直列接続される２つの抵抗器Ｒ１Ａ，Ｒ２Ａの抵抗値の比が３：１とすると、状態出力用トランジスタＱ３をオン状態とするのに要するゲート電圧は１Ｖ以上５Ｖ以下であり、この時の負荷用電源の設定可能な電圧範囲は４Ｖ以上２０Ｖ以下となり、２０Ｖを越える電源電圧の使用はできないこととなる。

しかもこのような負荷駆動回路においては、インダクタ成分を含む負荷を駆動する場合も多くあり、そのような場合、スイッチング素子Ｑ１がオフした直後に、負荷ＲＬのインダクタに蓄積されていたエネルギーの放出により、スイッチング素子Ｑ１と負荷ＲＬの接点は、電源電圧より高い電圧に達するため、インダクタ成分を含む負荷を駆動する場合は、設定可能な電源電圧の範囲はさらに狭くなる。
また、上述の２つの抵抗器Ｒ１Ａ，Ｒ２Ａ経由で常時電流が流れるが、電源電圧２０Ｖの時の電流は、電源電圧４Ｖの時の電流に対して５倍にも増加してしまい消費電力の増加を招くという問題がある。

本発明は、上記実状に鑑みてなされたもので、負荷駆動回路からの電源供給を要することなく、負荷用電源の電圧範囲を極力広く設定可能とし、しかも、消費電力の低減を図ることのできる負荷開放検出回路を提供するものである。

上記本発明の目的を達成するため、本発明に係る負荷開放検出回路は、電源に接続された負荷の駆動を、前記負荷と接地間に設けられたスイッチング素子により制御する負荷駆動回路に接続し前記負荷の開放の有無を検出する負荷開放検出回路であって、前記負荷と前記スイッチング素子の接点にドレインが接続されたデプレッション型ＭＯＳＦＥＴを有し、前記デプレッション型ＭＯＳＦＥＴのゲート及びソースがツェナーダイオードのカソードに接続される一方、前記ツェナーダイオードのアノードは接地され、前記デプレッション型ＭＯＳＦＥＴのゲート及びソースと前記ツェナーダイオードのカソードの接点の電位変化をトランジスタを介して状態出力端子に出力し、当該出力により、前記負荷駆動回路の非動作状態における前記負荷の負荷開放の有無を判定可能とした負荷開放検出回路において、前記デプレッション型ＭＯＳＦＥＴのソースとツェナーダイオードのカソードとの間に、抵抗器が直列接続されて設けられ、前記抵抗器は、その一方の端部に前記デプレッション型ＭＯＳＦＥＴのゲート及び前記ツェナーダイオードのカソードが接続される一方、前記抵抗器の他方の端部に前記デプレッション型ＭＯＳＦＥＴのソースが接続され、前記デプレッション型ＭＯＳＦＥＴのゲート及びソースと前記ツェナーダイオードのカソードの接点の電位変化をトランジスタを介して状態出力端子に出力することに代えて、前記デプレッション型ＭＯＳＦＥＴのゲートと前記ツェナーダイオードのカソードと前記抵抗器の一方の端部との接続点の電位変化をトランジスタを介して状態出力端子に出力するよう構成されてなることを特徴とする。

本発明によれば、負荷が開放状態にない場合には負荷を介した電源を利用し、負荷が開放状態の場合には負荷を介した電源の利用ができなくなることを利用し、負荷開放の有無を判定可能に構成したので、専用の電源装置を要すること無く負荷駆動回路が非動作状態にあっても確実に負荷の開放検出動作を確保することができ、しかも、負荷用電源の電圧範囲が従来に比して広く設定することができ、さらに、従来に比して、消費電力の低減を図ることができるという効果を奏するものである。

本発明の実施の形態における負荷開放検出回路の参考例の回路構成を示す回路図である。本発明の実施の形態における負荷開放検出回路の実施例の回路構成を示す回路図である。本発明の実施の形態における負荷開放検出回路の別の参考例の回路構成を示す回路図である。従来の負荷開放検出回路の回路構成例を示す回路図である。

以下、本発明の実施の形態について、図１乃至図３を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における負荷開放検出回路の参考例について、図１を参照しつつ説明する。
負荷開放検出回路１０１は、負荷駆動回路１０２の負荷（図１においては「ＲＬ」と表記）１０が開放状態にあるか否かを検出する機能を有するもので、ダイオード駆動用ＭＯＳＦＥＴ（図１においては「Ｑ２」と表記）２と、ツェナーダイオード（図１においては「Ｄ１」と表記）５と、状態出力用トランジスタ（図１においては「Ｑ３」と表記）３とを有して構成されたものとなっている。
なお、本発明の実施の形態においては、ダイオード駆動用ＭＯＳＦＥＴ２と状態検出用トランジスタ３には、Ｎ型ＭＯＳＦＥＴが用いられており、特に、ダイオード駆動用ＭＯＳＦＥＴ２にはデプレッション型が用いられている。

一方、負荷駆動回路１０２は、スイッチング素子としての負荷駆動回路用ＭＯＳＦＥＴ（図１においては、それぞれ「Ｑ１」と表記）１を有して構成されたものとなっている。
まず、負荷駆動回路１０２において、スイッチング素子としての負荷駆動回路用ＭＯＳＦＥＴ１のドレインと負荷開放検出回路１０１のダイオード駆動用ＭＯＳＦＥＴ２のドレインが相互に接続されると共に、負荷１０を介して図示されない電源から負荷用電源電圧ＶＣＣが印加されるようになっている。
なお、本発明の実施の形態において、負荷駆動回路用ＭＯＳＦＥＴ１として、Ｎ型ＭＯＳＦＥＴが用いられている。

また、負荷駆動用ＭＯＳＦＥＴ１のソースは接地される一方、ゲートには入力端子（図１においては「IN」と表記）２１が接続されている。
一方、ダイオード駆動用ＭＯＳＦＥＴ２のソースは、ゲートと共に、ツェナーダイオード５のアノード、及び、状態検出用トランジスタ３のゲートに接続されており、ツェナーダイオード５のカソードは接地されている。
状態検出用トランジスタ３は、そのドレインが状態出力端子（図１においては「DIAG」と表記）２２に接続される一方、ソースは接地されている。

次に、上記構成における動作について説明する。
入力端子２１に、スイッチング素子としての負荷駆動用ＭＯＳＦＥＴ１をオン状態とするための所要の電圧を印加し、負荷駆動用ＭＯＳＦＥＴ１をオン状態とすると、負荷１０と負荷駆動用ＭＯＳＦＥＴ１の節点電位は接地電圧に近い電圧となり、負荷用電源（図示せず）から負荷１０が開放状態にない場合には、負荷１０、負荷駆動用ＭＯＳＦＥＴ１を介して接地側へ負荷電流が流れる。
この時、ツェナーダイオード５のカソード電位は、ほぼ０Ｖとなり、状態検出用トランジスタ３はオフ状態となるため、状態出力端子２２と接地間は、高インピーダンスとなる。

一方、負荷１０が開放状態の場合には、負荷駆動用ＭＯＳＦＥＴ１がオン状態であっても、ダイオード駆動用ＭＯＳＦＥＴ２に電流が流れることなくツェナーダイオード５のカソード電位は、ほぼ０Ｖとなり、状態検出用トランジスタ３はオフ状態のため、状態出力端子２２と接地間は、同じく高インピーダンスとなる。なお、ここで、負荷１０の開放状態とは、何らかの原因により負荷１０に電源電圧が正常に供給されておらず、あるいは断線により、負荷電流が流れていない状態を言う。

しかして、負荷駆動用ＭＯＳＦＥＴ１がオン状態の場合、負荷開放の有無にかかわらず状態出力端子２２と接地間は高インピーダンスとなり、この状態にあっては、本発明の実施の形態における負荷開放検出回路１０１は機能せず、かつ、負荷開放検出回路１０１に電流が流れることはなく負荷駆動に影響を与えることはない。

次に、負荷１０が開放状態にない場合、入力端子２１に印加電圧を０Ｖとすると、負荷駆動用ＭＯＳＦＥＴ１がオフ状態となるため、負荷電流は流れなくなり、負荷１０と負荷駆動用ＭＯＳＦＥＴ１の節点電位は、ほぼ負荷用電源電圧ＶＣＣに等しくなる。
この状態で、ゲートとソースが短絡されているダイオード駆動用ＭＯＳＦＥＴ２は、定電流源として機能し、その電流は、本発明の実施の形態における負荷駆動回路１０２が設けられる負荷駆動システム（図示せず）全体に影響を与えないよう負荷電流に対して十分小さな値とするのが好ましく、そのため、そのような電流値となるようにダイオード駆動用ＭＯＳＦＥＴ２のゲート長とゲート幅が選定されたものとなっている。

例えば、ダイオード駆動用ＭＯＳＦＥＴ２が供給する定電流としての電流の大きさは、最大でも負荷電流の１００分の１以下、すなわち、具体的には、ツェナーダイオード５に確実にツェナー電圧を発生させることができる値として、１μＡ〜数１０μＡ程度に設定するのが好適である。

そして、デプレッション型のダイオード駆動用ＭＯＳＦＥＴ２による定電流は、ツェナーダイオード５のカソードに流れ込んでツェナー電圧を発生させ、状態検出用トランジスタ３をオン状態とし、その結果、状態出力端子２２と接地間は低インピーダンス状態となる。
これが負荷開放状態にない場合の状態出力端子２２と接地間の正常な状態である。

これに対し、負荷用電源（図示せず）と負荷１０の接続が絶たれ、又は、負荷１０と負荷駆動用ＭＯＳＦＥＴ１の接続が断たれ、負荷開放状態となった場合は、ダイオード駆動用ＭＯＳＦＥＴ２に電流が流れず、ツェナーダイオード５にはツェナー電圧は発生せず、上述の２カ所の節点の電位はほぼ０Ｖとなり、状態検出用トランジスタ３はオフ状態となるため、状態出力端子２２と接地間は高インピーダンス状態となる。
これが負荷開放状態にある場合の状態出力端子２２と接地間の状態である。
なお、負荷開放状時に、デプレッション型のダイオード駆動用ＭＯＳＦＥＴ２とツェナーダイオード５の接点電圧が確実に接点電位となるようにツェナーダイオード５と並列に抵抗器を接続しても良い。

次に、本発明の実施形態における実施例について、図２を参照しつつ説明する。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この実施例における負荷開放検出回路１０１Ａは、ダイオード駆動用ＭＯＳＦＥＴ２のソースとツェナーダイオード５のカソードとの間に、電流変動補償用の抵抗器（図２においては「Ｒ４」と表記）１１が直列接続して設けた構成を有するものである。
この抵抗器１１は、ダイオード駆動用ＭＯＳＦＥＴ２の閾値電圧の違いによる定電流値変動を補償する機能を果たすものである。
なお、負荷開放検出回路１０１Ａとしての全体の動作は、先に図１を参照しつつ説明した参考例の場合と基本的に同様であるので、ここでの再度の説明は省略することとする。

次に、別の参考例について、図３を参照しつつ説明する。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この負荷開放検出回路１０１Ｂは、図１に示された参考例におけるツェナーダイオード５に代えて、複数の直列接続されたダイオードが設けられた構成を有するものである。

すなわち、ダイオード駆動用ＭＯＳＦＥＴ２のソースと接地間に、図３の例においては、３個のダイオード（図３においては、それぞれ「Ｄ２−１」「Ｄ２−２」、「Ｄ２−３」と表記）６ａ〜６ｃが、ダイオード駆動用ＭＯＳＦＥＴ２のソース側にアノードが位置するように直列接続されて設けられたものとなっている。
このダイオード６ａ〜６ｃの順方向電圧により、図１に示された参考例において、ツェナーダイオード５により発生させていた電圧に相当する電圧を得ることができるものとなっている。
なお、ダイオードの数は、３個に限定されるものではなく、ダイオード駆動用ＭＯＳＦＥＴ２のソースと接地間に必要とされる電圧の大きさに応じて適宜選定されるべきものである。

また、ダイオード６ａ〜６ｃの順方向電圧は、負の温度係数を有するため、多段接続したダイオード６ａ〜６ｃと直列に、温度係数が正の抵抗器を接続して温度補償が行われるよう構成しても好適である。
なお、負荷開放検出回路１０１Ｂとしての全体の動作は、先に図１を参照しつつ説明した参考例の場合と基本的に同様であるので、ここでの再度の説明は省略することとする。

負荷駆動回路からの電源供給を要することなく、負荷用電源の電圧範囲の設定範囲の拡大が所望される負荷開放検出回路に適用できる。

１…負荷駆動回路用ＭＯＳＦＥＴ
２…ダイオード駆動用ＭＯＳＦＥＴ
３…状態検出用トランジスタ
５…ツェナーダイオード
１０…負荷

Claims

電源に接続された負荷の駆動を、前記負荷と接地間に設けられたスイッチング素子により制御する負荷駆動回路に接続し前記負荷の開放の有無を検出する負荷開放検出回路であって、前記負荷と前記スイッチング素子の接点にドレインが接続されたデプレッション型ＭＯＳＦＥＴを有し、前記デプレッション型ＭＯＳＦＥＴのゲート及びソースがツェナーダイオードのカソードに接続される一方、前記ツェナーダイオードのアノードは接地され、前記デプレッション型ＭＯＳＦＥＴのゲート及びソースと前記ツェナーダイオードのカソードの接点の電位変化をトランジスタを介して状態出力端子に出力し、当該出力により、前記負荷駆動回路の非動作状態における前記負荷の負荷開放の有無を判定可能とした負荷開放検出回路において、
前記デプレッション型ＭＯＳＦＥＴのソースとツェナーダイオードのカソードとの間に、抵抗器が直列接続されて設けられ、前記抵抗器は、その一方の端部に前記デプレッション型ＭＯＳＦＥＴのゲート及び前記ツェナーダイオードのカソードが接続される一方、前記抵抗器の他方の端部に前記デプレッション型ＭＯＳＦＥＴのソースが接続され、
前記デプレッション型ＭＯＳＦＥＴのゲート及びソースと前記ツェナーダイオードのカソードの接点の電位変化をトランジスタを介して状態出力端子に出力することに代えて、前記デプレッション型ＭＯＳＦＥＴのゲートと前記ツェナーダイオードのカソードと前記抵抗器の一方の端部との接続点の電位変化をトランジスタを介して状態出力端子に出力するよう構成されてなることを特徴とする負荷開放検出回路。