JP6951899B2 - 発光素子駆動装置 - Google Patents

Description

本発明は、発光素子駆動装置に関する。

従来、ＬＥＤ（発光ダイオード）などの発光素子を駆動する発光素子駆動装置が様々に開発されてきている。

ＬＥＤを用いた発光素子駆動装置においては、点灯開始直後のＬＥＤ電流がゼロから設定した目標電流値に上昇する際、フィードバック制御系の遅れによりＬＥＤ電流が瞬間的に目標電流値を超えてオーバーシュートすることがある。この場合、オーバーシュートした電流により点灯開始時に閃光が生じたり、最大定格電流をオーバーしたりしてＬＥＤが劣化したりするという恐れがあった。

特許文献１は、オーバーシュートの抑制に関して述べる。特許文献１の図２を参照すると、ソフトスタート回路は、時間とともにその電圧レベルが上昇するソフトスタート電圧を生成する。パルス幅変調器は、スイッチング電源の出力電圧に応じたフィードバック電圧がソフトスタート電圧と一致するように、デューティ比が調節されるＰＷＭ信号を生成する。ドライバ回路は、ＰＷＭ信号に応じてスイッチング素子を制御する。キャパシタは、一端の電位が固定される。電流源は、ＰＷＭ信号と同期して間欠的に流れる充電電流を生成してキャパシタを充電する。ソフトスタート回路は、キャパシタに生ずる電圧をソフトスタート電圧として出力する。

この構成によりキャパシタを間欠的に充電することにより、実効的な充電電流を減らすことができるため、キャパシタの容量値が小さくても、時間変化率の小さな、言い換えれば時定数の長いソフトスタート電圧を生成でき、オーバーシュートを抑制することができる。

図５は、オーバーシュートの不具合に関して本発明者が事前に検討した発光素子駆動装置５００の構成を示す。

発光素子駆動装置５００は、ドライブアンプ１（ＤＲＶ＿ＡＭＰ）、定電流源２、駆動素子３、コンパレータ４、定電圧源５、制御部６、抵抗Ｒ１、抵抗Ｒ２、複数の発光素子を直列接続した発光素子光源ＬＥＤ１を備え構成される。

電源端子ＩＮには抵抗Ｒ１の一端と抵抗Ｒ２の一端とが接続され、抵抗Ｒ１の他端には定電流源２の一端とドライブアンプ１（ＤＲＶ＿ＡＭＰ）の非反転入力端子（＋）が接続され、抵抗Ｒ２の他端にはドライブアンプ１（ＤＲＶ＿ＡＭＰ）の反転入力端子（−）と駆動素子３のソースが接続されている。
ドライブアンプ１（ＤＲＶ＿ＡＭＰ）の出力は駆動素子３のゲートに接続され、駆動素子３のドレインは発光素子光源ＬＥＤ１のアノードに接続され、発光素子光源ＬＥＤ１のカソードは接地端子ＧＮＤに接続されている。
発光素子光源ＬＥＤ１のアノードには、コンパレータ４の非反転流力端子（＋）が接続されており、コンパレータ４の反転入力端子（−）は定電圧源５の一端と接続され、定電圧源５の他端は電源端子ＩＮと接続されている。定電圧源５は、ＬＥＤオープン検出電圧ＶＯＰを生成する。コンパレータ４によってＬＥＤオープン検出信号ＬＯＤが生成され、制御部６へ入力される。制御部６はドライブアンプ１（ＤＲＶ＿ＡＭＰ）を制御する。

発光素子駆動装置５００の動作を簡単に説明する。定電流源２で発生する基準電流ＩＳＥＴ＿ＨＶが抵抗Ｒ１を流れることで発生する電圧ＶＲ１がドライブアンプ１（ＤＲＶ＿ＡＭＰ）の非反転入力端子（＋）に印加され、その反転入力端子（−）に電圧ＶＲ１と等しい電圧が取り出される。その電圧により抵抗Ｒ２で発生した電流が駆動素子３を介して発光素子光源ＬＥＤ１に供給される。

図６は、発光素子駆動装置５００における問題点を説明する為の電源電圧ＶＩＮの立ち上げ時におけるタイミングチャートを示す。

電源電圧ＶＩＮは、時刻ｔ０から時刻ｔ４に向かって０Ｖから徐々に立ち上げられていく。この時、出力電圧ＶＯＵＴは電源電圧ＶＩＮに追随して上昇していく。

ドライブアンプ１（ＤＲＶ＿ＡＭＰ）のゲート・ソース間電圧ＶＧＳは、ドライブアンプ１（ＤＲＶ＿ＡＭＰ）が時刻ｔ１において低電圧誤動作防止が解除され起動するまで発生しない。低電圧誤動作防止は、電源投入時や電源瞬断時の誤動作を防止するための保護機能のことで、電源電圧ＶＩＮが例えば５Ｖ以上になると解除される。
その後、ドライブアンプ１（ＤＲＶ＿ＡＭＰ）のゲート・ソース間電圧ＶＧＳは最大（ＶＧＳ＿ＭＡＸ）となり、時刻ｔ３すなわち次式の条件となるまで維持される。
ＶＩＮ＞ＶＦ＿ＴＯＴＡＬ
ここでＶＦ＿ＴＯＴＡＬは、発光素子光源ＬＥＤ１の総順方向電圧を意味する。
その後、時刻ｔ４で定常状態になる。

ＬＥＤ駆動電流Ｉ＿ＬＥＤは時刻ｔ２において流れ始める。時刻ｔ３において、発光素子光源ＬＥＤ１にあらかじめ定めた一定の設定電流Ｉ＿ＬＥＤ＿Ｃが流れる。理想であれば、この瞬間に設定電流Ｉ＿ＬＥＤ＿Ｃは一定となることが望まれるが、ドライブアンプ１（ＤＲＶ＿ＡＭＰ）のゲート・ソース間電圧ＶＧＳの制御遅れによりオーバーシュート電流Ｉｏｓが時刻ｔ３〜ｔ４の区間で流れてしまう。ＬＥＤ駆動電流Ｉ＿ＬＥＤは、ドライブアンプ１（ＤＲＶ＿ＡＭＰ）のゲート・ソース間電圧ＶＧＳが回路動作に追従する時刻ｔ４で定常状態となり、以降は設定電流Ｉ＿ＬＥＤ＿Ｃを維持する。

特開２０１１−２４４６７７号公報

特許文献１に記載された方法は、起動時にソフトスタート回路が必要となるため集積度が増大するという不具合が懸念される。

また、本発明に至る事前に検討に供した図５の回路は、図６に示したようにドライブアンプ１（ＤＲＶ＿ＡＭＰ）のゲート・ソース間電圧ＶＧＳの制御遅れによりオーバーシュート電流Ｉｏｓが発生し、発光素子光源ＬＥＤ１に流れてしまうという不具合が発生することを知見した。

本発明は、上記問題点を克服するためになされたものであり、その目的は、発光素子駆動装置において、電源立ち上げ時におけるオーバーシュート電流の発生を防止することである。

本発明の発光素子駆動装置の一態様は、第１トランジスタと定電流源が電源端子と接地端子との間に直列に接続される基準電圧生成回路と、前記基準電圧生成回路によって生成される基準電圧が印加され前記基準電圧と等しい電圧を出力するドライブアンプと、第１主電極，第２主電極及び制御電極を有する駆動素子と、前記駆動素子の前記第１主電極に直列に接続される第２トランジスタで構成されるＬＥＤ駆動電流を生成するＬＥＤ駆動電流生成回路と、前記第２トランジスタの制御電極を駆動する電流制限アンプと、複数または単一の発光素子を直列接続した発光素子光源とを有し、前記ドライブアンプの出力は前記駆動素子の前記制御電極へと接続され、前記駆動素子の前記第２主電極と前記発光素子光源は出力端子へと接続され、前記駆動素子は出力電圧及び前記ＬＥＤ駆動電流を前記発光素子光源へと供給し、前記ＬＥＤ駆動電流生成回路と前記駆動素子と前記発光素子光源は前記電源端子と前記接地端子との間に直列に接続され、前記第１トランジスタの制御電極には電源電圧から作製される内部電圧が印加されており、前記内部電圧は前記電源電圧よりも小さく、前記電流制限アンプの非反転入力端子は前記出力端子へ接続され、反転入力端子は前記電源電圧よりも低い基準電圧が印加されている。

また本発明の発光素子駆動装置の別の一態様は、前記第１トランジスタと前記第２トランジスタは同じ導電型のトランジスタで構成されており、前記電流制限アンプの第１電源は前記電源電圧であり、第２電源は前記内部電圧であり、前記電源電圧と前記出力電圧が所定の電圧差を持った時、前記第１トランジスタと前記第２トランジスタの前記制御電極に印加される電圧は前記内部電圧と等しくなる。

また本発明の発光素子駆動装置の別の一態様は、前記第１トランジスタと前記第２トランジスタは同じ導電型のＭＯＳトランジスタで構成されている。

また本発明の発光素子駆動装置の別の一態様は、前記第１トランジスタ及び前記第２トランジスタはＰＭＯＳトランジスタで構成されている。

また本発明の発光素子駆動装置の別の一態様は、前記第１トランジスタと前記第２トランジスタは同じ導電型のバイポーラトランジスタで構成されている。

また本発明の発光素子駆動装置の別の一態様は、前記第１トランジスタ及び前記第２トランジスタはＰＮＰトランジスタで構成されている。

また本発明の発光素子駆動装置の別の一態様は、前記第１トランジスタ及び前記第２トランジスタは複数のトランジスタで構成されている。

また本発明の発光素子駆動装置の別の一態様は、前記基準電圧生成回路は前記複数のトランジスタが直列に接続される第１トランジスタ群と第１の抵抗及び定電流源が電源端子と接地端子との間に直列に接続されて構成されており、前記ＬＥＤ駆動電流生成回路は前記駆動素子の前記第１主電極に直列に接続される第２の抵抗と前記第２の抵抗に直列に接続される前記複数のトランジスタが並列に接続される第２トランジスタ群とで構成されている。

また本発明の発光素子駆動装置の別の一態様は、前記第１の抵抗と前記第２の抵抗との比はＮ：１（Ｎは２以上の有理数）に選ばれるとともに、前記第１トランジスタ群のオン抵抗値と前記第２トランジスタ群のオン抵抗値との比もＮ：１に選ばれている。

また本発明の発光素子駆動装置の別の一態様は、ＬＥＤオープン検出信号を出力するコンパレータを有し、前記コンパレータの非反転入力端子には前記発光素子光源が接続され、反転入力端子にはオープン検出電圧が印加されており、前記ＬＥＤオープン検出信号は制御部に入力され、前記制御部は前記ドライブアンプをオフさせることで出力電流をオフにしオープン検出保護を行う。

また本発明の発光素子駆動装置の別の一態様は、前記制御部は、順方向電圧が前記発光素子光源に発生しているときに、前記電源電圧と前記出力電圧が等しい電圧となる時、前記ＬＥＤオープン検出信号をマスクするＬＥＤオープン誤検出範囲が設定されている。

また本発明の発光素子駆動装置の別の一態様は、前記電源電圧と前記出力電圧が所定の電圧差を持った時に前記ＬＥＤ駆動電流生成回路によって発生する電流が小さいほど、前記ＬＥＤオープン誤検出範囲の設定範囲は狭くできる。

この発明によれば、電源立ち上げ時におけるオーバーシュート電流の発生を防止できる。

本発明の構成の一例を表すブロック図である。 図１のＭＯＳトランジスタを等価的な抵抗素子に置き換えた等価回路図である。 図１の電源立ち上げ時のタイミングチャートである。 本発明の別の構成の一例を表すブロック図である。 図１の発光素子駆動装置を提案するにあたり、発明者が事前に検討した発光素子駆動装置のブロック図を示す。 図５の電源立ち上げ時のタイミングチャートである。

以下、本発明の実施の形態について図面を参照して説明する。

図１は、本発明の構成の一例を表すブロック図である。図５と同等の働きをする部分には同じ符号を付している。

発光素子駆動装置１００は、ドライブアンプ１（ＤＲＶ＿ＡＭＰ）、定電流源２、駆動素子３、コンパレータ４、定電圧源５、制御部６、電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）、定電圧源８、ＭＯＳトランジスタＭ０〜Ｍ１、発光素子光源ＬＥＤ１を備えている。

ＭＯＳトランジスタＭ０のソースは、電源端子ＩＮ（電源電圧ＶＩＮ）に接続されており、ゲートは内部電圧ＶＩＮＣＬＰに接続されており、ドレインは定電流源２の一端とドライブアンプ１（ＤＲＶ＿ＡＭＰ）の非反転入力端子（＋）が接続されている。定電流源２の他端は接地端子ＧＮＤに接続されている。内部電圧ＶＩＮＣＬＰは、例えばツェナーダイオードを用いて構成される。内部電圧ＶＩＮＣＬＰと電源電圧ＶＩＮの大小関係はＶＩＮＣＬＰ＜ＶＩＮである。なおＭＯＳトランジスタＭ０と定電流源２が電源端子ＩＮ（電源電圧ＶＩＮ）と接地端子ＧＮＤ間に接続されているものを基準電圧生成回路と称する。

またＭＯＳトランジスタＭ１のソースは電源端子ＩＮ（電源電圧ＶＩＮ）に接続されており、ゲートは電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）の出力に接続されており、ドレインはドライブアンプ１（ＤＲＶ＿ＡＭＰ）の反転入力端子（−）と駆動素子３の第１主電極（ソース）に接続されている。駆動素子３は、出力電圧ＶＯＵＴとＬＥＤ駆動電流Ｉ＿ＬＥＤを供給する。駆動素子３は、例えばＰＭＯＳトランジスタである。なお、ＭＯＳトランジスタＭ１をＬＥＤ駆動電流生成回路とも称する。

図２は、図１のＭＯＳトランジスタＭ０，Ｍ１をそれぞれ等価的な抵抗ＲＭ０，ＲＭ１に置き換えた等価回路図である。なお、ＭＯＳトランジスタＭ１は等価的に可変抵抗ＲＭ１を構成する。この可変抵抗ＲＭ１の抵抗値は電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）の出力電圧に応じて変化することになる。

ＭＯＳトランジスタＭ１による可変抵抗ＲＭ１の抵抗値は電源電圧ＶＩＮの立ち上げ開始時が最も大きく、電源が立ち上がっていくにつれて小さくなっていくように構成されている。このような特性をもたせることが重要であり、後述するＬＥＤオープン誤検出範囲の設定に関わってくる。

ここで、図１に戻り説明を続ける。ＭＯＳトランジスタＭ０とＭ１を同じ種類のトランジスタで構成することは、ＬＥＤ駆動電流Ｉ＿ＬＥＤを精度よく供給する為に極めて重要である。

そのために、電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）の第１電源Ｖｄｄとして電源電圧ＶＩＮ、第２電源Ｖｓｓとして内部電圧ＶＩＮＣＬＰが接続されている。この構成により、電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）が出力する最低電圧値が、内部電圧ＶＩＮＣＬＰと等しくなる。従って、ＭＯＳトランジスタＭ０とＭＯＳトランジスタＭ１のゲートは電源電圧ＶＩＮと出力電圧ＶＯＵＴが所定の電圧差を持った時、全て内部電圧ＶＩＮＣＬＰに接続されているのと同じこととなり、ＭＯＳトランジスタのオン抵抗を制御しやすくすることができる。

ドライブアンプ１（ＤＲＶ＿ＡＭＰ）の出力は駆動素子３の制御電極（ゲート）に接続され、駆動素子３の第２主電極（ドレイン）は出力端子ＯＵＴに接続されている。
なお、駆動素子３はＰＭＯＳトランジスタではなくＰＮＰバイポーラトランジスタに置き換えても良い。ＰＮＰバイポーラトランジスタにおいては第１主電極，第２主電極及び制御電極は、エミッタ，コレクタ及びベースがそれぞれ対応する。
出力端子ＯＵＴは、電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）の非反転入力端子（＋）と発光素子光源ＬＥＤ１のアノードに接続され、発光素子光源ＬＥＤ１のカソードは接地端子ＧＮＤに接続されている。
発光素子光源ＬＥＤ１のアノードには、コンパレータ４の非反転入力端子（＋）が接続されており、コンパレータ４の反転入力端子（−）は定電圧源５の一端と接続され、定電圧源５の他端は電源端子ＩＮ（電源電圧ＶＩＮ）と接続されている。定電圧源５は、ＬＥＤオープン検出電圧ＶＯＰを生成する。
コンパレータ４の出力は制御部６に入力され、制御部６はドライブアンプ１（ＤＲＶ＿ＡＭＰ）を制御する。

電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）の反転入力端子（−）は定電圧源８の一端と接続され、定電圧源８の他端は電源端子ＩＮ（電源電圧ＶＩＮ）と接続されている。定電圧源８は、電源電圧ＶＩＮよりも低い基準電圧ＶＲＥＦを生成する。基準電圧ＶＲＥＦは、例えば接地端子ＧＮＤ基準のバンドギャップ電源を作製し、そこから電源電圧ＶＩＮ基準にシフトするようにして作製される。

図１には発光素子光源ＬＥＤ１を説明の便宜上１列のＬＥＤで示したが、複数列の並列接続やマトリクス状もしくは単一のＬＥＤにしてもよい。

図１を用いて発光素子駆動装置１００の動作原理を説明する。定電流源２で発生する基準電流ＩＳＥＴ＿ＨＶがＭＯＳトランジスタＭ０を流れることで発生する電圧ＶＲ１がドライブアンプ１（ＤＲＶ＿ＡＭＰ）の非反転入力端子（＋）に印加され、その反転入力端子（−）に取り出される。その電圧によりＭＯＳトランジスタＭ１で発生したＬＥＤ駆動電流Ｉ＿ＬＥＤが発光素子光源ＬＥＤ１に供給される。

図３は、図１の発光素子駆動装置１００の電源電圧ＶＩＮの電源立ち上げ時におけるタイミングチャートを示す。

電源電圧ＶＩＮは時刻ｔ０において０Ｖから徐々に立ち上げられていく。この時、出力電圧ＶＯＵＴは時刻ｔ２までは電源電圧ＶＩＮに追随して上昇していく。
出力電圧ＶＯＵＴが時刻ｔ２において電源電圧ＶＩＮに追従しなくなる。これは発光素子光源ＬＥＤ１に電流が流れ始めたことに起因する。
その後出力電圧ＶＯＵＴは、電源電圧ＶＩＮと出力電圧ＶＯＵＴの差分とが第２基準電位ＶＲＥＦ２と同じになる時刻ｔ３まで一定値を示す。
その後出力電圧ＶＯＵＴは、時刻ｔ５まで電源電圧ＶＩＮと一定の差、すなわち第２基準電圧ＶＲＥＦ２と同じ幅を保ちながら上昇を続ける。時刻ｔ５において、発光素子光源ＬＥＤ１に流れる電流が設定電流Ｉ＿ＬＥＤ＿Ｃに到達しており、出力電圧ＶＯＵＴは以降一定値を示す。

ドライブアンプ１（ＤＲＶ＿ＡＭＰ）のゲート・ソース間電圧ＶＧＳ１は、ドライブアンプ１（ＤＲＶ＿ＡＭＰ）が時刻ｔ１において低電圧誤動作防止が解除され起動するまで発生しない。その後ドライブアンプ１（ＤＲＶ＿ＡＭＰ）のゲート・ソース間電圧ＶＧＳ１は、時刻ｔ３まで最大（ＶＧＳ＿ＭＡＸ）を示す。
その後ドライブアンプ１（ＤＲＶ＿ＡＭＰ）の出力側から入力側への負帰還が、時刻ｔ４で十分となり時刻ｔ５で定常状態になる。

電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）のゲート・ソース間電圧ＶＧＳ２は時刻ｔ３、すなわち電源電圧ＶＩＮと出力電圧ＶＯＵＴの差分が基準電圧ＶＲＥＦとなることで発生し始める。その後ゲート・ソース間電圧ＶＧＳ２は、時刻ｔ５で最大となり以降一定値を示す。

ＬＥＤ駆動電流Ｉ＿ＬＥＤは時刻ｔ２において流れ始める。その後、時刻ｔ３からＭＯＳトランジスタＭ１が徐々にオンしていき、時刻ｔ５でフルオンし、ＬＥＤ駆動電流Ｉ＿ＬＥＤは設定電流Ｉ＿ＬＥＤ＿Ｃとなり定常状態に入る。

ＬＥＤ駆動電流Ｉ＿ＬＥＤは、電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）により電源電圧ＶＩＮと出力電圧ＶＯＵＴと基準電位ＶＲＥＦに次の関係が成り立つように制限される。
ＶＩＮ−ＶＯＵＴ＝ＶＲＥＦ２
その後、ＬＥＤ駆動電流Ｉ＿ＬＥＤは、次式の条件になった時に設定電流Ｉ＿ＬＥＤ＿Ｃに維持される。
ＶＩＮ＞ＶＦ＿Ｔ０＋ＶＲＥＦ２
ＶＦ＿Ｔ０は、発光素子光源ＬＥＤ１に設定電流Ｉ＿ＬＥＤ＿Ｃが流れている時の総順方向電圧を示す。
その結果、設定電流Ｉ＿ＬＥＤ＿Ｃに到達するときにはドライブアンプ１（ＤＲＶ＿ＡＭＰ）での負帰還は十分であるためオーバーシュート電流Ｉｏｓは発生しなくなっている。

ここで基準電圧ＶＲＥＦについて述べる。基準電圧ＶＲＥＦは適切な大きさに設定される必要がある。大きすぎると電源電圧ＶＩＮが必要以上に大きくならないと設定電流Ｉ＿ＬＥＤ＿Ｃを流すことができなくなり、小さすぎると設定電流Ｉ＿ＬＥＤ＿Ｃに到達するのが早くなりオーバーシュート電流が発生する恐れがある。そのため基準電圧ＶＲＥＦは例えば０．７５Ｖに設定されている。

これまではオーバーシュート電流の発生への対策効果について述べてきたが、発明者は本発明を利用することでＬＥＤオープン検出の誤検出範囲減少に対しても効果があることを知見した。

ＬＥＤオープン検出は、例えば直列に接続されたＬＥＤ光源のどこかで断線（オープン故障）が起きた場合に、その電力供給を停止する為に用いられる。オープン故障が起きた場合、出力電圧ＶＯＵＴは電源電圧ＶＩＮ近くまで持ち上がることになる。この電圧を検知することにより、ＬＥＤオープン検出が行われる。再度図１に戻りＬＥＤオープン検出について説明する。
図１においてコンパレータ４と定電圧源５によりＬＥＤオープン検出は行われる。ＬＥＤオープン検出信号ＬＯＤは、制御部６に入力され、制御部６はドライブアンプ１（ＤＲＶ＿ＡＭＰ）をオフさせることでＬＥＤ駆動電流Ｉ＿ＬＥＤをオフにする。
しかし、減電圧時においては、出力電圧ＶＯＵＴは電源電圧ＶＩＮと同レベルとなるため、この区間はＬＥＤオープン検出をマスク（停止）する必要がある。このマスクは制御部６にて行われる。

ここでＬＥＤオープン検出マスク機能について説明する。これは、発光素子光源ＬＥＤ１に順方向電圧ＶＦが発生しているときに、電源電圧ＶＩＮと出力電圧ＶＯＵＴが等しい電圧となる時、ＬＥＤオープン誤検出範囲ＶＯＰＥを設定する機能である。ＬＥＤオープン誤検出範囲ＶＯＰＥとはＬＥＤが正しく接続されているかを判定しないためのもので、ＬＥＤオープン検出範囲ＶＯＰＥは以下の式で表わされる。
ＶＯＰＥ＝ＶＦ＿Ｔ＋ＶＯＰ
ＶＦ＿ＴはＬＥＤの順方向電圧ＶＦの合計を示し、ＶＯＰはＬＥＤオープン検出電圧を示す。ＶＦ＿ＴはＬＥＤが３個の場合に例えば１０．５Ｖであるとし、ＬＥＤオープン検出電圧ＶＯＰは例えば０．０５Ｖに設定される。従って、ＬＥＤオープン誤検出範囲ＶＯＰＥは、例えば１０．５５Ｖとなる。ＬＥＤの順方向電圧ＶＦのばらつきを考えてＬＥＤオープン検出マスク機能は例えば０〜１１Ｖまでに設定される。

これにより電源電圧ＶＩＮが１１Ｖ以上においてのみＬＥＤオープン検出が動作することとなる。

図４は、本発明の別の構成の一例を表すブロック図である。図１と同等の働きをする部分には同じ符号を付している。

発光素子駆動装置４００は、ドライブアンプ１（ＤＲＶ＿ＡＭＰ）、定電流源２、駆動素子３、コンパレータ４、定電圧源５、制御部６、電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）、定電圧源８、ＭＯＳトランジスタＭ２〜Ｍ２６７、抵抗Ｒ１、抵抗Ｒ２、発光素子光源ＬＥＤ１を備えている。

ＭＯＳトランジスタＭ２のソースは、電源端子ＩＮ（電源電圧ＶＩＮ）に接続されており、例えば１６個のＭＯＳトランジスタＭ２〜Ｍ１７は直列に接続されている。ＭＯＳトランジスタＭ２〜Ｍ１７は第１トランジスタ群を構成する。ＭＯＳトランジスタＭ２〜Ｍ１７の共通のゲートは内部電圧ＶＩＮＣＬＰに接続されており、電源端子ＩＮ（電源電圧ＶＩＮ）から最も離れて接続されるトランジスタＭ１７のドレインは抵抗Ｒ１（第１の抵抗）の一端に接続されており、抵抗Ｒ１（第１の抵抗）の他端は定電流源２の一端とドライブアンプ１（ＤＲＶ＿ＡＭＰ）の非反転入力端子（＋）が接続されている。定電流源２の他端は接地端子ＧＮＤに接続されている。

またＭＯＳトランジスタＭ１８と例えば２４９個からなるＭＯＳトランジスタＭ１９〜Ｍ２６７は並列に接続され、合わせて２５０個のＭＯＳトランジスタの共通のソースは電源端子ＩＮ（電源電圧ＶＩＮ）に接続されており、ＭＯＳトランジスタＭ１８のゲートは内部電圧ＶＩＮＣＬＰに接続されており、ＭＯＳトランジスタＭ１９〜Ｍ２６７のゲートは電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）の出力に接続されている。ＭＯＳトランジスタＭ１８〜Ｍ２６７は第２トランジスタ群を構成する。ＭＯＳトランジスタＭ１８とＭＯＳトランジスタＭ１９〜Ｍ２６７のドレインは抵抗Ｒ２（第２の抵抗）の一端に共通接続されており、その他端はドライブアンプ１（ＤＲＶ＿ＡＭＰ）の反転入力端子（−）と駆動素子３の第１主電極（ソース）が接続されている。

ＭＯＳトランジスタＭ２〜Ｍ１７の個数とＭＯＳトランジスタＭ１８〜Ｍ２６７の個数のバランスを採ることは、極めて重要である。ＭＯＳトランジスタＭ２〜Ｍ１７のＭＯＳトランジスタ１６個の総直列オン抵抗をＲＯＮ＿Ｔ１、ＭＯＳトランジスタＭ１８〜Ｍ２６７のＭＯＳトランジスタ２５０個の総並列オン抵抗をＲＯＮ＿Ｔ２とすると、これらの抵抗値には以下の比率関係を持たせることが重要となる。
Ｉ＿ＬＥＤ：ＩＳＥＴ＿ＨＶ＝Ｒ１：Ｒ２＝ＲＯＮ＿Ｔ１：ＲＯＮ＿Ｔ２＝Ｎ：１
本例においては抵抗Ｒ１＝２ｋΩ、抵抗Ｒ２＝０．５ΩでありＮ＝４０００となっている。なお、Ｎの範囲は出力したい電流により自由に設計可能な２以上の有理数である。
こうした比率関係を持たせることにより、基準電流ＩＳＥＴ＿ＨＶとＬＥＤ駆動電流Ｉ＿ＬＥＤの比率が所定の値に保たれることとなり、所望の電流を精度よく生成することが可能となる。

そのために、電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）の第１電源Ｖｄｄとして電源電圧ＶＩＮ、第２電源Ｖｓｓとして内部電圧ＶＩＮＣＬＰが接続されている。この構成により、電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）が出力する最低電圧値が、内部電圧ＶＩＮＣＬＰと等しくなる。従って、ＭＯＳトランジスタＭ２〜Ｍ１７とＭＯＳトランジスタＭ１８〜Ｍ２６７のゲートは電源電圧ＶＩＮと出力電圧ＶＯＵＴが所定の電圧差を持った時、全て内部電圧ＶＩＮＣＬＰに接続されているのと同じこととなり、ＭＯＳトランジスタのオン抵抗を全て同一とすることができる。従って、Ｉ＿ＬＥＤ：ＩＳＥＴ＿ＨＶ＝Ｒ１：Ｒ２＝ＲＯＮ＿Ｔ１：ＲＯＮ＿Ｔ２＝Ｎ：１を満たすことが可能となる。

また、電源電圧ＶＩＮと内部電圧ＶＩＮＣＬＰの電圧差を小さくしておくことによってＭＯＳトランジスタＭ２〜Ｍ１７とＭＯＳトランジスタＭ１８〜Ｍ２６７を低耐圧素子で作製することができ、回路面積の削減を行うことが可能となる。例えば内部電圧ＶＩＮＣＬＰは、電源電位ＶＩＮ−５Ｖに設定される。

ＭＯＳトランジスタＭ２〜Ｍ２６７の個数は本例に限定されない。Ｉ＿ＬＥＤ：ＩＳＥＴ＿ＨＶ＝Ｒ１：Ｒ２＝ＲＯＮ＿Ｔ１：ＲＯＮ＿Ｔ２＝Ｎ：１の比率の関係を満たすことのできる範囲において自由に設定可能である。

ドライブアンプ１（ＤＲＶ＿ＡＭＰ）の出力は駆動素子３の制御電極（ゲート）に接続され、駆動素子３の第２主電極（ドレイン）は出力端子ＯＵＴに接続されている。
出力端子ＯＵＴは、電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）の非反転入力端子（＋）と発光素子光源ＬＥＤ１のアノードに接続され、発光素子光源ＬＥＤ１のカソードは接地端子ＧＮＤに接続されている。
発光素子光源ＬＥＤ１のアノードには、コンパレータ４の非反転入力端子（＋）が接続されており、コンパレータ４の反転入力端子（−）は定電圧源５の一端と接続され、定電圧源５の他端は電源端子ＩＮ（電源電圧ＶＩＮ）と接続されている。
コンパレータ４の出力は制御部６に入力され、制御部６はドライブアンプ１（ＤＲＶ＿ＡＭＰ）を制御する。
電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）の反転入力端子（−）は定電圧源８の一端と接続され、定電圧源８の他端は電源端子ＩＮ（電源電圧ＶＩＮ）と接続されている。

ここでＭＯＳトランジスタＭ１８とＭＯＳトランジスタＭ１９〜Ｍ２６７の関係を述べる。ＭＯＳトランジスタＭ１８のゲートが内部電圧ＶＩＮＣＬＰに接続されているが、これはＬＥＤオープン誤検出範囲ＶＯＰＥをできるだけ小さな値にするためである。ＬＥＤオープン検出電圧ＶＯＰは例えば０．０５Ｖであり、電源立ち上げ時においてＭＯＳトランジスタＭ１８しかオンしていないときにＭＯＳトランジスタＭ１８を流れる電流ＩＦ１は以下の式となる。
ＩＦ１＝０．０５／ＲＯＮ＿Ｍ１８
ここで、ＲＯＮ＿Ｍ１８はＭＯＳトランジスタＭ１８のオン抵抗であり、例えば１００Ωである。また抵抗Ｒ２の抵抗値はＲＯＮ＿Ｍ１８に比べて十分に小さい値に選ぶ。いまＲＯＮ＿Ｍ１８を１００Ωとすると電流ＩＦ１は、ＩＦ１＝０．５ｍＡとなる。
ＩＦ１＝０．５ｍＡの時の発光素子光源ＬＥＤ１の順方向電圧ＶＦの合計をＶＦ＿Ｔ１とすると、ＬＥＤオープン誤検出範囲ＶＯＰＥ１は次式で表わされる。
ＶＯＰＥ１＝ＶＦ＿Ｔ１＋ＶＯＰ

これまでは、ＭＯＳトランジスタＭ１８のみが最初にオンしていることを前提に説明してきたが、仮にＭＯＳトランジスタＭ１９も最初にオンしている場合を想定してみる。すなわち、ＭＯＳトランジスタＭ１９のゲートがＭＯＳトランジスタＭ１８のゲートと共通に内部電圧ＶＩＮＣＬＰに接続されている場合である。この設定の時にＭＯＳトランジスタＭ１８とＭＯＳトランジスタＭ１９に流れる電流をＩＦ２とする。
ＩＦ２＝０．０５／（（ＲＯＮ＿Ｍ１８＊ＲＯＮ＿Ｍ１９）／（ＲＯＮ＿Ｍ１８＋ＲＯＮ＿Ｍ１９））
ここで、ＲＯＮ＿Ｍ１９はＭＯＳトランジスタＭ１９のオン抵抗であり、例えば１００Ωである。いまＲＯＮ＿Ｍ１９を１００Ωとすると電流ＩＦ２は、ＩＦ２＝１ｍＡとなる。
ＩＦ２＝１ｍＡの時の発光素子光源ＬＥＤ１の順方向電圧ＶＦの合計をＶＦ＿Ｔ２とすると、ＬＥＤオープン誤検出範囲ＶＯＰＥ２は次式で表わされる。
ＶＯＰＥ２＝ＶＦ＿Ｔ２＋ＶＯＰ

一般的にＬＥＤの順方向電圧は流れる電流が大きいほど大きくなる。すなわちＶＦ＿Ｔ２＞ＶＦ＿Ｔ１であるため、ＶＯＰＥ２＞ＶＯＰＥ１となる。以上のことにより、ＭＯＳトランジスタＭ１８のゲートのみが内部電圧ＶＩＮＣＬＰに接続されているほうが、より低い電圧でＬＥＤオープン誤検出範囲が設定できることとなる。
すなわち、電源電圧ＶＩＮと出力電圧ＶＯＵＴが所定の電圧差（ＶＯＰ）を持った時に発生する電流が小さいほど、ＬＥＤオープン誤検出範囲ＶＯＰＥは狭くすることができる。
従って、ＭＯＳトランジスタＭ１８〜Ｍ２６７に関しては１個（ＭＯＳトランジスタＭ１８）のＭＯＳトランジスタがオンしている状態がより適しているといえる。

なお、本発明に到る前に検討した図５の回路においては、ＬＥＤオープン誤検出範囲ＶＯＰＥの算出に用いられる電流ＩＦは以下の式となる。
ＩＦ＝０．０５／（Ｒ２＋ＲＯＮ＿Ｍ１）
ここで、ＲＯＮ＿Ｍ１は駆動素子３のオン抵抗であり、Ｒ２の抵抗値と合わせて例えば１Ωである。いま（Ｒ２＋ＲＯＮ＿Ｍ１）を１Ωとすると電流ＩＦは、ＩＦ＝５０ｍＡとなる。
一般的にＬＥＤの順方向電圧は流れる電流が大きいほど大きくなる。しかもＬＥＤ個々によるばらつきも大きく、電流値が大きくなるほど順方向電圧のばらつきは大きくなる。例えばそのばらつきは１Ｖにもなる。そのためＬＥＤオープン誤検出範囲ＶＯＰＥが大きな電圧値となっており、ＬＥＤオープン検出マスク機能へのマージンが十分に確保できないという問題があったが、本発明に係る図４の回路においてはその問題も解決されることを知見した。

本例ではＭＯＳトランジスタはＰＭＯＳトランジスタを使用しており発光素子光源ＬＥＤ１に対して電流をソースする形式で説明を行ったが、同形式でＰＭＯＳトランジスタの代わりにＰＮＰバイポーラトランジスタを使用することも可能である。
また、ＰＭＯＳトランジスタの代わりにＮＭＯＳトランジスタを使用し発光素子光源ＬＥＤ１に対して電流をシンクする形式での利用も可能である。

本発明は、電源電圧の電源立ち上げ時におけるオーバーシュート電流の発生を防止する。そのため、本発明は、産業上の利用可能性は極めて高い。

１ ドライブアンプ
２ 定電流源
３ 駆動素子
４ コンパレータ
５ 定電圧源
６ 制御部
７ 電流制限アンプ
８ 定電圧源
１００、４００、５００ 発光素子駆動装置
ＧＮＤ 接地端子
Ｉ＿ＬＥＤ ＬＥＤ駆動電流
Ｉ＿ＬＥＤ＿Ｃ 設定電流
ＩＦ１、ＩＦ２ 電流
ＩＮ 電源端子
Ｉｏｓ オーバーシュート電流
ＩＳＥＴ＿ＨＶ 基準電流
ＬＥＤ１ 発光素子光源
ＬＯＤ ＬＥＤオープン検出信号
Ｍ２〜Ｍ２６７ ＭＯＳトランジスタ
ＯＵＴ 出力端子
Ｒ１、Ｒ２ 抵抗
ＲＯＮ＿Ｔ１ 総直列オン抵抗
ＲＯＮ＿Ｔ２ 総並列オン抵抗
ｔ１、ｔ２、ｔ３、ｔ４、ｔ５ 時刻
Ｖ１ 基準電圧
Ｖｄｄ 第１電源
ＶＦ＿Ｔ、ＶＦ＿Ｔ０、ＶＦ＿Ｔ１、ＶＦ＿Ｔ２、ＶＦ＿ＴＯＴＡＬ 総順方向電圧
ＶＧＳ、ＶＧＳ１、ＶＧＳ２ ゲート・ソース間電圧
ＶＩＮ 電源電圧
ＶＩＮＣＬＰ 内部電圧
ＶＯＰ ＬＥＤオープン検出電圧
ＶＯＰＥ、ＶＯＰＥ１、ＶＯＰＥ２ ＬＥＤオープン誤検出範囲
ＶＯＵＴ 出力電圧
ＶＲ１ 電圧
ＶＲＥＦ 基準電圧
Ｖｓｓ 第２電源

Claims (12)

1. 第１トランジスタ及び定電流源が電源端子と接地端子との間に直列に接続される基準電圧生成回路と、
   前記基準電圧生成回路によって生成される基準電圧が印加され、前記基準電圧と等しい電圧を出力するドライブアンプと、
   第１主電極、第２主電極、及び制御電極を有する駆動素子と、
   前記駆動素子の前記第１主電極に直列に接続される第２トランジスタを含み、ＬＥＤ駆動電流を生成するＬＥＤ駆動電流生成回路と、
   前記第２トランジスタの制御電極を駆動する電流制限アンプと、
   複数または単一の発光素子を直列接続した発光素子光源を外付けするように構成された出力端子と、を備え、
   前記ドライブアンプの出力は前記駆動素子の前記制御電極へと接続され、
   前記駆動素子の前記第２主電極及び前記発光素子光源は前記出力端子へと接続され、
   前記駆動素子は出力電圧及び前記ＬＥＤ駆動電流を前記発光素子光源へと供給し、
   前記ＬＥＤ駆動電流生成回路、前記駆動素子、及び前記発光素子光源は前記電源端子と前記接地端子との間に直列に接続され、
   前記第１トランジスタの制御電極には電源電圧から作製される内部電圧が印加され、
   前記内部電圧は前記電源電圧よりも小さく、
   前記電流制限アンプの非反転入力端子は前記出力端子へ接続され、反転入力端子は前記電源電圧よりも低い基準電圧が印加されていることを特徴とする発光素子駆動装置。
2. 前記第１トランジスタ及び前記第２トランジスタは同じ導電型のトランジスタで構成され、
   前記電流制限アンプの第１電源は前記電源電圧であり、
   第２電源は前記内部電圧であり、
   前記電源電圧と前記出力電圧が所定の電圧差を持ったときに、前記第１トランジスタと前記第２トランジスタの前記制御電極に印加される電圧は前記内部電圧と等しくなることを特徴とする請求項１に記載の発光素子駆動装置。
3. 前記第１トランジスタ及び前記第２トランジスタは同じ導電型のＭＯＳトランジスタで構成されていることを特徴とする請求項２に記載の発光素子駆動装置。
4. 前記第１トランジスタ及び前記第２トランジスタはＰＭＯＳトランジスタで構成されていることを特徴とする請求項３に記載の発光素子駆動装置。
5. 前記第１トランジスタ及び前記第２トランジスタは同じ導電型のバイポーラトランジスタで構成されていることを特徴とする請求項２に記載の発光素子駆動装置。
6. 前記第１トランジスタ及び前記第２トランジスタはＰＮＰトランジスタで構成されていることを特徴とする請求項５に記載の発光素子駆動装置。
7. 前記第１トランジスタ及び前記第２トランジスタは複数のトランジスタで構成されていることを特徴とする請求項１に記載の発光素子駆動装置。
8. 前記基準電圧生成回路は前記複数のトランジスタが直列に接続される第１トランジスタ群と、第１の抵抗と、定電流源と、が電源端子と接地端子との間に直列に接続されて構成されており、
   前記ＬＥＤ駆動電流生成回路は前記駆動素子の前記第１主電極に直列に接続される第２の抵抗と、前記第２の抵抗に直列に接続される前記複数のトランジスタが並列に接続される第２トランジスタ群と、で構成されていることを特徴とする請求項７に記載の発光素子駆動装置。
9. 前記第１の抵抗と前記第２の抵抗との比はＮ：１（Ｎは２以上の有理数）に選ばれるとともに、前記第１トランジスタ群のオン抵抗値と前記第２トランジスタ群のオン抵抗値との比もＮ：１に選ばれていることを特徴とする請求項８に記載の発光素子駆動装置。
10. ＬＥＤオープン検出信号を出力するコンパレータを有し、
    前記コンパレータの非反転入力端子には前記出力端子が接続され、反転入力端子にはオープン検出電圧が印加されており、
    前記ＬＥＤオープン検出信号は制御部に入力され、
    前記制御部は前記ドライブアンプをオフさせることで前記ＬＥＤ駆動電流をオフにし、オープン検出保護を行うことを特徴とする請求項１に記載の発光素子駆動装置。
11. 前記制御部は、順方向電圧が前記発光素子光源に発生し、前記電源電圧と前記出力電圧が等しい電圧となるときに、前記ＬＥＤオープン検出信号をマスクするＬＥＤオープン誤検出範囲が設定されていることを特徴とする請求項１０に記載の発光素子駆動装置。
12. 前記電源電圧と前記出力電圧が所定の電圧差を持ったときに、前記ＬＥＤ駆動電流生成回路によって発生する電流が小さいほど、前記ＬＥＤオープン誤検出範囲の設定範囲は狭くできることを特徴とする請求項１１に記載の発光素子駆動装置。

Images