JP6951899B2 - 発光素子駆動装置 - Google Patents

発光素子駆動装置 Download PDF

Info

Publication number
JP6951899B2
JP6951899B2 JP2017150885A JP2017150885A JP6951899B2 JP 6951899 B2 JP6951899 B2 JP 6951899B2 JP 2017150885 A JP2017150885 A JP 2017150885A JP 2017150885 A JP2017150885 A JP 2017150885A JP 6951899 B2 JP6951899 B2 JP 6951899B2
Authority
JP
Japan
Prior art keywords
transistor
voltage
light emitting
emitting element
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017150885A
Other languages
English (en)
Other versions
JP2019029615A (ja
Inventor
中山 昌昭
中山  昌昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2017150885A priority Critical patent/JP6951899B2/ja
Publication of JP2019029615A publication Critical patent/JP2019029615A/ja
Application granted granted Critical
Publication of JP6951899B2 publication Critical patent/JP6951899B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本発明は、発光素子駆動装置に関する。
従来、LED(発光ダイオード)などの発光素子を駆動する発光素子駆動装置が様々に開発されてきている。
LEDを用いた発光素子駆動装置においては、点灯開始直後のLED電流がゼロから設定した目標電流値に上昇する際、フィードバック制御系の遅れによりLED電流が瞬間的に目標電流値を超えてオーバーシュートすることがある。この場合、オーバーシュートした電流により点灯開始時に閃光が生じたり、最大定格電流をオーバーしたりしてLEDが劣化したりするという恐れがあった。
特許文献1は、オーバーシュートの抑制に関して述べる。特許文献1の図2を参照すると、ソフトスタート回路は、時間とともにその電圧レベルが上昇するソフトスタート電圧を生成する。パルス幅変調器は、スイッチング電源の出力電圧に応じたフィードバック電圧がソフトスタート電圧と一致するように、デューティ比が調節されるPWM信号を生成する。ドライバ回路は、PWM信号に応じてスイッチング素子を制御する。キャパシタは、一端の電位が固定される。電流源は、PWM信号と同期して間欠的に流れる充電電流を生成してキャパシタを充電する。ソフトスタート回路は、キャパシタに生ずる電圧をソフトスタート電圧として出力する。
この構成によりキャパシタを間欠的に充電することにより、実効的な充電電流を減らすことができるため、キャパシタの容量値が小さくても、時間変化率の小さな、言い換えれば時定数の長いソフトスタート電圧を生成でき、オーバーシュートを抑制することができる。
図5は、オーバーシュートの不具合に関して本発明者が事前に検討した発光素子駆動装置500の構成を示す。
発光素子駆動装置500は、ドライブアンプ1(DRV_AMP)、定電流源2、駆動素子3、コンパレータ4、定電圧源5、制御部6、抵抗R1、抵抗R2、複数の発光素子を直列接続した発光素子光源LED1を備え構成される。
電源端子INには抵抗R1の一端と抵抗R2の一端とが接続され、抵抗R1の他端には定電流源2の一端とドライブアンプ1(DRV_AMP)の非反転入力端子(+)が接続され、抵抗R2の他端にはドライブアンプ1(DRV_AMP)の反転入力端子(−)と駆動素子3のソースが接続されている。
ドライブアンプ1(DRV_AMP)の出力は駆動素子3のゲートに接続され、駆動素子3のドレインは発光素子光源LED1のアノードに接続され、発光素子光源LED1のカソードは接地端子GNDに接続されている。
発光素子光源LED1のアノードには、コンパレータ4の非反転流力端子(+)が接続されており、コンパレータ4の反転入力端子(−)は定電圧源5の一端と接続され、定電圧源5の他端は電源端子INと接続されている。定電圧源5は、LEDオープン検出電圧VOPを生成する。コンパレータ4によってLEDオープン検出信号LODが生成され、制御部6へ入力される。制御部6はドライブアンプ1(DRV_AMP)を制御する。
発光素子駆動装置500の動作を簡単に説明する。定電流源2で発生する基準電流ISET_HVが抵抗R1を流れることで発生する電圧VR1がドライブアンプ1(DRV_AMP)の非反転入力端子(+)に印加され、その反転入力端子(−)に電圧VR1と等しい電圧が取り出される。その電圧により抵抗R2で発生した電流が駆動素子3を介して発光素子光源LED1に供給される。
図6は、発光素子駆動装置500における問題点を説明する為の電源電圧VINの立ち上げ時におけるタイミングチャートを示す。
電源電圧VINは、時刻t0から時刻t4に向かって0Vから徐々に立ち上げられていく。この時、出力電圧VOUTは電源電圧VINに追随して上昇していく。
ドライブアンプ1(DRV_AMP)のゲート・ソース間電圧VGSは、ドライブアンプ1(DRV_AMP)が時刻t1において低電圧誤動作防止が解除され起動するまで発生しない。低電圧誤動作防止は、電源投入時や電源瞬断時の誤動作を防止するための保護機能のことで、電源電圧VINが例えば5V以上になると解除される。
その後、ドライブアンプ1(DRV_AMP)のゲート・ソース間電圧VGSは最大(VGS_MAX)となり、時刻t3すなわち次式の条件となるまで維持される。
VIN>VF_TOTAL
ここでVF_TOTALは、発光素子光源LED1の総順方向電圧を意味する。
その後、時刻t4で定常状態になる。
LED駆動電流I_LEDは時刻t2において流れ始める。時刻t3において、発光素子光源LED1にあらかじめ定めた一定の設定電流I_LED_Cが流れる。理想であれば、この瞬間に設定電流I_LED_Cは一定となることが望まれるが、ドライブアンプ1(DRV_AMP)のゲート・ソース間電圧VGSの制御遅れによりオーバーシュート電流Iosが時刻t3〜t4の区間で流れてしまう。LED駆動電流I_LEDは、ドライブアンプ1(DRV_AMP)のゲート・ソース間電圧VGSが回路動作に追従する時刻t4で定常状態となり、以降は設定電流I_LED_Cを維持する。
特開2011−244677号公報
特許文献1に記載された方法は、起動時にソフトスタート回路が必要となるため集積度が増大するという不具合が懸念される。
また、本発明に至る事前に検討に供した図5の回路は、図6に示したようにドライブアンプ1(DRV_AMP)のゲート・ソース間電圧VGSの制御遅れによりオーバーシュート電流Iosが発生し、発光素子光源LED1に流れてしまうという不具合が発生することを知見した。
本発明は、上記問題点を克服するためになされたものであり、その目的は、発光素子駆動装置において、電源立ち上げ時におけるオーバーシュート電流の発生を防止することである。
本発明の発光素子駆動装置の一態様は、第1トランジスタと定電流源が電源端子と接地端子との間に直列に接続される基準電圧生成回路と、前記基準電圧生成回路によって生成される基準電圧が印加され前記基準電圧と等しい電圧を出力するドライブアンプと、第1主電極,第2主電極及び制御電極を有する駆動素子と、前記駆動素子の前記第1主電極に直列に接続される第2トランジスタで構成されるLED駆動電流を生成するLED駆動電流生成回路と、前記第2トランジスタの制御電極を駆動する電流制限アンプと、複数または単一の発光素子を直列接続した発光素子光源とを有し、前記ドライブアンプの出力は前記駆動素子の前記制御電極へと接続され、前記駆動素子の前記第2主電極と前記発光素子光源は出力端子へと接続され、前記駆動素子は出力電圧及び前記LED駆動電流を前記発光素子光源へと供給し、前記LED駆動電流生成回路と前記駆動素子と前記発光素子光源は前記電源端子と前記接地端子との間に直列に接続され、前記第1トランジスタの制御電極には電源電圧から作製される内部電圧が印加されており、前記内部電圧は前記電源電圧よりも小さく、前記電流制限アンプの非反転入力端子は前記出力端子へ接続され、反転入力端子は前記電源電圧よりも低い基準電圧が印加されている。
また本発明の発光素子駆動装置の別の一態様は、前記第1トランジスタと前記第2トランジスタは同じ導電型のトランジスタで構成されており、前記電流制限アンプの第1電源は前記電源電圧であり、第2電源は前記内部電圧であり、前記電源電圧と前記出力電圧が所定の電圧差を持った時、前記第1トランジスタと前記第2トランジスタの前記制御電極に印加される電圧は前記内部電圧と等しくなる。
また本発明の発光素子駆動装置の別の一態様は、前記第1トランジスタと前記第2トランジスタは同じ導電型のMOSトランジスタで構成されている。
また本発明の発光素子駆動装置の別の一態様は、前記第1トランジスタ及び前記第2トランジスタはPMOSトランジスタで構成されている。
また本発明の発光素子駆動装置の別の一態様は、前記第1トランジスタと前記第2トランジスタは同じ導電型のバイポーラトランジスタで構成されている。
また本発明の発光素子駆動装置の別の一態様は、前記第1トランジスタ及び前記第2トランジスタはPNPトランジスタで構成されている。
また本発明の発光素子駆動装置の別の一態様は、前記第1トランジスタ及び前記第2トランジスタは複数のトランジスタで構成されている。
また本発明の発光素子駆動装置の別の一態様は、前記基準電圧生成回路は前記複数のトランジスタが直列に接続される第1トランジスタ群と第1の抵抗及び定電流源が電源端子と接地端子との間に直列に接続されて構成されており、前記LED駆動電流生成回路は前記駆動素子の前記第1主電極に直列に接続される第2の抵抗と前記第2の抵抗に直列に接続される前記複数のトランジスタが並列に接続される第2トランジスタ群とで構成されている。
また本発明の発光素子駆動装置の別の一態様は、前記第1の抵抗と前記第2の抵抗との比はN:1(Nは2以上の有理数)に選ばれるとともに、前記第1トランジスタ群のオン抵抗値と前記第2トランジスタ群のオン抵抗値との比もN:1に選ばれている。
また本発明の発光素子駆動装置の別の一態様は、LEDオープン検出信号を出力するコンパレータを有し、前記コンパレータの非反転入力端子には前記発光素子光源が接続され、反転入力端子にはオープン検出電圧が印加されており、前記LEDオープン検出信号は制御部に入力され、前記制御部は前記ドライブアンプをオフさせることで出力電流をオフにしオープン検出保護を行う。
また本発明の発光素子駆動装置の別の一態様は、前記制御部は、順方向電圧が前記発光素子光源に発生しているときに、前記電源電圧と前記出力電圧が等しい電圧となる時、前記LEDオープン検出信号をマスクするLEDオープン誤検出範囲が設定されている。
また本発明の発光素子駆動装置の別の一態様は、前記電源電圧と前記出力電圧が所定の電圧差を持った時に前記LED駆動電流生成回路によって発生する電流が小さいほど、前記LEDオープン誤検出範囲の設定範囲は狭くできる。
この発明によれば、電源立ち上げ時におけるオーバーシュート電流の発生を防止できる。
本発明の構成の一例を表すブロック図である。 図1のMOSトランジスタを等価的な抵抗素子に置き換えた等価回路図である。 図1の電源立ち上げ時のタイミングチャートである。 本発明の別の構成の一例を表すブロック図である。 図1の発光素子駆動装置を提案するにあたり、発明者が事前に検討した発光素子駆動装置のブロック図を示す。 図5の電源立ち上げ時のタイミングチャートである。
以下、本発明の実施の形態について図面を参照して説明する。
図1は、本発明の構成の一例を表すブロック図である。図5と同等の働きをする部分には同じ符号を付している。
発光素子駆動装置100は、ドライブアンプ1(DRV_AMP)、定電流源2、駆動素子3、コンパレータ4、定電圧源5、制御部6、電流制限アンプ7(ILIM_AMP)、定電圧源8、MOSトランジスタM0〜M1、発光素子光源LED1を備えている。
MOSトランジスタM0のソースは、電源端子IN(電源電圧VIN)に接続されており、ゲートは内部電圧VINCLPに接続されており、ドレインは定電流源2の一端とドライブアンプ1(DRV_AMP)の非反転入力端子(+)が接続されている。定電流源2の他端は接地端子GNDに接続されている。内部電圧VINCLPは、例えばツェナーダイオードを用いて構成される。内部電圧VINCLPと電源電圧VINの大小関係はVINCLP<VINである。なおMOSトランジスタM0と定電流源2が電源端子IN(電源電圧VIN)と接地端子GND間に接続されているものを基準電圧生成回路と称する。
またMOSトランジスタM1のソースは電源端子IN(電源電圧VIN)に接続されており、ゲートは電流制限アンプ7(ILIM_AMP)の出力に接続されており、ドレインはドライブアンプ1(DRV_AMP)の反転入力端子(−)と駆動素子3の第1主電極(ソース)に接続されている。駆動素子3は、出力電圧VOUTとLED駆動電流I_LEDを供給する。駆動素子3は、例えばPMOSトランジスタである。なお、MOSトランジスタM1をLED駆動電流生成回路とも称する。
図2は、図1のMOSトランジスタM0,M1をそれぞれ等価的な抵抗RM0,RM1に置き換えた等価回路図である。なお、MOSトランジスタM1は等価的に可変抵抗RM1を構成する。この可変抵抗RM1の抵抗値は電流制限アンプ7(ILIM_AMP)の出力電圧に応じて変化することになる。
MOSトランジスタM1による可変抵抗RM1の抵抗値は電源電圧VINの立ち上げ開始時が最も大きく、電源が立ち上がっていくにつれて小さくなっていくように構成されている。このような特性をもたせることが重要であり、後述するLEDオープン誤検出範囲の設定に関わってくる。
ここで、図1に戻り説明を続ける。MOSトランジスタM0とM1を同じ種類のトランジスタで構成することは、LED駆動電流I_LEDを精度よく供給する為に極めて重要である。
そのために、電流制限アンプ7(ILIM_AMP)の第1電源Vddとして電源電圧VIN、第2電源Vssとして内部電圧VINCLPが接続されている。この構成により、電流制限アンプ7(ILIM_AMP)が出力する最低電圧値が、内部電圧VINCLPと等しくなる。従って、MOSトランジスタM0とMOSトランジスタM1のゲートは電源電圧VINと出力電圧VOUTが所定の電圧差を持った時、全て内部電圧VINCLPに接続されているのと同じこととなり、MOSトランジスタのオン抵抗を制御しやすくすることができる。
ドライブアンプ1(DRV_AMP)の出力は駆動素子3の制御電極(ゲート)に接続され、駆動素子3の第2主電極(ドレイン)は出力端子OUTに接続されている。
なお、駆動素子3はPMOSトランジスタではなくPNPバイポーラトランジスタに置き換えても良い。PNPバイポーラトランジスタにおいては第1主電極,第2主電極及び制御電極は、エミッタ,コレクタ及びベースがそれぞれ対応する。
出力端子OUTは、電流制限アンプ7(ILIM_AMP)の非反転入力端子(+)と発光素子光源LED1のアノードに接続され、発光素子光源LED1のカソードは接地端子GNDに接続されている。
発光素子光源LED1のアノードには、コンパレータ4の非反転入力端子(+)が接続されており、コンパレータ4の反転入力端子(−)は定電圧源5の一端と接続され、定電圧源5の他端は電源端子IN(電源電圧VIN)と接続されている。定電圧源5は、LEDオープン検出電圧VOPを生成する。
コンパレータ4の出力は制御部6に入力され、制御部6はドライブアンプ1(DRV_AMP)を制御する。
電流制限アンプ7(ILIM_AMP)の反転入力端子(−)は定電圧源8の一端と接続され、定電圧源8の他端は電源端子IN(電源電圧VIN)と接続されている。定電圧源8は、電源電圧VINよりも低い基準電圧VREFを生成する。基準電圧VREFは、例えば接地端子GND基準のバンドギャップ電源を作製し、そこから電源電圧VIN基準にシフトするようにして作製される。
図1には発光素子光源LED1を説明の便宜上1列のLEDで示したが、複数列の並列接続やマトリクス状もしくは単一のLEDにしてもよい。
図1を用いて発光素子駆動装置100の動作原理を説明する。定電流源2で発生する基準電流ISET_HVがMOSトランジスタM0を流れることで発生する電圧VR1がドライブアンプ1(DRV_AMP)の非反転入力端子(+)に印加され、その反転入力端子(−)に取り出される。その電圧によりMOSトランジスタM1で発生したLED駆動電流I_LEDが発光素子光源LED1に供給される。
図3は、図1の発光素子駆動装置100の電源電圧VINの電源立ち上げ時におけるタイミングチャートを示す。
電源電圧VINは時刻t0において0Vから徐々に立ち上げられていく。この時、出力電圧VOUTは時刻t2までは電源電圧VINに追随して上昇していく。
出力電圧VOUTが時刻t2において電源電圧VINに追従しなくなる。これは発光素子光源LED1に電流が流れ始めたことに起因する。
その後出力電圧VOUTは、電源電圧VINと出力電圧VOUTの差分とが第2基準電位VREF2と同じになる時刻t3まで一定値を示す。
その後出力電圧VOUTは、時刻t5まで電源電圧VINと一定の差、すなわち第2基準電圧VREF2と同じ幅を保ちながら上昇を続ける。時刻t5において、発光素子光源LED1に流れる電流が設定電流I_LED_Cに到達しており、出力電圧VOUTは以降一定値を示す。
ドライブアンプ1(DRV_AMP)のゲート・ソース間電圧VGS1は、ドライブアンプ1(DRV_AMP)が時刻t1において低電圧誤動作防止が解除され起動するまで発生しない。その後ドライブアンプ1(DRV_AMP)のゲート・ソース間電圧VGS1は、時刻t3まで最大(VGS_MAX)を示す。
その後ドライブアンプ1(DRV_AMP)の出力側から入力側への負帰還が、時刻t4で十分となり時刻t5で定常状態になる。
電流制限アンプ7(ILIM_AMP)のゲート・ソース間電圧VGS2は時刻t3、すなわち電源電圧VINと出力電圧VOUTの差分が基準電圧VREFとなることで発生し始める。その後ゲート・ソース間電圧VGS2は、時刻t5で最大となり以降一定値を示す。
LED駆動電流I_LEDは時刻t2において流れ始める。その後、時刻t3からMOSトランジスタM1が徐々にオンしていき、時刻t5でフルオンし、LED駆動電流I_LEDは設定電流I_LED_Cとなり定常状態に入る。
LED駆動電流I_LEDは、電流制限アンプ7(ILIM_AMP)により電源電圧VINと出力電圧VOUTと基準電位VREFに次の関係が成り立つように制限される。
VIN−VOUT=VREF2
その後、LED駆動電流I_LEDは、次式の条件になった時に設定電流I_LED_Cに維持される。
VIN>VF_T0+VREF2
VF_T0は、発光素子光源LED1に設定電流I_LED_Cが流れている時の総順方向電圧を示す。
その結果、設定電流I_LED_Cに到達するときにはドライブアンプ1(DRV_AMP)での負帰還は十分であるためオーバーシュート電流Iosは発生しなくなっている。
ここで基準電圧VREFについて述べる。基準電圧VREFは適切な大きさに設定される必要がある。大きすぎると電源電圧VINが必要以上に大きくならないと設定電流I_LED_Cを流すことができなくなり、小さすぎると設定電流I_LED_Cに到達するのが早くなりオーバーシュート電流が発生する恐れがある。そのため基準電圧VREFは例えば0.75Vに設定されている。
これまではオーバーシュート電流の発生への対策効果について述べてきたが、発明者は本発明を利用することでLEDオープン検出の誤検出範囲減少に対しても効果があることを知見した。
LEDオープン検出は、例えば直列に接続されたLED光源のどこかで断線(オープン故障)が起きた場合に、その電力供給を停止する為に用いられる。オープン故障が起きた場合、出力電圧VOUTは電源電圧VIN近くまで持ち上がることになる。この電圧を検知することにより、LEDオープン検出が行われる。再度図1に戻りLEDオープン検出について説明する。
図1においてコンパレータ4と定電圧源5によりLEDオープン検出は行われる。LEDオープン検出信号LODは、制御部6に入力され、制御部6はドライブアンプ1(DRV_AMP)をオフさせることでLED駆動電流I_LEDをオフにする。
しかし、減電圧時においては、出力電圧VOUTは電源電圧VINと同レベルとなるため、この区間はLEDオープン検出をマスク(停止)する必要がある。このマスクは制御部6にて行われる。
ここでLEDオープン検出マスク機能について説明する。これは、発光素子光源LED1に順方向電圧VFが発生しているときに、電源電圧VINと出力電圧VOUTが等しい電圧となる時、LEDオープン誤検出範囲VOPEを設定する機能である。LEDオープン誤検出範囲VOPEとはLEDが正しく接続されているかを判定しないためのもので、LEDオープン検出範囲VOPEは以下の式で表わされる。
VOPE=VF_T+VOP
VF_TはLEDの順方向電圧VFの合計を示し、VOPはLEDオープン検出電圧を示す。VF_TはLEDが3個の場合に例えば10.5Vであるとし、LEDオープン検出電圧VOPは例えば0.05Vに設定される。従って、LEDオープン誤検出範囲VOPEは、例えば10.55Vとなる。LEDの順方向電圧VFのばらつきを考えてLEDオープン検出マスク機能は例えば0〜11Vまでに設定される。
これにより電源電圧VINが11V以上においてのみLEDオープン検出が動作することとなる。
図4は、本発明の別の構成の一例を表すブロック図である。図1と同等の働きをする部分には同じ符号を付している。
発光素子駆動装置400は、ドライブアンプ1(DRV_AMP)、定電流源2、駆動素子3、コンパレータ4、定電圧源5、制御部6、電流制限アンプ7(ILIM_AMP)、定電圧源8、MOSトランジスタM2〜M267、抵抗R1、抵抗R2、発光素子光源LED1を備えている。
MOSトランジスタM2のソースは、電源端子IN(電源電圧VIN)に接続されており、例えば16個のMOSトランジスタM2〜M17は直列に接続されている。MOSトランジスタM2〜M17は第1トランジスタ群を構成する。MOSトランジスタM2〜M17の共通のゲートは内部電圧VINCLPに接続されており、電源端子IN(電源電圧VIN)から最も離れて接続されるトランジスタM17のドレインは抵抗R1(第1の抵抗)の一端に接続されており、抵抗R1(第1の抵抗)の他端は定電流源2の一端とドライブアンプ1(DRV_AMP)の非反転入力端子(+)が接続されている。定電流源2の他端は接地端子GNDに接続されている。
またMOSトランジスタM18と例えば249個からなるMOSトランジスタM19〜M267は並列に接続され、合わせて250個のMOSトランジスタの共通のソースは電源端子IN(電源電圧VIN)に接続されており、MOSトランジスタM18のゲートは内部電圧VINCLPに接続されており、MOSトランジスタM19〜M267のゲートは電流制限アンプ7(ILIM_AMP)の出力に接続されている。MOSトランジスタM18〜M267は第2トランジスタ群を構成する。MOSトランジスタM18とMOSトランジスタM19〜M267のドレインは抵抗R2(第2の抵抗)の一端に共通接続されており、その他端はドライブアンプ1(DRV_AMP)の反転入力端子(−)と駆動素子3の第1主電極(ソース)が接続されている。
MOSトランジスタM2〜M17の個数とMOSトランジスタM18〜M267の個数のバランスを採ることは、極めて重要である。MOSトランジスタM2〜M17のMOSトランジスタ16個の総直列オン抵抗をRON_T1、MOSトランジスタM18〜M267のMOSトランジスタ250個の総並列オン抵抗をRON_T2とすると、これらの抵抗値には以下の比率関係を持たせることが重要となる。
I_LED:ISET_HV=R1:R2=RON_T1:RON_T2=N:1
本例においては抵抗R1=2kΩ、抵抗R2=0.5ΩでありN=4000となっている。なお、Nの範囲は出力したい電流により自由に設計可能な2以上の有理数である。
こうした比率関係を持たせることにより、基準電流ISET_HVとLED駆動電流I_LEDの比率が所定の値に保たれることとなり、所望の電流を精度よく生成することが可能となる。
そのために、電流制限アンプ7(ILIM_AMP)の第1電源Vddとして電源電圧VIN、第2電源Vssとして内部電圧VINCLPが接続されている。この構成により、電流制限アンプ7(ILIM_AMP)が出力する最低電圧値が、内部電圧VINCLPと等しくなる。従って、MOSトランジスタM2〜M17とMOSトランジスタM18〜M267のゲートは電源電圧VINと出力電圧VOUTが所定の電圧差を持った時、全て内部電圧VINCLPに接続されているのと同じこととなり、MOSトランジスタのオン抵抗を全て同一とすることができる。従って、I_LED:ISET_HV=R1:R2=RON_T1:RON_T2=N:1を満たすことが可能となる。
また、電源電圧VINと内部電圧VINCLPの電圧差を小さくしておくことによってMOSトランジスタM2〜M17とMOSトランジスタM18〜M267を低耐圧素子で作製することができ、回路面積の削減を行うことが可能となる。例えば内部電圧VINCLPは、電源電位VIN−5Vに設定される。
MOSトランジスタM2〜M267の個数は本例に限定されない。I_LED:ISET_HV=R1:R2=RON_T1:RON_T2=N:1の比率の関係を満たすことのできる範囲において自由に設定可能である。
ドライブアンプ1(DRV_AMP)の出力は駆動素子3の制御電極(ゲート)に接続され、駆動素子3の第2主電極(ドレイン)は出力端子OUTに接続されている。
出力端子OUTは、電流制限アンプ7(ILIM_AMP)の非反転入力端子(+)と発光素子光源LED1のアノードに接続され、発光素子光源LED1のカソードは接地端子GNDに接続されている。
発光素子光源LED1のアノードには、コンパレータ4の非反転入力端子(+)が接続されており、コンパレータ4の反転入力端子(−)は定電圧源5の一端と接続され、定電圧源5の他端は電源端子IN(電源電圧VIN)と接続されている。
コンパレータ4の出力は制御部6に入力され、制御部6はドライブアンプ1(DRV_AMP)を制御する。
電流制限アンプ7(ILIM_AMP)の反転入力端子(−)は定電圧源8の一端と接続され、定電圧源8の他端は電源端子IN(電源電圧VIN)と接続されている。
ここでMOSトランジスタM18とMOSトランジスタM19〜M267の関係を述べる。MOSトランジスタM18のゲートが内部電圧VINCLPに接続されているが、これはLEDオープン誤検出範囲VOPEをできるだけ小さな値にするためである。LEDオープン検出電圧VOPは例えば0.05Vであり、電源立ち上げ時においてMOSトランジスタM18しかオンしていないときにMOSトランジスタM18を流れる電流IF1は以下の式となる。
IF1=0.05/RON_M18
ここで、RON_M18はMOSトランジスタM18のオン抵抗であり、例えば100Ωである。また抵抗R2の抵抗値はRON_M18に比べて十分に小さい値に選ぶ。いまRON_M18を100Ωとすると電流IF1は、IF1=0.5mAとなる。
IF1=0.5mAの時の発光素子光源LED1の順方向電圧VFの合計をVF_T1とすると、LEDオープン誤検出範囲VOPE1は次式で表わされる。
VOPE1=VF_T1+VOP
これまでは、MOSトランジスタM18のみが最初にオンしていることを前提に説明してきたが、仮にMOSトランジスタM19も最初にオンしている場合を想定してみる。すなわち、MOSトランジスタM19のゲートがMOSトランジスタM18のゲートと共通に内部電圧VINCLPに接続されている場合である。この設定の時にMOSトランジスタM18とMOSトランジスタM19に流れる電流をIF2とする。
IF2=0.05/((RON_M18*RON_M19)/(RON_M18+RON_M19))
ここで、RON_M19はMOSトランジスタM19のオン抵抗であり、例えば100Ωである。いまRON_M19を100Ωとすると電流IF2は、IF2=1mAとなる。
IF2=1mAの時の発光素子光源LED1の順方向電圧VFの合計をVF_T2とすると、LEDオープン誤検出範囲VOPE2は次式で表わされる。
VOPE2=VF_T2+VOP
一般的にLEDの順方向電圧は流れる電流が大きいほど大きくなる。すなわちVF_T2>VF_T1であるため、VOPE2>VOPE1となる。以上のことにより、MOSトランジスタM18のゲートのみが内部電圧VINCLPに接続されているほうが、より低い電圧でLEDオープン誤検出範囲が設定できることとなる。
すなわち、電源電圧VINと出力電圧VOUTが所定の電圧差(VOP)を持った時に発生する電流が小さいほど、LEDオープン誤検出範囲VOPEは狭くすることができる。
従って、MOSトランジスタM18〜M267に関しては1個(MOSトランジスタM18)のMOSトランジスタがオンしている状態がより適しているといえる。
なお、本発明に到る前に検討した図5の回路においては、LEDオープン誤検出範囲VOPEの算出に用いられる電流IFは以下の式となる。
IF=0.05/(R2+RON_M1)
ここで、RON_M1は駆動素子3のオン抵抗であり、R2の抵抗値と合わせて例えば1Ωである。いま(R2+RON_M1)を1Ωとすると電流IFは、IF=50mAとなる。
一般的にLEDの順方向電圧は流れる電流が大きいほど大きくなる。しかもLED個々によるばらつきも大きく、電流値が大きくなるほど順方向電圧のばらつきは大きくなる。例えばそのばらつきは1Vにもなる。そのためLEDオープン誤検出範囲VOPEが大きな電圧値となっており、LEDオープン検出マスク機能へのマージンが十分に確保できないという問題があったが、本発明に係る図4の回路においてはその問題も解決されることを知見した。
本例ではMOSトランジスタはPMOSトランジスタを使用しており発光素子光源LED1に対して電流をソースする形式で説明を行ったが、同形式でPMOSトランジスタの代わりにPNPバイポーラトランジスタを使用することも可能である。
また、PMOSトランジスタの代わりにNMOSトランジスタを使用し発光素子光源LED1に対して電流をシンクする形式での利用も可能である。
本発明は、電源電圧の電源立ち上げ時におけるオーバーシュート電流の発生を防止する。そのため、本発明は、産業上の利用可能性は極めて高い。
1 ドライブアンプ
2 定電流源
3 駆動素子
4 コンパレータ
5 定電圧源
6 制御部
7 電流制限アンプ
8 定電圧源
100、400、500 発光素子駆動装置
GND 接地端子
I_LED LED駆動電流
I_LED_C 設定電流
IF1、IF2 電流
IN 電源端子
Ios オーバーシュート電流
ISET_HV 基準電流
LED1 発光素子光源
LOD LEDオープン検出信号
M2〜M267 MOSトランジスタ
OUT 出力端子
R1、R2 抵抗
RON_T1 総直列オン抵抗
RON_T2 総並列オン抵抗
t1、t2、t3、t4、t5 時刻
V1 基準電圧
Vdd 第1電源
VF_T、VF_T0、VF_T1、VF_T2、VF_TOTAL 総順方向電圧
VGS、VGS1、VGS2 ゲート・ソース間電圧
VIN 電源電圧
VINCLP 内部電圧
VOP LEDオープン検出電圧
VOPE、VOPE1、VOPE2 LEDオープン誤検出範囲
VOUT 出力電圧
VR1 電圧
VREF 基準電圧
Vss 第2電源

Claims (12)

  1. 第1トランジスタ及び定電流源が電源端子と接地端子との間に直列に接続される基準電圧生成回路と、
    前記基準電圧生成回路によって生成される基準電圧が印加され、前記基準電圧と等しい電圧を出力するドライブアンプと、
    第1主電極第2主電極及び制御電極を有する駆動素子と、
    前記駆動素子の前記第1主電極に直列に接続される第2トランジスタを含み、LED駆動電流を生成するLED駆動電流生成回路と、
    前記第2トランジスタの制御電極を駆動する電流制限アンプと、
    複数または単一の発光素子を直列接続した発光素子光源を外付けするように構成された出力端子と、を備え
    前記ドライブアンプの出力は前記駆動素子の前記制御電極へと接続され、
    前記駆動素子の前記第2主電極及び前記発光素子光源は前記出力端子へと接続され、
    前記駆動素子は出力電圧及び前記LED駆動電流を前記発光素子光源へと供給し、
    前記LED駆動電流生成回路前記駆動素子、及び前記発光素子光源は前記電源端子と前記接地端子との間に直列に接続され、
    前記第1トランジスタの制御電極には電源電圧から作製される内部電圧が印加され、
    前記内部電圧は前記電源電圧よりも小さく、
    前記電流制限アンプの非反転入力端子は前記出力端子へ接続され、反転入力端子は前記電源電圧よりも低い基準電圧が印加されていることを特徴とする発光素子駆動装置。
  2. 前記第1トランジスタ及び前記第2トランジスタは同じ導電型のトランジスタで構成され、
    前記電流制限アンプの第1電源は前記電源電圧であり、
    第2電源は前記内部電圧であり、
    前記電源電圧と前記出力電圧が所定の電圧差を持ったときに、前記第1トランジスタと前記第2トランジスタの前記制御電極に印加される電圧は前記内部電圧と等しくなることを特徴とする請求項1に記載の発光素子駆動装置。
  3. 前記第1トランジスタ及び前記第2トランジスタは同じ導電型のMOSトランジスタで構成されていることを特徴とする請求項2に記載の発光素子駆動装置。
  4. 前記第1トランジスタ及び前記第2トランジスタはPMOSトランジスタで構成されていることを特徴とする請求項3に記載の発光素子駆動装置。
  5. 前記第1トランジスタ及び前記第2トランジスタは同じ導電型のバイポーラトランジスタで構成されていることを特徴とする請求項2に記載の発光素子駆動装置。
  6. 前記第1トランジスタ及び前記第2トランジスタはPNPトランジスタで構成されていることを特徴とする請求項5に記載の発光素子駆動装置。
  7. 前記第1トランジスタ及び前記第2トランジスタは複数のトランジスタで構成されていることを特徴とする請求項1に記載の発光素子駆動装置。
  8. 前記基準電圧生成回路は前記複数のトランジスタが直列に接続される第1トランジスタ群と第1の抵抗と、定電流源と、が電源端子と接地端子との間に直列に接続されて構成されており、
    前記LED駆動電流生成回路は前記駆動素子の前記第1主電極に直列に接続される第2の抵抗と、前記第2の抵抗に直列に接続される前記複数のトランジスタが並列に接続される第2トランジスタ群と、で構成されていることを特徴とする請求項7に記載の発光素子駆動装置。
  9. 前記第1の抵抗と前記第2の抵抗との比はN:1(Nは2以上の有理数)に選ばれるとともに、前記第1トランジスタ群のオン抵抗値と前記第2トランジスタ群のオン抵抗値との比もN:1に選ばれていることを特徴とする請求項8に記載の発光素子駆動装置。
  10. LEDオープン検出信号を出力するコンパレータを有し、
    前記コンパレータの非反転入力端子には前記出力端子が接続され、反転入力端子にはオープン検出電圧が印加されており、
    前記LEDオープン検出信号は制御部に入力され、
    前記制御部は前記ドライブアンプをオフさせることで前記LED駆動電流をオフにしオープン検出保護を行うことを特徴とする請求項1に記載の発光素子駆動装置。
  11. 前記制御部は、順方向電圧が前記発光素子光源に発生し、前記電源電圧と前記出力電圧が等しい電圧となるときに、前記LEDオープン検出信号をマスクするLEDオープン誤検出範囲が設定されていることを特徴とする請求項10に記載の発光素子駆動装置。
  12. 前記電源電圧と前記出力電圧が所定の電圧差を持ったときに、前記LED駆動電流生成回路によって発生する電流が小さいほど、前記LEDオープン誤検出範囲の設定範囲は狭くできることを特徴とする請求項11に記載の発光素子駆動装置。
JP2017150885A 2017-08-03 2017-08-03 発光素子駆動装置 Active JP6951899B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017150885A JP6951899B2 (ja) 2017-08-03 2017-08-03 発光素子駆動装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017150885A JP6951899B2 (ja) 2017-08-03 2017-08-03 発光素子駆動装置

Publications (2)

Publication Number Publication Date
JP2019029615A JP2019029615A (ja) 2019-02-21
JP6951899B2 true JP6951899B2 (ja) 2021-10-20

Family

ID=65478697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017150885A Active JP6951899B2 (ja) 2017-08-03 2017-08-03 発光素子駆動装置

Country Status (1)

Country Link
JP (1) JP6951899B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110996425B (zh) * 2019-11-26 2022-07-12 深圳创维-Rgb电子有限公司 灯条防过冲保护电路和背光模组
JP7314042B2 (ja) * 2019-12-16 2023-07-25 日清紡マイクロデバイス株式会社 定電流回路
CN114721461B (zh) * 2022-04-27 2023-07-18 华荣科技股份有限公司 一种耐辐照双重保护的恒流源电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3823622B2 (ja) * 1999-08-05 2006-09-20 富士電機デバイステクノロジー株式会社 過熱保護回路
JP2003072141A (ja) * 2001-09-04 2003-03-12 Konica Corp 網点画像露光装置及び光源駆動回路
JP4429213B2 (ja) * 2005-06-03 2010-03-10 ローム株式会社 駆動回路およびそれを備えた携帯情報端末
JP2009284615A (ja) * 2008-05-21 2009-12-03 Panasonic Corp 充電回路
JP5434248B2 (ja) * 2009-05-12 2014-03-05 ミツミ電機株式会社 レギュレータ回路
JP5636241B2 (ja) * 2010-09-29 2014-12-03 ローム株式会社 Led駆動装置
JP2014127658A (ja) * 2012-12-27 2014-07-07 Toshiba Corp 電子機器及びその制御方法
JP6562608B2 (ja) * 2013-09-19 2019-08-21 株式会社半導体エネルギー研究所 電子機器、及び電子機器の駆動方法
EP3200345B1 (en) * 2016-01-27 2020-06-17 ams AG Amplifier circuit for amplifying an output signal of a capacitive sensor
KR20180102368A (ko) * 2017-03-07 2018-09-17 최진영 Led 모듈 제작 방법 및 그에 의해 제작된 led 모듈

Also Published As

Publication number Publication date
JP2019029615A (ja) 2019-02-21

Similar Documents

Publication Publication Date Title
JP5636241B2 (ja) Led駆動装置
US9888544B2 (en) Driving circuits and methods for controlling light source
JP6951899B2 (ja) 発光素子駆動装置
US20120007521A1 (en) Illuminating device and controlling method thereof
EP2282248B1 (en) A constant current device
US9148920B2 (en) Light emitting diode driving apparatus capable of detecting whether current leakage phenomenon occurs on LED load and light emitting diode driving method thereof
EP3247173A2 (en) Integrated circuit for driving a light emitting element
JP2007112237A (ja) 車両用灯具の点灯制御装置
US8450942B2 (en) Light emitting diode driving apparatus
TW201434344A (zh) 發光二極體驅動裝置
KR101087749B1 (ko) 전류 감지기 및 이를 포함하는 발광 다이오드의 구동 장치
JP2012153271A (ja) 灯具点灯回路
US20070222422A1 (en) Power supply device and electrical device equipped with the same
JP6514946B2 (ja) 電流ドライバ回路
CN112867201A (zh) 半导体发光元件的点亮控制方法、点亮控制装置、发光装置
JP4978547B2 (ja) Led駆動回路およびled照明装置
JP2021502691A (ja) Ledアレイのドライバ
JP2019169655A (ja) 発光素子駆動装置
JP5626175B2 (ja) 過電圧保護回路
JP6473569B2 (ja) Led駆動回路
JP6649021B2 (ja) 負荷開放検出回路
US8581503B1 (en) Method of forming an LED control circuit and structure therefor
TWI399128B (zh) 控制發光二極體之電荷泵驅動電路之方法及電路
CN111356257B (zh) 发光二极管驱动电路
JP2007142139A (ja) Ledの駆動制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210927

R150 Certificate of patent or registration of utility model

Ref document number: 6951899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150