JP5626175B2 - 過電圧保護回路 - Google Patents

Description

本発明は、外部から一対の直流電源線を通じて電源電圧の供給を受ける負荷を、それら直流電源線間に生じる過電圧から保護する過電圧保護回路に関する。

一般に、電子回路においては、外部から供給される電源電圧が過大に上昇した場合に、その電源電圧の供給先である内部の負荷回路を構成する回路素子が破損することを防止するために過電圧保護回路が設けられる（例えば、特許文献１〜３参照）。図７は、過電圧保護回路を備えた電子回路の一構成例を示している。図７に示す電子回路１０１には、直流電源１０２から一対の直流電源線１０３、１０４を介して直流電圧ＶＢが供給される。電子回路１０１は、過電圧保護回路１０５および負荷回路１０６を備えている。

過電圧保護回路１０５は、ＮＰＮ形のトランジスタＴ１０１、コンデンサＣ１０１、抵抗Ｒ１０１およびツェナーダイオードＤ１０１を備えている。直流電源線１０３、１０４間にはトランジスタＴ１０１およびコンデンサＣ１０１が、この順番に直列接続されている。トランジスタＴ１０１のコレクタ・ベース間には抵抗Ｒ１０１が接続されている。トランジスタＴ１０１のベースと直流電源線１０４との間には、直流電源線１０４側をアノードとしてツェナーダイオードＤ１０１が接続されている。ツェナーダイオードＤ１０１としては、直流電圧ＶＢの正常な範囲の最大値よりも高い値のツェナー電圧Ｖｚを持つものが用いられる。

上記構成の電子回路１０１において、負荷回路１０６には、トランジスタＴ１０１およびコンデンサＣ１０１の相互接続点Ｎ１０１（トランジスタＴ１０１のエミッタ）および直流電源線１０４を介して電源電圧Ｖｄが与えられる。なお、コンデンサＣ１０１は、電源電圧Ｖｄに対するノイズの影響を除去するためのものである。負荷回路１０６に与えられる電源電圧Ｖｄは、下記（１）式により示される。ただし、抵抗Ｒ１０１の端子間電圧（電圧降下）をＶｒで表し、トランジスタＴ１０１のベース・エミッタ間順方向電圧をＶｆで表している。
Ｖｄ＝ＶＢ−（Ｖｒ＋Ｖｆ） …（１）

上記構成において、過電圧保護回路１０５は、次のように動作する。すなわち、直流電圧ＶＢが定常値から上昇し、ツェナーダイオードＤ１０１のツェナー電圧Ｖｚに達すると、ツェナーダイオードＤ１０１がオンする。このときのトランジスタＴ１０１のエミッタ電圧、つまり電源電圧Ｖｄは、下記（２）式により示される。
Ｖｄ＝Ｖｚ−Ｖｆ …（２）

過電圧保護回路１０５の上記動作により、直流電圧ＶＢが異常に上昇した場合（過電圧状態になった場合）でも、電源電圧Ｖｄは、ツェナー電圧Ｖｚから順方向電圧Ｖｆを減算した電圧値にクランプされる（制限される）。従って、直流電圧ＶＢが過電圧状態になっても、負荷回路１０６に過電圧が印加されることはない。

特開２００７−２６７５３７号公報 特開２００９−１０６０３９号公報 特開２００９−１０６０５０号公報

例えば、直流電源１０２としてバッテリが用いられる場合など、直流電圧ＶＢの供給先である電子回路１０１としては、より低い電圧まで動作することが求められる。しかし、上記構成では、直流電圧ＶＢが低下すると、その低下した直流電圧ＶＢからさらに抵抗Ｒ１０１の端子間電圧Ｖｒおよび順方向電圧Ｖｆだけ低い電源電圧Ｖｄが負荷回路１０６に供給されることになる。そのため、直流電圧ＶＢが低下した場合、その低下の早い段階において負荷回路１０６の最低動作電圧が確保されなくなる。つまり、最低限動作が補償される直流電圧ＶＢの値が高くなってしまう。

また、電子回路１０１においては、上記した過電圧だけでなく、他の異常が発生することも考えられる。例えば、負荷回路１０６が短絡故障した場合などには、負荷回路１０６に過大な電流が流れる異常が発生する（過電流状態）。上記構成の電子回路１０１は、このような過電流状態への対策を行う場合、過電圧保護回路１０５とは別に過電流を制限する機能を有する過電流制限回路を設ける必要がある。

本発明は上記事情に鑑みてなされたものであり、その目的は、外部から供給される直流電圧が低下した場合における電源電圧の低下を抑制するとともに、負荷に対する過電流制限機能をも実現することができる過電圧保護回路を提供することにある。

請求項１に記載の手段によれば、ＮＰＮ形またはＮチャネル型の主トランジスタ、定電圧回路、昇圧回路および電圧選択回路を備えている。主トランジスタは、高電位側の直流電源線に一方の主端子（コレクタまたはドレイン）が接続されている。定電圧回路は、高電位側の直流電源線を通じて直流電圧を入力し、その直流電圧の定常値よりも高く設定されたクランプ値で、直流電圧をクランプした定電圧を出力する。昇圧回路は、主トランジスタの他方の主端子（エミッタまたはソース）の電圧を入力し、その入力した電圧を昇圧した昇圧電圧を出力する。また、昇圧回路は、一対の直流電源線間の直流電圧がクランプ値以上であるときには昇圧動作を停止する。電圧選択回路は、定電圧および昇圧電圧のうち、高いほうの電圧を主トランジスタの制御端子（ベースまたはゲート）に与える。そして、主トランジスタの他方の主端子および低電位側の直流電源線を通じて負荷に対して電源電圧が供給される。

このような構成において、直流電圧が定常値から上昇してクランプ値に達すると、次のように過電圧保護動作が行われる。すなわち、直流電圧がクランプ値に達することにより、定電圧回路から出力される定電圧はクランプ値に等しくなる。また、直流電圧がクランプ値に達しているため、昇圧回路は昇圧動作を停止している。そのため、主トランジスタの制御端子には、電圧選択回路を通じてクランプ値に相当する定電圧が与えられる。主トランジスタの他方の主端子の電圧は、その制御端子の電圧に応じて定まる。従って、直流電圧が異常に上昇した場合でも、負荷に与えられる電源電圧は、クランプ値またはクランプ値に応じた電圧を超えて上昇することがない。本手段によれば、このようにして、直流電源線間に生じる過電圧から負荷を保護する過電圧保護動作が行われる。

また、直流電圧が低下すると、定電圧回路から出力される定電圧も同様に低下する。そして、定電圧が昇圧電圧を下回ると、主トランジスタの制御端子には、電圧選択回路を通じて昇圧電圧が与えられる。そのため、直流電圧が低下した場合、主トランジスタの他方の端子の電圧（電源電圧）を昇圧した昇圧電圧が負荷に供給される。従って、直流電圧が低下した場合でも、負荷は、直流電圧の低下の影響を大きく受けることない、比較的高い電源電圧の供給を受けて動作することができる。すなわち、本手段によれば、外部から供給される直流電圧が低下した場合であっても、負荷に供給される電源電圧の低下が抑制される。そのため、昇圧動作を行わない従来技術の構成に比べ、負荷の動作を最低限補償する直流電圧の値を高く設定することができる。

さらに、本手段によれば、昇圧回路により昇圧動作が行われている期間、負荷に過大な電流が流れる異常（過電流状態）が生じると、次のようにしてその異常が解消される。すなわち、負荷に流れる電流（負荷電流）が上昇すると、主トランジスタの主端子に流れる電流も同様に増加する。これにより、主トランジスタの主端子間の電圧（コレクタ・エミッタ間電圧またはドレイン・ソース間電圧）が大きくなり、負荷に供給される電源電圧が低下する。昇圧回路は、入力される電源電圧が低下することにより、出力する昇圧電圧も低下する。このように、主トランジスタの制御端子に与えられる昇圧電圧が低下することにより、主トランジスタはオン状態からオフ状態へと移行する。そして、その移行に伴い、主トランジスタの主端子に流れる電流、つまり負荷電流が減少する。これにより、負荷に過電流が流れる状態（過電流状態）が解消される。従って、本手段によれば、過電流を制限する過電流制限回路を別途設けることなく、負荷に対する過電流制限機能をも実現することができる。

請求項２に記載の手段によれば、昇圧回路は、一対の直流電源線間の直流電圧が下限値以上であるときに昇圧動作を停止する。下限値は、直流電圧の定常値よりも低く設定される。昇圧回路による昇圧動作は、負荷に供給する電源電圧の低下が問題となる程度に直流電圧が低下した際に行われればよい。逆に言えば、直流電圧の電圧値が負荷に供給する電源電圧の低下が問題とならない程度であれば、昇圧動作を行う必要はない。本手段では、このようなときに昇圧動作を停止する分だけ、昇圧回路における電力消費を低減することができる。

請求項３に記載の手段によれば、定電圧回路は、抵抗およびツェナーダイオードにより構成される。抵抗は、高電位側の直流電源線と定電圧の出力端子との間に接続される。ツェナーダイオードは、定電圧の出力端子と低電位側の直流電源線との間に、低電位側の直流電源線側をアノードとして接続される。また、ツェナーダイオードは、クランプ値に応じたツェナー電圧を有する。従って、定電圧回路におけるクランプ値は、ツェナー電圧に等しくなる。このように抵抗およびツェナーダイオードにより定電圧回路を構成することにより、その回路構成が簡素化される。

請求項４に記載の手段によれば、定電圧回路は、出力する定電圧をクローズドループ制御するシリーズレギュレータにより構成される。このような構成によれば、出力する定電圧の精度が高くなるため、過電圧保護動作におけるクランプ値を所望の値に精度よく設定することができる。

請求項５に記載の手段によれば、昇圧回路は、スイッチング素子およびコンデンサを備えたチャージポンプ回路により構成される。チャージポンプ回路は、出力電流が増加すると、その出力電圧（昇圧電圧）は低下する。本手段によれば、ＮＰＮ形の主トランジスタを用いる際には次のような理由から過電流を素早く制限することが可能となる。すなわち、ＮＰＮ形トランジスタの場合、主トランジスタの他方の主端子であるエミッタの電流が増加することにより、制御端子であるベースの電流も増加する。そのベース電流は、昇圧回路から出力される。従って、ベース電流が増加することにより、昇圧電圧が低下する。このように、前述した主トランジスタの主端子に流れる電流が増加することに起因した昇圧電圧の低下に加えて、ベース電流の増加に起因した昇圧電圧の低下が起こることにより、負荷電流を素早く低下させることできる。

請求項６に記載の手段によれば、昇圧回路は、出力する昇圧電圧をオープンループ制御する昇圧型のスイッチング電源回路により構成される。このような構成によれば、昇圧回路において、出力電流が増加すると、その出力電圧（昇圧電圧）は低下する。このような昇圧回路を用いることにより、請求項５に記載の手段と同様の作用および効果を得ることができる。

請求項７に記載の手段によれば、電圧選択回路は、定電圧回路の出力端子と昇圧回路の出力端子との間に、定電圧回路の出力端子側をアノードとして接続されたダイオードを備えている。このような構成によれば、定電圧が昇圧電圧よりも高い場合にはダイオードがオンし、上記定電圧に相当する電圧（定電圧からダイオードの順方向電圧を減算した電圧）が出力される。また、定電圧が昇圧電圧よりも低い場合にはダイオードがオフし、昇圧電圧が出力される。このように１つのダイオードにより電圧選択回路を構成することにより、その回路構成が簡素化される。

本発明の第１の実施形態を示すもので、過電圧保護回路を備える電子回路の概略図 過電圧保護回路を備える電子回路の構成を詳細に示す図 各部の電圧波形を示す図 本発明の第２の実施形態を示す図２相当図 本発明の第３の実施形態を示す図２相当図 本発明の第４の実施形態を示す図１相当図 従来技術を示す図２相当図

（第１の実施形態）
以下、本発明の第１の実施形態について図１〜図３を参照しながら説明する。
図１は、電子回路の構成について、一部を機能ブロックとして概略的に示している。図１に示す電子回路１は、半導体集積回路（ＩＣ）として構成されている。電子回路１には、例えばバッテリなどの直流電源２から一対の直流電源線３、４を介して直流電圧ＶＢが供給される。直流電圧ＶＢの定常時の電圧値は、例えば＋１２Ｖ程度である。電子回路１は、過電圧保護回路５および負荷回路６（負荷に相当）を備えている。

過電圧保護回路５は、負荷回路６に対して過大な電圧が印加されることを防止する過電圧保護機能と、負荷回路６に過大な電流が流れることを防止する過電流制限機能とを有する（詳細は後述する）。過電圧保護回路５は、主トランジスタＴ１、コンデンサＣ１、定電圧回路７、昇圧回路８および電圧選択回路９を備えている。主トランジスタＴ１は、ＮＰＮ形のバイポーラトランジスタであり、そのコレクタ（一方の主端子に相当）は直流電源線３に接続されている。

定電圧回路７は、直流電源線３、４のうち、高電位側の直流電源線３を通じて直流電圧ＶＢを入力し、直流電圧ＶＢをクランプ値ＶCPでクランプした定電圧Ｖａを出力する。本実施形態では、クランプ値ＶCPは、直流電圧ＶＢの通常の変動範囲（＋１０Ｖ〜＋１６Ｖ）内の最大値よりも高い値である＋２０Ｖ程度に設定されている。クランプ値ＶCPは、過電圧を判定するための判定値に相当する。昇圧回路８は、主トランジスタＴ１のエミッタ（他方の主端子に相当）の電圧（電源電圧Ｖｄ）を入力し、その入力したエミッタ電圧を昇圧した昇圧電圧Ｖｂを出力する昇圧動作を行う。昇圧回路８は、電源電圧Ｖｄの電圧値に基づいて、上記昇圧動作を実行または停止する（詳細は後述する）。

電圧選択回路９は、定電圧Ｖａおよび昇圧電圧Ｖｂのうち、電圧値が高いほうの電圧を選択電圧Ｖｃとして主トランジスタＴ１のベース（制御端子に相当）に与える。負荷回路６には、主トランジスタＴ１のエミッタおよび低電位側の直流電源線４（グランド線）を通じて電源電圧Ｖｄが供給される。なお、コンデンサＣ１は、電源電圧Ｖｄに対するノイズの影響を除去するためのものである。

続いて、上記構成の電子回路の具体的な構成について図２を参照して説明する。図２に示すように、定電圧回路７は、抵抗Ｒ１およびツェナーダイオードＤ１を備えている。抵抗Ｒ１およびツェナーダイオードＤ１は、直流電源線３、４間に互いに直列接続されている。ツェナーダイオードＤ１は、直流電源線４側をアノードとして接続されており、直流電源線３、４間の直流電圧ＶＢがツェナー電圧Ｖｚに達するとオンする。ツェナーダイオードＤ１としては、上述したクランプ値ＶCPに相当するツェナー電圧Ｖｚを持つものが用いられる。このような構成において、抵抗Ｒ１およびツェナーダイオードＤ１の相互接続点であるノードＮａ（ツェナーダイオードＤ１のカソード）が、定電圧Ｖａの出力端子となる。

昇圧回路８は、電圧監視回路１１およびチャージポンプ回路１２を備えている。電圧監視回路１１は、電源電圧Ｖｄを検出し、その検出値に基づいてチャージポンプ回路１２の動作を制御する。具体的には、電圧監視回路１１は、電源電圧Ｖｄが昇圧開始判定値ＶTLまで低下すると、チャージポンプ回路１２に対してパルス信号Ｓｐを出力する。電圧監視回路１１は、パルス信号Ｓｐを出力しているとき、電源電圧Ｖｄが昇圧停止判定値ＶTHまで上昇すると、パルス信号Ｓｐの出力を停止する。

チャージポンプ回路１２は、ダイオードＤ２、Ｄ３（スイッチング素子に相当）、コンデンサＣ２、Ｃ３およびドライバ回路１３を備えている。電源電圧Ｖｄが供給されるノードＮｄには、ダイオードＤ２のアノードが接続されている。ダイオードＤ２のカソードは、ダイオードＤ３のアノードに接続されている。ダイオードＤ２、Ｄ３の相互接続点であるノードＮ１には、コンデンサＣ２の一方の端子が接続されている。コンデンサＣ２の他方の端子は、ドライバ回路１３の出力端子に接続されている。ダイオードＤ３のカソードは、昇圧電圧Ｖｂを出力するノードＮｂに接続されている。ダイオードＤ３のカソードと直流電源線４との間には、昇圧電圧Ｖｂを平滑するためのコンデンサＣ３が接続されている。

ドライバ回路１３は、電圧監視回路１１からパルス信号Ｓｐが与えられると、パルス信号Ｓｐのレベルに応じた電圧を出力する。具体的には、ドライバ回路１３は、パルス信号ＳｐがＨレベルである場合、電源電圧Ｖｄに等しい電圧を出力する。また、ドライバ回路１３は、パルス信号ＳｐがＬレベルである場合、０Ｖ（直流電源線４の電位）の電圧を出力する。なお、ドライバ回路１３は、パルス信号Ｓｐが与えられないときにも、０Ｖの電圧を出力する。

このような構成により、電源電圧Ｖｄが昇圧開始判定値ＶTLまで低下すると、チャージポンプ回路１２が昇圧動作を行い、電源電圧Ｖｄを２倍程度に昇圧した昇圧電圧Ｖｂが出力される。また、その昇圧動作が行われた状態において、電源電圧Ｖｄが昇圧停止判定値ＶTHまで上昇すると、チャージポンプ回路１２による昇圧動作が停止され、電源電圧Ｖｄにほぼ等しい昇圧電圧Ｖｂが出力される。なお、昇圧動作が停止された状態で出力される昇圧電圧Ｖｂは、実際には、電源電圧Ｖｄよりも２つのダイオードＤ２、Ｄ３の順方向電圧Ｖｆ分（２・Ｖｆ）だけ低い電圧となる。

電圧選択回路９は、ダイオードＤ４により構成される。ダイオードＤ４は、定電圧Ｖａの出力端子であるノードＮａと、昇圧電圧Ｖｂの出力端子であるノードＮｂとの間に、ノードＮａ側をアノードとして接続されている。このような構成により、定電圧Ｖａが昇圧電圧Ｖｂよりも高い場合にはダイオードＤ４がオンし、主トランジスタＴ１のベースには、定電圧ＶａからダイオードＤ４の順方向電圧Ｖｆだけ減算した選択電圧Ｖｃが与えられる。また、定電圧Ｖａが昇圧電圧Ｖｂよりも低い場合にはダイオードＤ４がオフし、主トランジスタＴ１のベースには、昇圧電圧Ｖｂに等しい選択電圧Ｖｃが与えられる。

次に、本実施形態の作用および効果について図３も参照して説明する。
過電圧保護回路５は、通常動作状態、過電圧保護動作状態および昇圧動作状態の各動作状態を遷移する。図３は、過電圧保護回路５において上記各動作が行われる際における各部の電圧波形を示している。図３では、直流電圧ＶＢ（主トランジスタＴ１のコレクタ電圧）を実線で示し、電源電圧Ｖｄ（主トランジスタＴ１のエミッタ電圧）を破線で示し、選択電圧Ｖｃ（主トランジスタＴ１のベース電圧）を一点鎖線で示している。

＜通常動作状態＞
例えば、図３における時刻ｔ１以前の期間や時刻ｔ４〜ｔ５の期間のように、直流電圧ＶＢが正常な範囲の値であるとき、過電圧保護回路５において、次のような通常動作が行われる。すなわち、この期間では、直流電圧ＶＢはクランプ値ＶCP未満になっている。そのため、定電圧回路７のツェナーダイオードＤ１はオフ状態である。

このとき、定電圧回路７から出力される定電圧Ｖａは、下記（３）式により示される。ただし、抵抗Ｒ１の抵抗値をそのままＲ１で表し、主トランジスタＴ１のベース電流をＩｂで表している。
Ｖａ＝ＶＢ−（Ｒ１・Ｉｂ） …（３）

また、電源電圧Ｖｄが昇圧開始判定値ＶTLまで低下していないため、昇圧回路８は昇圧動作を停止している。そのため、主トランジスタＴ１のベースには、電圧選択回路９を通じて定電圧ＶａからダイオードＤ４の順方向電圧を減算した電圧が与えられる。従って、通常動作において、負荷回路６に与えられる電源電圧Ｖｄは、下記（４）式により示される。ただし、ダイオードＤ４の順方向電圧および主トランジスタのベース・エミッタ間順方向電圧をいずれもＶｆで表している。
Ｖｄ＝ＶＢ−（Ｒ１・Ｉｂ）−（２・Ｖｆ） …（４）
上記（４）式に示すように、通常動作時、負荷回路６には、直流電圧ＶＢよりも、抵抗Ｒ１の端子間電圧に２・Ｖｆを加えた電圧だけ低い電源電圧Ｖｄが供給される。

＜昇圧動作状態＞
直流電圧ＶＢの低下に伴い電源電圧Ｖｄが低下し、昇圧開始判定値ＶTLに達すると（図３における時刻ｔ１）、過電圧保護回路５において、次のような昇圧動作が開始される。すなわち、電源電圧Ｖｄが昇圧開始判定値ＶTLに達したことにより、昇圧回路８が昇圧動作を実行する。なお、このとき、直流電圧ＶＢがクランプ値ＶCP未満であるため、定電圧回路７のツェナーダイオードＤ１はオフしている。

昇圧動作が行われることにより、昇圧回路８から出力される昇圧電圧Ｖｂは、電源電圧Ｖｄを昇圧した電圧となる。そのため、主トランジスタＴ１のベースには、電圧選択回路９を通じて昇圧電圧Ｖｂが与えられる。従って、昇圧動作において、負荷回路６に与えられる電源電圧Ｖｄは、下記（５）式により示される。
Ｖｄ＝Ｖｂ−Ｖｆ …（５）

上記（５）式に示すように、昇圧動作時、負荷回路６には、電源電圧Ｖｄを昇圧した電圧より順方向電圧Ｖｆだけ低い電源電圧Ｖｄが供給される。従って、負荷回路６は、直流電圧ＶＢの低下の影響を大きく受けることのない、比較的高い電源電圧Ｖｄの供給を受けて動作することができる。

すなわち、本実施形態によれば、外部から供給される直流電圧ＶＢが低下した場合であっても、負荷回路６に供給される電源電圧Ｖｄの低下を抑制することができる。そのため、昇圧動作を行わない従来技術の構成に比べ、電子回路１として最低限動作を補償する直流電圧ＶＢの電圧値を高く設定することが可能となる。

さて、昇圧動作が行われる期間、負荷回路６に過大な電流が流れる異常（過電流状態）が生じると、過電圧保護回路５において次のような動作が行われる（図３の時刻ｔ２〜ｔ３の期間）。負荷回路６に流れる電流（負荷電流）が上昇すると、主トランジスタＴ１のエミッタ電流も同様に増加する。これにより、主トランジスタＴ１のコレクタ・エミッタ間電圧（＝ＶＢ−Ｖｄ）が大きくなり、電源電圧Ｖｄが低下する。昇圧回路８は、入力される電源電圧Ｖｄが低下することにより、出力する昇圧電圧Ｖｂも低下する。

また、上記したように主トランジスタＴ１のエミッタ電流が増加することにより、ベース電流Ｉｂも同様に増加する。つまり、昇圧回路８の出力電流が増加する。昇圧回路８は、チャージポンプ回路１２を主体とした構成であるため、出力電流が増加すると、その出力電圧（昇圧電圧Ｖｂ）は低下する。このように、昇圧電圧Ｖｂが低下することにより、主トランジスタＴ１のベース・エミッタ間電圧が低下する。これに伴い、主トランジスタＴ１は、オン状態からオフ状態へと遷移していくので、そのエミッタ電流、つまり負荷電流が減少する。

負荷電流が所定の過電流判定値を超えている間（負荷電流＞過電流判定値）には、上記各動作が継続される。その結果、負荷電流が過電流判定値にクランプされる（制限される）。つまり、最終的には、負荷電流が過電流判定値に等しい状態に落ち着く（電流クランプ安定状態）。従って、昇圧動作時、負荷回路６に過電流が流れる事態が防止される（過電流制限機能）。さらに、昇圧回路８への入力を電源電圧Ｖｄとしたことにより、エミッタ電流の増加に起因した昇圧電圧Ｖｂの低下と、ベース電流の増加に起因する昇圧電圧Ｖｂの低下との両方が起こるため、負荷電流が素早く低下する。つまり、本実施形態によれば、負荷回路６に対して過大な電流が流れると、その負荷電流を直ちに低下させる過電流制限機能を実現することができる。

このように、本実施形態の電子回路１では、過電圧保護回路５の動作により過電流制限機能を実現している。従って、本実施形態によれば、過電流を制限する過電流制限回路を別途設ける場合に比べ、半導体集積回路における回路面積が削減されるとともに、その製造コストが低減されるという効果が得られる。

上記した昇圧動作は、直流電圧ＶＢの上昇に伴い電源電圧Ｖｄが昇圧停止判定値ＶTHまで上昇すると停止される（図３における時刻ｔ４）。すなわち、電源電圧Ｖｄが昇圧停止判定値ＶTHまで上昇したことにより、昇圧回路８は昇圧動作を停止する。これにより、過電圧保護回路５において、前述した通常動作が再び行われ、負荷回路６には、上記（４）式に示した電源電圧Ｖｄが与えられる。

＜過電圧保護動作状態＞
直流電圧ＶＢが定常値から上昇してクランプ値ＶCPに達すると（図３における時刻ｔ５）、過電圧保護回路５において、次のような過電圧保護動作が行われる。すなわち、直流電圧ＶＢがクランプ値ＶCP（ツェナー電圧Ｖｚ）に達したことにより、定電圧回路７のツェナーダイオードＤ１がオンする。これにより、定電圧回路７の出力電圧（定電圧Ｖａ）は、ツェナー電圧Ｖｚに等しくなる。

また、電源電圧Ｖｄが昇圧開始判定値ＶTLまで低下していないため、昇圧回路８は昇圧動作を停止している。そのため、主トランジスタＴ１のベースには、電圧選択回路９を通じてツェナー電圧ＶｚからダイオードＤ４の順方向電圧を減算した電圧が与えられる。従って、過電圧保護動作において、負荷回路６に与えられる電源電圧Ｖｄは、下記（６）式により示される。
Ｖｄ＝Ｖｚ−（２・Ｖｆ） …（６）

上記（６）式に示すように、直流電圧ＶＢが異常に上昇した場合（過電圧状態になった場合）でも、過電圧保護動作が行われることにより、電源電圧Ｖｄは、ツェナー電圧Ｖｚから２・Ｖｆを減算した電圧値を超えて上昇することはない。本実施形態では、このようにして負荷回路６に過電圧が印加される事態が防止される（過電圧保護機能）。また、このように過電圧保護動作が実行される際にも、負荷回路６は、上記電圧値に制限された電源電圧Ｖｄの供給を受けて動作することができる。

（第２の実施形態）
以下、第１の実施形態に対し、定電圧回路の具体的な構成を変更した第２の実施形態について図４を参照しながら上記実施形態と異なる点を主体に説明する。
図４は、第１の実施形態における図２相当図であり、本実施形態の電子回路の構成を示している。図４に示すように、本実施形態の電子回路２１は、図２に示した定電圧回路７に代えて定電圧回路２２を備えている。

定電圧回路２２は、出力する定電圧Ｖａをクローズドループ制御するシリーズレギュレータ形式の電源回路である。定電圧回路２２は、トランジスタＴ２１、抵抗Ｒ２１、Ｒ２２、定電圧源２３およびオペアンプ２４を備えている。トランジスタＴ２１は、ＰＮＰ形バイポーラトランジスタであり、直流電源線３および定電圧を出力するノードＮａの間に接続されている。

ノードＮａおよび直流電源線４の間には、抵抗Ｒ２１、Ｒ２２が直列接続されている。抵抗Ｒ２１、Ｒ２２は、ノードＮａの電圧（定電圧Ｖａ）を、それらの相互接続点の電圧Ｖdetとして検出する。定電圧源２３は、電源電圧Ｖｄを入力し、定電圧Ｖａの目標値に応じた基準電圧Ｖrefを出力する。オペアンプ２４は、定電圧Ｖａが目標値に一致するように、トランジスタＴ２１の駆動をフィードバック制御する。

上記構成によっても、第１の実施形態と同様の通常動作、昇圧動作（電流制限機能を含む）および過電圧保護動作が実行されるため、第１の実施形態と同様の作用および効果が得られる。なお、本実施形態の定電圧回路２２は、ツェナーダイオードＤ１を用いた第１の実施形態の定電圧回路７に対し、回路規模は大きくなるものの、出力する定電圧Ｖａの精度が高くなる。そのため、過電圧保護動作におけるクランプ値を所望の値に精度よく設定することができる。

（第３の実施形態）
以下、第１の実施形態に対し、昇圧回路の具体的な構成を変更した第３の実施形態について図５を参照しながら上記実施形態と異なる点を主体に説明する。
図５は、第１の実施形態における図２相当図であり、本実施形態の電子回路の構成を示している。図５に示すように、本実施形態の電子回路３１は、図２に示した昇圧回路８に代えて昇圧回路３２を備えている。

昇圧回路３２は、出力する昇圧電圧Ｖｂをオープンループ制御する昇圧型のスイッチング電源回路である。昇圧回路３２は、電圧監視回路３３、ドライバ回路３４、インダクタＬ３１、トランジスタＴ３１、ダイオードＤ３１およびコンデンサＣ３１を備えている。電圧監視回路３３は、電源電圧Ｖｄを検出し、その検出値に基づいて昇圧動作を制御する。具体的には、電圧監視回路３３は、電源電圧Ｖｄが昇圧開始判定値ＶTLまで低下すると、制御信号Ｓｇを出力する。電圧監視回路３３は、電源電圧Ｖｄが昇圧停止判定値ＶTHまで上昇すると、制御信号Ｓｇの出力を停止する。なお、制御信号Ｓｇは、一定の周波数、且つ、一定のパルス幅を持つパルス信号である。

電源電圧Ｖｄが与えられるノードＮｄおよび昇圧電圧Ｖｂを出力するノードＮｂの間には、インダクタＬ３１およびダイオードＤ３１が直列接続されている。トランジスタＴ３１は、Ｎチャネル型ＭＯＳＦＥＴであり、インダクタＬ３１およびダイオードＤ３１の相互接続点（ダイオードＤ３１のアノード）と直流電源線４との間に接続されている。ノードＮｂおよび直流電源線４の間には、コンデンサＣ３１が接続されている。

ドライバ回路３４は、電圧監視回路３３から制御信号Ｓｇが与えられると、その制御信号Ｓｇに従ってトランジスタＴ３１のゲートを駆動する。これにより、電源電圧Ｖｄを昇圧した昇圧電圧ＶｂがノードＮｂから出力される。その昇圧電圧Ｖｂの目標値はパルス信号Ｓｇの周波数およびパルス幅により設定される。なお、昇圧回路３２は、オープンループ制御のスイッチング電源回路であるため、出力電流が増加すると、その出力電圧（昇圧電圧Ｖｂ）は低下する。また、ドライバ回路３４は、制御信号Ｓｇが与えられないときには、トランジスタＴ３１のゲートをＬレベル（０Ｖ）にし、常時オフ状態とする。

上記構成によっても、第１の実施形態と同様の通常動作、昇圧動作（過電流制限機能を含む）および過電圧保護動作が実行されるため、第１の実施形態と同様の作用および効果が得られる。

（第４の実施形態）
以下、第１の実施形態に対し、主トランジスタの構成を変更した第４の実施形態について図６を参照しながら上記実施形態と異なる点を主体に説明する。
図６は、第１の実施形態における図１相当図であり、本実施形態の電子回路の構成を示している。図６に示すように、本実施形態の電子回路４１は、図１に示した主トランジスタＴ１に代えて、Ｎチャネル型ＭＯＳＦＥＴである主トランジスタＴ４１を備えている。

本実施形態の構成によっても、第１の実施形態と同様の通常動作、昇圧動作および過電圧保護動作が実行されるため、第１の実施形態と同様の作用および効果が得られる。ただし、本実施形態の過電流制限機能については、第１の実施形態の過電流制限機能に対し、次のように若干異なる。

すなわち、負荷電流が上昇すると、主トランジスタＴ４１のドレイン電流も同様に増加する。これにより、主トランジスタＴ４１のソース・ドレイン間電圧（ＶＢ−Ｖｄ）が大きくなり、電源電圧Ｖｄが低下する。昇圧回路８は、入力される電源電圧Ｖｄが低下することにより、出力する昇圧電圧Ｖｂも低下する。負荷電流が所定の過電流判定値を超えている間（負荷電流＞過電流判定値）には、上記動作が継続される。その結果、負荷電流が過電流判定値にクランプされる（制限される）。つまり、最終的には、負荷電流が過電流判定値に等しい状態に落ち着く（電流クランプ安定状態）。なお、本実施形態の構成では、第１の実施形態におけるエミッタ電流の増加に起因した昇圧電圧Ｖｂの低下に相当するドレイン電流の増加に起因した昇圧電圧Ｖｂの低下だけが起こることになる。そのため、負荷電流が過電流判定値まで低下するのに要する時間は若干長くなるものの、本実施形態の構成によっても、昇圧動作時、負荷回路６に過電流が流れる事態は防止される。

（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
定電圧回路としては、上記各実施形態で示した構成に限らず、直流電源線３を通じて直流電圧ＶＢを入力し、直流電圧ＶＢの定常値よりも高く設定されたクランプ値で、直流電圧ＶＢをクランプした定電圧Ｖａを出力する構成であれば適宜変更可能である。
昇圧回路としては、上記各実施形態で示した構成に限らず、直流電圧Ｖｄを入力し、その直流電圧Ｖｄを昇圧した昇圧電圧Ｖｂを出力する構成であれば適宜変更可能である。
電圧選択回路としては、上記各実施形態で示した構成に限らず、定電圧Ｖａおよび昇圧電圧Ｖｂのうち、高いほうの電圧を出力する構成であれば適宜変更可能である。
昇圧回路８を構成するチャージポンプ回路１２の段数は適宜変更してもよい。

昇圧回路８、２２は、電源電圧Ｖｄが昇圧開始判定値ＶTLに達すると昇圧動作を開始し、その後、電源電圧Ｖｄが昇圧停止判定値ＶTHに達すると昇圧動作を停止するようにしていた。つまり、昇圧動作の開始および停止を判定する判定値にヒステリシスを持たせていた。このような構成に代えて、昇圧回路８、２２は、直流電圧ＶＢの電圧値に基づいて昇圧動作を実行または停止してもよい。その場合、直流電圧ＶＢが所定の下限値未満である場合には昇圧動作を実行し、上記下限値以上である場合には上記昇圧動作を停止すればよい。従って、昇圧動作の開始および停止を判定する判定値にヒステリシスを持たせなくてもよい。なお、上述した下限値は、直流電圧ＶＢの通常の変動範囲内の最小値よりも若干低い値（例えば＋８Ｖなど）に設定すればよい。
昇圧回路は、直流電圧ＶＢがクランプ値以上であるときに昇圧動作を停止すればよい。従って、昇圧回路は、通常動作状態においても昇圧動作を行ってもよい。

図面中、３、４は直流電源線、５は過電圧保護回路、６は負荷回路（負荷）、７は定電圧回路、８は昇圧回路、９は電圧選択回路、１１はチャージポンプ回路、２２は定電圧回路（シリーズレギュレータ）、３２は昇圧回路（スイッチング電源回路）、Ｄ１はツェナーダイオード、Ｄ２、Ｄ３はダイオード（スイッチング素子）、Ｄ４はダイオード、Ｒ１は抵抗、Ｔ１、Ｔ４１は主トランジスタを示す。

Claims (7)

1. 外部から一対の直流電源線を通じて電源電圧の供給を受ける負荷を、それら直流電源線間に生じる過電圧から保護する過電圧保護回路であって、
   前記一対の直流電源線のうち高電位側の直流電源線に一方の主端子が接続されたＮＰＮ形またはＮチャネル型の主トランジスタと、
   前記高電位側の直流電源線を通じて直流電圧を入力し、前記直流電圧の定常値よりも高く設定されたクランプ値で、前記直流電圧をクランプした定電圧を出力する定電圧回路と、
   前記主トランジスタの他方の主端子の電圧を入力し、その入力した電圧を昇圧した昇圧電圧を出力する昇圧回路と、
   前記定電圧および前記昇圧電圧のうち、高いほうの電圧を前記主トランジスタの制御端子に与える電圧選択回路と、
   を備え、
   前記主トランジスタの他方の主端子および前記一対の直流電源線のうち低電位側の直流電源線を通じて前記負荷に対して電源電圧が供給され、
   前記昇圧回路は、前記一対の直流電源線間の直流電圧が前記クランプ値以上であるときに前記昇圧動作を停止することを特徴とする過電圧保護回路。
2. 前記昇圧回路は、前記一対の直流電源線間の直流電圧が、前記定常値よりも低く設定された下限値以上であるときに前記昇圧動作を停止することを特徴とする請求項１に記載の過電圧保護回路。
3. 前記定電圧回路は、
   前記高電位側の直流電源線と前記定電圧の出力端子との間に接続された抵抗と、
   前記定電圧の出力端子と前記低電位側の直流電源線との間に前記低電位側の直流電源線側をアノードとして接続されるとともに、前記クランプ値に応じたツェナー電圧を有するツェナーダイオードと、
   を備えていることを特徴とする請求項１または２に記載の過電圧保護回路。
4. 前記定電圧回路は、出力する定電圧をクローズドループ制御するシリーズレギュレータであることを特徴とする請求項１または２に記載の過電圧保護回路。
5. 前記昇圧回路は、スイッチング素子およびコンデンサを備えたチャージポンプ回路を備えていることを特徴とする請求項１〜４のいずれか一つに記載の過電圧保護回路。
6. 前記昇圧回路は、出力する昇圧電圧をオープンループ制御する昇圧型のスイッチング電源回路であることを特徴とする請求項１〜４のいずれか一つに記載の過電圧保護回路。
7. 前記電圧選択回路は、前記定電圧回路の出力端子と前記昇圧回路の出力端子との間に、前記定電圧回路の出力端子側をアノードとして接続されたダイオードを備えていることを特徴とする請求項１〜６のいずれか一つに記載の過電圧保護回路。

Images